JPH02210856A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02210856A
JPH02210856A JP1029849A JP2984989A JPH02210856A JP H02210856 A JPH02210856 A JP H02210856A JP 1029849 A JP1029849 A JP 1029849A JP 2984989 A JP2984989 A JP 2984989A JP H02210856 A JPH02210856 A JP H02210856A
Authority
JP
Japan
Prior art keywords
wires
leads
wire
bonding
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1029849A
Other languages
English (en)
Inventor
Takahiro Yurino
孝弘 百合野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1029849A priority Critical patent/JPH02210856A/ja
Publication of JPH02210856A publication Critical patent/JPH02210856A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 多ビン化した半導体装置に関し、 組立工程で良好なワイヤボンディングができるパッケー
ジ構造を得ることを目的とし、半導体素子の電極とパッ
ケージの一平面上にあるインナーリード間をワイヤーで
接続する半導体装置において、インナーリードのボンデ
ィング部を千鳥状に配置し、その内側のボンディング部
と外側のボンディング部の間に前記パッケージとは別部
材の帯状の突起を設け、外側のボンディング部に接続し
たワイヤーが内側のボンディング部に接続したワイヤー
に接触しないように構成する。
〔産業上の利用分野〕
本発明は組立工程で良好なワイヤボンディングを行うこ
とができるパッケージ構造を有する半導体装置に関する
。
（従来の技術〕 従来の半導体装置を第６図、第７図及び第８図に示す、
これについて説明すると、第６図に示すものは、多数の
端子１を有するガラスエポキシ基板２の上に半導体素子
３を搭載し、該素子３の電極４と端子１に接続したイン
ナーリード５との間をワイヤ６で接続し、レジン７及び
キャップ８で封止したもの、第７図に示すものは、多数
の端子１を有するセラミック基板２′の上に半導体素子
３を搭載し、該素子３の電極４と端子ｌに接続したイン
ナーリード５との間をワイヤ６で接続し、メタル又はセ
ラミックのキャップ８で封止し、内部に窒素ガス９を封
入したもの、第８図に示すものは、リードフレーム１０
のグイステージｌｌ上に半導体素子３を搭載し、その電
極４とフラットリード１２に接続したインナーリード５
との間をワイヤー６で接続した後、樹脂１３でモールド
したものである。
〔発明が解決しようとする課題〕
上記従来の半導体装置では、第６図（ｂ）、第７図（ｂ
）、第８図（ｂ）の各平面図に示すように、ワイヤー６
のカールによるワイヤー間のショートや、ワイヤー接続
にネールへラドボンディング又はウエッヂボンディング
を用いた場合の超音波を原因とするワイヤーの曲りによ
るワイヤー間のショートや、ワイヤーのたれによるワイ
ヤとワイヤ間又はワイヤーとインナーリード間のショー
トが発生するという問題があった。特にガラスエポキシ
基板を用いた場合は、リード側ボンディング時の超音波
を強くするため、その傾向は著しい。
本発明は、上記従来の問題点に鑑み、半導体素子の電極
とパッケージのインナーリード間を接続するワイヤーの
ショートを防止した半導体装置を提供することを目的と
する。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の半導体装置は、半
導体素子２３の電極２４とパッケージの一平面上にある
インナーリード２１間をワイヤー２５で接続する半導体
装置において、インナーリード２１のボンディング部２
１ａ、２１ｂを千鳥状に配置し、その内側のボンディン
グ部２１ａと外側のボンディング部２１ｂの間に前記パ
ッケージとは別部材の帯状の突起２２を設け、外側のボ
ンディング部２１ｂに接続したワイヤーが内側のボンデ
ィング部２１ａに接続したワイヤーに接、触しないよう
にしたことを特徴とする。
〔作　用〕
インナーリード２１のボンディング部２１ａ。
２１ｂのパターンを千鳥状に配置し、その内側のボンデ
ィング部２１ａと外側のボンディング部２１ｂとの間に
帯状の突起２２を設けることにより、長手リード（ボン
ディング部２１ａを有するリード）は従来のリード先端
部ピッチの限界にとられれず長くでき、ワイヤー長を短
かくすることによりワイヤー２５の曲がり、タレを抑え
ることができる。
また短手リード（ボンディング部２１ｂを有するリード
）については従来のリード先端部ピッチの限界にとどま
るが、帯状の突起２２でワイヤー２５を支えることによ
りワイヤー２５の曲がり及びタレを抑えることができる
。さらにリード側ボンディング近くのループ高さを交互
にかえワイヤー２５を立体的に配置してワイヤー曲がり
、タレによるワイヤーとワイヤーのショート及びワイヤ
ーと隣接リードのショートを防止することができる。
〔実施例〕
第１図は本発明の実施例を示す図であり、（ａ）は断面
図、（ｂ）はａ図の２矢視拡大図である。
同図において、２０はガラス−エポキシ、ガラス−ポリ
イミド、ガラス−ＢＴレジン等の基板であり、該基板２
０は座ぐり、穴明は加工され、また該基板２０の平面上
にはめっき及びエツチングによりボンディング部２１ａ
、２１ｂを千鳥状に配置したインナーリード２１が形成
されている。２２は本発明の要点である帯状の突起であ
り、内側のボンディング部２１ａと外側のボンディング
部２１ｂの中間を貫くように設けられている。２３は半
導体素子であり、基板２０の座ぐり部に搭載され、その
電極２４とインナーリード２１との間はワイヤー２５を
用いてネールへラドボンディング又はウエッヂボンディ
ングにより接続されている。また２６はインナーリード
２１に接続した端子、２７は基板２０を封止したキャッ
プである。なお前記の電極２４とインナーリード２１の
外側のボンディング部２１ｂとを接続したワイヤー２５
は帯状の突起２２の上をまたいで配線されている。
また前記帯状の突起２２は、第２図（ａ）に示すように
その断面を単純な矩形としたもの、又は第２図（ｂ）に
示すようにワイヤーとの接触部を長くするように断面を
かまぼこ状にしたもの、又は第２図（Ｃ）に示すように
複数の溝２２ａを設けてワイヤーの位置を規正するよう
にしたものであり、これらの形成にはソルダーレジスト
を複数層重ね印刷するか、又はポリイミド等の絶縁物テ
ープを用いて形成することができる。またこの帯状突起
２２は分割しても良い。
このように構成された本実施例は、インナーリード２１
のボンディング部２１ａ、２１ｂを千鳥状に配置し、そ
の内側ボンディング部２１ａと外側ボンディング部２１
ｂの中間に帯状の突起２２を設けたことにより、内側ボ
ンディング部２１ａを有するリードは、従来のリード先
端部ピッチの限界にとられれず長くでき、ワイヤー長を
短かくすることによりワイヤー２５の曲がり、タレを抑
えることができる。また外側ボンディング部２１ｂを有
する短手リードについては従来のリード先端部ピッチの
限界にとどまるが、帯状の突起２２でワイヤー２５を支
えることによりワイヤー２５の曲がり及びタレを抑える
ことができる。さらにリード側ボンディング近（のワイ
ヤー２５のループ高さが交互にかわり立体的配置となる
ため、ワイヤー曲がり、タレによるワイヤーのショート
及びワイヤーと隣接リードのショートが防止される。
第３図及び第４図は本発明の他の実施例を示す図である
。同図において第１図と同一部分は同一符号を付して示
した。なお第４図の符号２８はリードフレームのグイス
テージ部、２９はリードフレームのサポートバー、３０
は封止用の樹脂を示す。
第３図に示す実施例は、第７図と同様なセラミックパッ
ケージの半導体装置に、第４図は第８図と同様な樹脂封
止パッケージにそれぞれ本発明を適用したものであり、
第１図に示した実施例と同様な効果が得られる。
第５図は本発明の応用例を示したもので、長手リード（
ボンディング部２１ａを有するリード）２１ｃの引き出
し部の幅Ｗを限界まで細くしてインナーリード２１の全
体のピッチをつめたものに本発明を応用したものであり
、その効果は第１図で説明した実施例と同様である。
〔発明の効果〕
以上説明した様に、本発明によれば、多ピン化、ピッチ
縮小化した半導体装置のワイヤーボンディングにおける
ワイヤー曲がり、タレによるワイヤーとワイヤーのショ
ート及びワイヤーと隣接リードのショート防止に効果を
奏し、半導体装置の品質向上に寄与し、多ピン化、ピッ
チ縮小化を促進する。
【図面の簡単な説明】
第１図は本発明の実施例を示す図、 第２図は本発明の実施例における帯状の突起を示す図、 第３図及び第４図は本発明の他の実施例を示す図、 第５図は本発明の応用例を示す図、 第６図、第７図、第８図は従来の半導体装置を示す図で
ある。 図において、 ２０は基板、 ２１はインナーリード、 ２１ａは内側のボンディング部、 ２１ｂは外側のボンディング部、 ２２は帯状の突起、 ２３は半導体素子、 ２４は電極、 ２５はワイヤー ２６は端子、 ２７はキャップ を示す。 本発明の実施例を示す図 第１図 ２３・・・半導体素子 （ＣＩ）断面図 （ｂ）ａ図の２矢視拡大図 本発明の他の実施例を示す図 第 図 本発明の実施例にあける帯状の突起を示す国策 回 （Ｑ）断面図 本発明の他の実施例を示す図 第 図 本発明の応用例を示す図 第５図 （Ｃ１）断面図 （ｂ）ａ図の２矢視拡大図 従来の半導体装置を示す図 第 図 （ａ）断面図 （ｂ）ａ図の２矢視拡大図 従来の半導体装置を示す図 第 図 （ｂ）０図のＺ矢視拡大図 従来の半導体装置を示す図 第 図

Claims (1)

    【特許請求の範囲】
  1. １、半導体素子（２３）の電極（２４）とパッケージの
    一平面上にあるインナーリード（２１）間をワイヤー（
    ２５）で接続する半導体装置において、インナーリード
    のボンディング部（２１ａ、２１ｂ）を千鳥状に配置し
    、その内側のボンディング部（２１ａ）と外側のボンデ
    ィング部（２１ｂ）の間に前記パッケージとは別部材の
    帯状の突起（２２）を設け、外側のボンディング部（２
    １ｂ）に接続したワイヤーが内側のボンディング部（２
    １ａ）に接続したワイヤーに接触しないようにしたこと
    を特徴とする半導体装置。
JP1029849A 1989-02-10 1989-02-10 半導体装置 Pending JPH02210856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1029849A JPH02210856A (ja) 1989-02-10 1989-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1029849A JPH02210856A (ja) 1989-02-10 1989-02-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH02210856A true JPH02210856A (ja) 1990-08-22

Family

ID=12287428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1029849A Pending JPH02210856A (ja) 1989-02-10 1989-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH02210856A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266223A (ja) * 1996-03-28 1997-10-07 Nec Kyushu Ltd 半導体装置
JPH1012658A (ja) * 1996-06-13 1998-01-16 Samsung Electron Co Ltd 入出力端子を多数有する半導体集積回路素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266223A (ja) * 1996-03-28 1997-10-07 Nec Kyushu Ltd 半導体装置
JPH1012658A (ja) * 1996-06-13 1998-01-16 Samsung Electron Co Ltd 入出力端子を多数有する半導体集積回路素子

Similar Documents

Publication Publication Date Title
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
JP5255009B2 (ja) 半導体装置
JPH08139257A (ja) 面実装型半導体装置
JPH02210856A (ja) 半導体装置
JPH0547836A (ja) 半導体装置の実装構造
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPH1050750A (ja) 半導体装置およびその製造方法
JP2912767B2 (ja) 電子部品のパッケージ構造及びその製造方法
JPH03248455A (ja) リードフレーム
KR200169976Y1 (ko) 반도체 패키지
JPS621239A (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JP3998528B2 (ja) 半導体装置
JP5607782B2 (ja) 半導体装置
JPH01137661A (ja) リードフレーム
JPH01140648A (ja) 樹脂封止型半導体装置
KR200254415Y1 (ko) 반도체패키지
JPH09153569A (ja) 樹脂封止型半導体装置
JPH0297042A (ja) 電子部品搭載用基板
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JPH02166759A (ja) リードフレーム
JPH02238655A (ja) 半導体パッケージ
JPH0745656A (ja) 半導体装置
JPS63272062A (ja) リ−ドフレ−ム
JPS5834953A (ja) 半導体装置