FR2632454A1 - Circuit integre hybride encapsule dans un boitier en matiere plastique - Google Patents

Circuit integre hybride encapsule dans un boitier en matiere plastique Download PDF

Info

Publication number
FR2632454A1
FR2632454A1 FR8907260A FR8907260A FR2632454A1 FR 2632454 A1 FR2632454 A1 FR 2632454A1 FR 8907260 A FR8907260 A FR 8907260A FR 8907260 A FR8907260 A FR 8907260A FR 2632454 A1 FR2632454 A1 FR 2632454A1
Authority
FR
France
Prior art keywords
integrated circuit
mounting frame
chip
pad
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8907260A
Other languages
English (en)
Inventor
Larry D Hobson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of FR2632454A1 publication Critical patent/FR2632454A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne la technologie des semi-conducteurs. Un circuit intégré hybride comprend une pellicule isolante 5 fixée sur une première zone d'un pavé d'un cadre de montage 3, tandis qu'une seconde zone 3A du pavé est à nu. Un ensemble de pistes métallisées individuelles 6-1, 6-2, 7-1, 11-1, 12-1 et une première zone de pavé 7 sont formées sur la pellicule isolante. Une première puce de circuit intégré 8, telle qu'une puce MOS à faible puissance, est fixée sur la première zone de pavé, tandis qu'une seconde puce de circuit intégré, telle qu'une puce bipolaire de forte puissance, est fixée sur la seconde zone 3A du pavé du cadre de montage. Application à la fabrication de circuits intégrés hybrides contenant des circuits monolithiques de faible puissance et de forte puissance.

Description

La présente invention concerne des structures de
circuits intégrés hybrides contenant plusieurs puces et en-
capsulées dans des bottiers en matière plastique, et elle porte plus particulièrement sur des structures de ce type qul conviennent pour combiner des puces de forte puissance
et des puces de faible puissance.
Depuis de nombreuses années, on fabrique de façon courante des circuits intégrés hybrides pour procurer, en. un seul bottier, des dispositifs électroniques qui sont trop complexes pour pouvoir être intégrés économiquement sur une seule puce de semiconducteur monolithique. Dans des circuits
intégrés hybrides, on fixe sur un substrat en céramique di-
vers éléments comprenant des puces de circuits intégrés mo-
nolithiques, des condensateurs, des résistances à couches et
d'autres composants, par des techniques telles que la fixa-
tion de microplaquettes, le dép6t, etc. Le substrat en céra-
mique porte un motif d'interconnexion métallique approprié,
comprenant des zones qu'on appelle des "pavés" (sur les-
quelles on fixe des puces de circuits intégrés et d'autres
composants), et comprenant également des pistes d'intercon-
nexion en métal ("interconnexions") auxquelles des plots de
connexion des divers composants sont connectés électrique-
ment par des techniques de connexion au moyen de fils. On a
réalisé des circuits comportant des puces de circuits inté-
grés multiples, en fixant ces dernières sur un motif de mé-
tallisation sur une couche isolante mince faisant partie
d'un substrat se présentant sous la forme d'un ruban flexi-
ble qui est fixé à un cadre de montage classique. On a con-
necté par des fils des plots de connexion des diverses puces de circuits intégrés et d'autres composants, à des pistes ou des interconnexions métalliques sur la couche isolante, et à des doigts du cadre de montage. On a encapsulé l'assemblage dans une matière plastique, par un processus de moulage par transfert employant une matière plastique. Cette technique
est décrite dans la publication de brevet du Japon n 60-
41249, du 4 mars 1985 (NIPPON DENKI K.K.). La technologie
qui est décrite dans le document précité présente une limi-
tation qui consiste en ce que les puces de circuits intégrés qui se trouvent à l'intérieur de la structure ne doivent dissiper que des quantités de chaleur relativement faibles. Ceci est nécessaire du fait que des matériaux du type "ruban flexible", qui sont de bons isolants électriques, sont de relativement mauvais conducteurs thermiques. Du fait que la
technologie du cuivre gravé exige des interconnexions for-
mées par électrodéposition.d'or, il est nécessaire d'utili-
ser largement des passages de liaison entre couches, et des
connexions entre les passages de liaison et des interconne-
xions intérieures isolées, pour connecter des interconne-
xions isolées à un "bus d'électrodéposition". Ces passages
de liaison et les connexions qui leur sont associées augmen-
tent le codt et dégradent également les performances élec-
triques.
Un exemple d'un circuit intégré hybride qu'il se-
rait très difficile de réaliser dans un bottier en matière plastique en utilisant la technologie antérieure décrite dans la publication de brevet du Japon n 60-41249,'consiste en un convertisseur numérique-analogique comprenant une puce de circuit intégré CMOS à puissance relativement faible, qui contient des circuits logiques numériques et des circuits de commutaticn, et une puce de circuit intégré bipolaire de puissance relativement élevée, contenant un amplificateur analogique et des circuits d'interrupteurs de courants de
bits. Jusqu'à présent, on ne pouvait réaliser un tel conver-
tisseur numérique-analogique en circuit intégré hybride en-
capsulé dans un bottier en matière plastique, qu'en fixant à la fois la puce CMOS et la puce bipolaire, par une technique de fixation de microplaquette, sur un substrat consistant en
un film de polymère multicouche fixé à un cadre de montage.
L'invention a donc pour but de procurer un circuit
intégré hybride économique, encapsulé dans un boîtier en ma-
tière plastique, contenant des puces de semiconducteurs de
forte puissance.
Un autre but de l'invention est de procurer un circuit intégré hybride économique encapsulé dans un boîtier en matière plastique, contenant à la fois des puces de cii- cuits intégrés hybrides monolithiques de forte puissance et
de faible puissance.
Un autre but de l'invention est de procurer une
technique pour fabriquer un circuit intégré hybride économi-
que encapsulé dans un boîtier en matière plastique, conte-
nant plusieurs puces avec des tensions arrière différentes.
Sommairement, et conformément à l'un de ses modes
de réalisation, l'invention procure un circuit intégré hy-
bride comprenant une pellicule isolante fixée sur une pre-
mière zone d'un pavé de cadre de montage, tandis qu'une se-
conde zone du pavé de cadre de montage est à nu. Un ensemble de pistes métallisées ou d'interconnexions individuelles sont formées sur la pellicule isolante. Une première puce est directement fixée sur laseconde zone du pavé de cadre de montage. Des fils de connexion sont fixés de façon à connecter électriquement la première puce à diverses pistes métallisées. D'autres fils de connexion sont fixés de façon à connecter les pistes métallisées à divers doigts du cadre de montage. La première puce, les fils de connexion, le pavé du cadre de montage, les doigts du cadre de montage et la pellicule isolante sont tous encapsulés dans un bottier en
matière plastique qui est formé par moulage par transfert.
Dans un mode de réalisation de l'invention qui est décrit, une zone de pavé isolée est incluse dans le motif métallisé qui est formé sur la pellicule isolante. Une seconde puce est fixée sur-la zone de pavé métallisée et des plots de
connexion de la seconde puce de circuit intégré sont con-
nectés par des fils de connexion à diverses pistes métalli-
sées, qui sont connectées par d'autres fils de connexion aux doigts du cadre de montage ou à divers plots de connexion de la première puce. Un bus d'électrodéposition est formé sur la
pellicule isolante et est connecté aux pistes métallisées in-
dividuelles et au pavé isolé. Initialement, un motif de cou-
che métallique comprenant les pistes de connexions indivi-
duelles et le pavé isolé, est constitué par un rev&tement consistant en une feuille de cuivre qui adhère à la pellicule
isolante. On effectue une électrodéposition d'or sur le cui-
vre, en appliquant une tension d'électrodéposition au bus d'électrodéposition. Le morceau de la pellicule qui doit être fixé sur la première zone du pavé de cadre de montage est
poinçonné dans un plus grand morceau de la pellicule, de fa-
çon qu'aucune partie du bus d'électrodéposition ne se trouve sur la pellicule qui est découpée par poinçonnage, mais que les pistes ou les interconnexions métallisées et la première zone de pavé se trouvent sur le morceau qui est découpé par poinçonnage.
D'autres caractéristiques et avantages de l'inven-
tion seront mieux compris à la lecture de la description qui
va suivre de modes de réalisation, et en se référant aux dessins annexés sur lesquels:
la figure 1 est une vue en plan partielle du cir-
cuit intégré hybride de la présente invention, avant l'en-
capsulation dans un boitier en matière plastique;
la figure 2 est une vue en plan d'un cadre de mon-
tage qui est utilisé dans la fabrication du circuit intégré hybride représenté sur la figure 1; la figure 3 est une vue en plan partielle de la bande sous la forme d'un ruban isolant flexible, à partir de laquelle on poinçonnera ultérieurement un ensemble de substrats consistant en pellicules isolantes, sur lesquels sont formées des zones métalliques dorées séparées;
la figure 4 est une coupe du dispositif de la fi-
gure 1 après encapsulation dans un bottier en matière plas-
tique; et la figure 5 est une vue partielle éclatée, en
perspective, du circuit intégré hybride de la figure 1.
En considérant maintenant les figures 1, 2, 4 et 5,
on note qu'immédiatement avant l'encapsulation dans un bot-
tier en matière plastique (par des opérations bien connues de moulage par transfert}, un circuit intégré hybride i comprend un cadre de montage qu'on désigne de façon générale par la référence 2, qui comporte un ensemble de doigts coplanaires, tels que les doigts 2-1, 2-2, 2-3, 2-4, 25, et 2-7. Chacun des doigts est connecté à un conducteur respectif 2A. Dans la structure finale, les barres temporaires 10 de court-circuit entre conducteurs (qu'on appelle des "barres de barrage"),
sont sectionnées au moment o les cadres de montage indivi-
duels sont poinçonnés pour être séparés de la structure de
ruban de cadres de montage (figure 2), conformément à la pra-
tique classique.
Comme la figure 5 le montre le mieux, deux barres de liaison coplanaires 2-5 et 2-6 supportent un pavé de cadre
de montage 3, oui est conducteur au point de vue thermique.
Le pavé de cadre de montage 3 est espacé par rapport aux ex-
trémités intérieures de tous les doigts de cadre de montage 2-1, 2-2, etc. Une connexion directe, telle que la connexion 2-8, entre un doigt de cadre de montage et le pavé de cadre de morntage 3, peut être établie pour appliquer une tension
arrière, comme représenté sur les figures 1 et 5.
Comme la figure 5 le montre le mieux, une couche mince d'un matériau consistant en une pellicule de verre/ époxy, de 140 pm d'épaisseur, définissant un substrat isolant
en forme de L, 5, est directement fixée sur la surface supé-
rieure du pavé de cadre de montage 3, au moyen d'une préforme en époxy pré-fixée, 15-3. La pellicule de verre/époxy peut être constituée par le matériau FR4, disponible avec, sur la
surface supérieure, des pistes séparées formées par un revê-
tement de cuivre doré, conformément aux spécifications de l'utilisateur, et ce matériau est fabriqué par IBIDEN Co.,Ltd., 300 AOYANAGI-CHO, OGAKI, GIFU 503, JAPON-et est commercialisé par IBIDEN USA CORP., 2727 Walch Avenue, no 203, Santa Clara,
Californie. IBIDEN fournit également une structure dans la-
quelle un matériau époxy (phase "B") est fixé sur une telle pellicule de verre/époxy, de façon qu'une préforme pré-fixée se trouve déjà sur le substrat 5 lorsqu'il est poinçonné
pour être séparé de la pellicule de verre/époxy.
Le motif doré, formé par des pistes métalliques sur le substrat isolant 5, comprend un ensemble d'interconnexions
métalliques individuelles espacées, telles que les intercon-
nexions 6-1, 6-2, 6-3, etc. Un "pavé isolé" 7, conducteur et doré, ayant une aire relativement grande, est connecté à une piste de connexion de fil 7-1, pour appliquer une tension arrière à une puce de circuit intégré se trouvant sur le pavé. Une puce de circuit intégré 8 est fixée sur la surface supérieure du pavé isolé 7, par des techniques de fixation de microplaquettes. La puce de circuit intégré 8 doit avoir une dissipation de puissance suffisamment faible pour que sa chaleur puisse être évacuée de façon appropriée de la puce 8 vers le pavé de cadre de montage 3, à travers le substrat 5 en verre/époxy. Divers plots de connexion sur la puce de circuit intégré 8 sont connectés par des fils de connexion en or à diverses interconnexions individuelles sur le substrat en verre/époxy 5, ou directement aux doigts du cadre de montage 2. A titre d'exemple, le plot de connexion
9-1 est connecté par le fil de connexion en or 16-5 à l'in-
terconnexion dorée 6-1, qui est elle-même connectée par le fil en or 16-1 au doigt de cadre de montage 2-1. De fa-çon similaire, le plot de connexion 9-2 est connecté par un fil de connexion en or à l'interconnexion 6-2. L'interconnexion 6-2 est connectée par le fil de connexion en or 16-2 au
doigt de cadre de montage 2-2.
Conformément à l'invention, le substrat en verre/
époxy 5 comporte une ou plusieurs "découpures" rectangulai-
res, qui mettent à nu une surface supérieure argentée du pavé de cadre de montage 3. Sur la figure 1, la découpure rectangulaire qui est limitée par des bords 15-1 et 15-2 du substrat en verre/époxy 5 met à nu une zone rectangulaire
3A du pavé de cadre de montage 3.
Une autre puce de circuit intégré 13 cst directe-
ment fixée, par des techniques de fixation de microplaquet-
tes, sur la zone de surface à nu 3A du pavé de cadre de montage 3. Habituellement, la puce 13 peut dissiper beaucoup plus de puissance que la puce de circuit intégré 18, et elle
nécessite donc un contact direct, à faible résistance ther-
mique, avec le pavé de cadre de montage 3A, pour évacuer de façon suffisamment rapide la chaleur qui est dissipée, afin d'empêcher une élévation de température excessive dans la puce de circuit intégré 13. Divers plots de connexion 14-1, 14-3, etc., de la puce de circuit intégré 13 sont connectés
à l'aide de fils de connexion en or, à diverses interconne-
xions individuelles telles que celles portant les références 12-1 et 11-1. De plus, certains plots de connexion, tels que le plot 14-2 de la puce 13, sont directement connectés par des fils à des doigts de cadre de montage, tels que le dbigt 2-7. Sur la figure 1, qui est dessinée pratiquement à
l'échelle, la puce 8 est une puce CMOS de très faible puis-
sance, mesurant 2,0 mm x 3,6 mi, et la puce de circuit in-
tégré 13 est une puce bipolaire de puissance relativement élevée, mesurant 2,2 mm sur 3,6 mm. On utilise des fils de
connexion en or de 25 à 33 pm de diamètre. Les pistes con-
ductrices dorées, telles que les pistes 6-1, 6--2, etc., et 11-1, et le pavé doré 7 consistent en cuivre de 35 %m doré (25 pmau minimum). La surface supérieure du pavé de cadre de montage 3 est argentée. Le cadre de montage mesure 0,25
mm d'épaisseur.
Après que toutes les connexions par fils ont été effectuées, on forme l'encapsulation en matière plastique 22, représentée sur la figure 4, en utilisant un procédé de moulage par transfert classique. Les fils de connexion en or
sont suffisamment ductiles et suffisamment courts pour ré-
sister de façon fiable aux forces qu'exerce sur eux l'écou-
lement de la matière plastique en fusion pendant l'opération de moulage par transfert.
La matrice de cadres de montage qui est représen-
tée sur la figure 2 est entièrement classique et ne nécessi-
te pas une description supplémentaire. Sur la figure 3, la
"bande" en verre/époxy flexible dans le ruban 20 comporte un ensemble de trous pour picots 20-1 le long des bords, de façon qu'on puisse former un rouleau avec la "bande" 20 et qu'on puisse la faire avancer au moyen d'une bobine dans un processus automatisé. La bande 20 est entièrement constituée
par le matériau verre/époxy revêtu de cuivre mentionné pré-
cédemment, et les substrats isolants en verre/époxy indivi-
duels, 5, sont découpés dans la bande par poinçonnage. Bien que ceci ne soit pas représenté sur la figure 3, le motif de pistes dorées individuelles 6-1, 6-2, le pavé doré 7 et les pistes dorées 12-1, etc., est répété sur chacun des
substrats Isolants 5. Le contour de chacun des substrats iso-
lants 5 sur la figure 3 indique les lignes selon- lesquelles
une machine à poinçonner classique sépare ces substrats iso-
lants par rapport à la pellicule 20, en sectionnant les bar-
res de court-circuit 17-1.
Les références 20-2 désignent 3 "bus d'électrodé-
positicn" dorés, qui sont verticaux et allongés. Un ensemble
de lignes horizontales, telles que les lignes 20-3, inter-
connectent les bus d'électrodéposition verticaux. Toutes les
interconnexions sur la surface supérieure des substrats iso-
lants 5 sont connectées par des barres de court-circuit 17-1 au bus d'électrodéposition constitué par les lignes 20-2 et les lignes 20-3 de la figure 3, jusqu'à ce que ces dernières
soient sectionnées au moment o les substrats isolants indi-
viduels sont séparés par poinçonnage de la bande de pellicu-
le 20. Cette structure permet de connecter aisément le bus d'électrodéposition à un potentiel électrique approprié, pour effectuer une électrodéposition d'or sur la totalité du motif
consistant en une feuille de cuivre, qui a été gravé initia-
lement sur la surface de la pellicule de verre/époxy 20 qui est revêtue d'une feuille de cuivre. Bien que dans le mode de réalisation de l'invention décrit ci-dessus, le substrat isolant 5 ait une forme en L, les découpures peuvent être faites à l'intérieur du substrat
isolant 5, comme il est représenté dans la section de pelli-
cule 20 en haut de la figure 3, o plusieurs découpures rec-
tangulaires 15A et 15B sont formées dans chacun des substrats isolants 5A devant être poinçonnés à partir de la pellicule 20. On pourrait également poinçonner des découpures rondes dans les substrats isolants, pour permettre la connexion par des fils au pavé de cadre de montage, si on le désire. Les découpures 15A et 15B mettent à nu des zones du pavé de cadre de montage 3 qui sont suffisamment grandes pour permettre de fixer directement sur la surface à nu du pavé de cadre de montage 3, des composants tels que des puces de circuits
intégrés cu d'autres composants.
Il faut noter que dans certains cas, lorsque des substrats de diverses puces de circuits intégrés peuvent devoir être maintenus à des tensions différentes, il peut être souhaitable de fixer les puces de faible puissance aux
jpavés conducteurs tels que le pavé 7 sur les substrats iso-
lants 5, et de fixer d'autres puces de faible puissance di-
rectement sur les zones à nu du pavé de cadre de montage 3,
ce qui évite l'opération difficile consistant à faire chemi-
ner des bus d'alimentation sur la surface supérieure des
substrats isolants 5.
On peut former une métallisation multicouche sur
le substrat en verre/époxy. Bien entendu, des puces discrè-
tes et/ou intégrées de forte puissance ou de faible puissan-
ce, fabriquées en utilisant diverses technologies, peuvent
être fixées, par des techniques de fixation de microplaquet-
tes, sur des pavés de métal tels que le pavé 7, sur la pelli-
cule isolante', et/ou les zones à nu du pavé de cadre de mon-
tage. Le cadre de montage peut être divisé en plusieurs paves de cadre de montage séparés, chacun d'eux étant connecté électriquement à un doigt différent du cadre de montage, pour permettre d'appliquer des tensions arrière différentes à des puces séparées qui sont respectivement fixées sur les pavés
par des techniques de fixation de microplaquettes.
Il va de soi que de nombreuses modifications peu-
vent être apportées au dispositif décrit et représenté, sans
sortir du cadre de l'invention.

Claims (6)

REVENDICATIONS
1. Circuit intégré hybride, caractérisé en ce qu'il comprend, en combinaison: (a) un ensemble de doigts de cadre de montage (2-1, 2-2,...) et un pavé de cadre de montage (3) qui est entuuré par les doigts; (b) une pelli- cule isolante (5) fixée de façon adhésive sur une surface du pavé de cadre de montage (3), une découpure (15-1, 15-2) dans la pellicule mettant à nu une zone (3A) de la surface
du pavé de cadre de montage, avec un. ensemble de zones mé-
tallisées sur la pellicule isolante (5), comprenant un pre-
mier pavé métallisé (7), et un ensemble de pistes de conne-
xions métallisées individuelles (6-1, 6-2, 7-1, 11-1, 12-1); (c) une première puce de circuit intégré (8) fixée sur le
premier pavé (7) par des techniques de fixation de micropla-
quettes, et une seconde puce de circuit intégré (13) fixée sur la zone à nu (3A), par des techniques de fixation de microplaquettes; (d) un ensemble de fils de connexion (16-5), chacun d'eux étant connecté entre un plot de connexion (9-1, 9-2,...; 14-1, 14-2,...) sur l'une des première-et seconde puces de circuit intégré (8, 13) et l'une respective des pistes de connexion (6-1, 6-2, 7-1, 11-1, 12-1); (e) une encapsulation en matière plastique qui remplit un volume contenant les doigts (2-1, 2-2,...), le pavé de cadre de
montage (3), les première et seconde puces de circuit inté-
gré (8, 13), les zones métallisées (6-1, 6-2, 7- l, 11-1,
12-1) et les fils de connexion (16-5).
2. Circuit intégré hybride selon la revendication 1, caractérisé en ce que la seconde puce de circuit intégré (13) dissipe une puissance supérieure à celle qui pourrait être évacuée par conduction thermique à travers la pellicule (5), si la seconde puce de circuit intégré (13) était fixée
sur cette pellicule par des techniques de fixation de micro-
plaquettes.
3. Circuit intégré hybride selon la revendication 2, caractérisé en ce que la pellicule (5) consiste en un
matériau du type verre/époxy.
4. Circuit intégré hybride selon la revendication 2, caractérisé en ce que les zones métallisées (6-1, 6-2, 7-1, 11-1, 12-1) sont constituées par une feuille de cuivre dorée.
5. Circuit intégré hybride selon la revendication 2, caractérisé en ce que la première puce de circuit intégré (8) est un circuit intégré MOS, et le second circuit intégré
(13) est un circuit intégré bipolaire.
6. Circuit intégré hybride, caractérisé en ce qu'il comprend en combinaison: (a) un ensemble de doigts
de cadre de montage (2-1, 2-2) et un pavé de cadre de mon-
tage (3) entouré par les doigts; (b) une pellicule isolante (5) fixée sur une première zone de la surface du pavé de cadre de montage (3), une seconde zone (3A) de la surface du pavé de cadre de montage étant à nu, avec un ensemble de
zones métallisées (6-1, 6-2, 7-1, 11-1, 12-1) sur la pelli-
cule isolante (5), comprenant un ensemble de pistes de con-
nexion métallisées individuelles; (c) une puce (13) fixée sur la seconde zone (3A), par des techniques de fixation de
microplaquettes; (d) un ensemble de fils de connexion, cha-
cun d'eux étant connecté entre un plot de connexion (14-1, 14-2, 14-3) de la puce (13) et l'une respective des pistes de connexion (11-1, 12-1); (e) une encapsulation en matière plastique remplissant un volume qui contient les doigts (2-1, 2-2,...), le pavé de cadre de montage (3), la puce (13), les zones métallisées (6-1, 6-2, 7-1, 11-1, 12-1) et
les fils de connexion.
FR8907260A 1988-06-02 1989-06-01 Circuit integre hybride encapsule dans un boitier en matiere plastique Withdrawn FR2632454A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US20158988A 1988-06-02 1988-06-02

Publications (1)

Publication Number Publication Date
FR2632454A1 true FR2632454A1 (fr) 1989-12-08

Family

ID=22746444

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8907260A Withdrawn FR2632454A1 (fr) 1988-06-02 1989-06-01 Circuit integre hybride encapsule dans un boitier en matiere plastique

Country Status (5)

Country Link
JP (1) JPH0712071B2 (fr)
KR (1) KR970005724B1 (fr)
DE (1) DE3916980A1 (fr)
FR (1) FR2632454A1 (fr)
GB (1) GB2219435B (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH02201949A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置
EP0506122A3 (en) * 1991-03-29 1994-09-14 Matsushita Electric Ind Co Ltd Power module
US5491360A (en) * 1994-12-28 1996-02-13 National Semiconductor Corporation Electronic package for isolated circuits
US7625286B2 (en) 2004-05-06 2009-12-01 Sony Computer Entertainment Inc. Electronic device and a game controller
DE102005014746A1 (de) * 2005-03-31 2006-10-05 Friwo Mobile Power Gmbh Aktive primärseitige Schaltungsanordnung für ein Schaltnetzteil
DE102006033175A1 (de) * 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung
JP6420617B2 (ja) * 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0015053A1 (fr) * 1979-01-27 1980-09-03 LUCAS INDUSTRIES public limited company Procédé pour fabriquer un composant à semi-conducteur de puissance et composant ainsi fabriqué
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置
JPS60207358A (ja) * 1984-03-30 1985-10-18 Nec Kansai Ltd ハイブリツドｉｃ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292653U (fr) * 1985-11-29 1987-06-13

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0015053A1 (fr) * 1979-01-27 1980-09-03 LUCAS INDUSTRIES public limited company Procédé pour fabriquer un composant à semi-conducteur de puissance et composant ainsi fabriqué
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置
JPS60207358A (ja) * 1984-03-30 1985-10-18 Nec Kansai Ltd ハイブリツドｉｃ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 10, no. 54 (E-385)(2111) 04 mars 1986, & JP-A-60 207358 (KANSAI NIPPON DENKI K.K.) 18 octobre 1985, *
PATENT ABSTRACTS OF JAPAN vol. 9, no. 165 (E-327) 10 juillet 1985, & JP-A-60 41249 (NIPPON DENKI K.K.) 04 mars 1985, *

Also Published As

Publication number Publication date
KR970005724B1 (ko) 1997-04-19
DE3916980A1 (de) 1989-12-14
JPH0232558A (ja) 1990-02-02
KR900001004A (ko) 1990-01-31
GB2219435B (en) 1991-07-03
GB2219435A (en) 1989-12-06
JPH0712071B2 (ja) 1995-02-08
GB8911054D0 (en) 1989-06-28

Similar Documents

Publication Publication Date Title
US6548328B1 (en) Circuit device and manufacturing method of circuit device
CN100530581C (zh) 一种利用互连结构制造半导体模块的方法
US5889320A (en) Tape application platform and processes therefor
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
US20050093113A1 (en) Thin film semiconductor package and method of fabrication
FR2645680A1 (fr) Encapsulation de modules electroniques et procede de fabrication
FR2736740A1 (fr) Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
FR2740610A1 (fr) Dispositif a semiconducteurs comportant un dispositif de puissance et un dispositif de commande formes sur des cadres de montage
FR2829874A1 (fr) Systeme a semi-conducteur a boitier et enveloppe
EP0252977A1 (fr) Support de puce avec rangee de plots de densite ultra elevee
WO1994025987A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
WO1999004419A1 (fr) Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre
FR2584235A1 (fr) Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d'un tel boítier
FR2714528A1 (fr) Structure de test de circuit intégré.
FR2625042A1 (fr) Structure microelectronique hybride modulaire a haute densite d'integration
KR19990071997A (ko) 파워 마이크로웨이브 하이브리드 집적회로
FR2632454A1 (fr) Circuit integre hybride encapsule dans un boitier en matiere plastique
US7183657B2 (en) Semiconductor device having resin anti-bleed feature
EP0213974B1 (fr) Micromodule à contacts enterrés et carte contenant des circuits comportant un tel micromodule
US5898128A (en) Electronic component
EP0446125B1 (fr) Composant semi-conducteur de puissance
FR2529386A1 (fr) Boitier de circuit electronique comportant un condensateur
EP3242322B1 (fr) Dispositif electronique de puissance a structure d'interconnexion electrique plane
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.

Legal Events

Date Code Title Description
ST Notification of lapse