DE3916980A1 - Mit kunststoff umhuellte, integrierte multichip-hybridschaltung - Google Patents

Mit kunststoff umhuellte, integrierte multichip-hybridschaltung

Info

Publication number
DE3916980A1
DE3916980A1 DE3916980A DE3916980A DE3916980A1 DE 3916980 A1 DE3916980 A1 DE 3916980A1 DE 3916980 A DE3916980 A DE 3916980A DE 3916980 A DE3916980 A DE 3916980A DE 3916980 A1 DE3916980 A1 DE 3916980A1
Authority
DE
Germany
Prior art keywords
lead frame
bond
integrated
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3916980A
Other languages
English (en)
Inventor
Larry D Hobson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of DE3916980A1 publication Critical patent/DE3916980A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

Die vorliegende Erfindung betrifft mit Kunststoff um­ hüllte, integrierte Multichip-Hybridschaltungstrukturen und insbesondere derartige Strukturen, die für eine Kom­ bination mit Hochleistungschips und Niedrigleistungschips geeignet sind.
Integrierte Hybridschaltungen werden seit vielen Jahren in großem Umfang gefertigt, um in einer einzigen Umhülllung elektronische Geräte zu schaffen, die für eine wirtschaft­ liche Integration auf einem einzigen monolithischen Halb­ leiterchip zu komplex sind. Bei integrierten Hybridschal­ tungen werden verschiedene integrierte monolithische Schaltungschips, Kondensatoren, Filmwiderstände und andere Komponenten mit einer Herstellungsform in Bond-Technik ge­ fertigt, abgelagert oder in sonstiger Weise auf einem ke­ ramischen Substrat angebracht. Das keramische Substrat weist auf seiner Oberfläche geeignete Metallverbindungs­ strukturen oder Verbindungsmuster einschließlich sogenann­ ter "Fahnen"-Bereiche auf (auf die die integrierten Schal­ tungschips oder die anderen Komponenten in Bond-Technik angebracht werden), und hat gleichfalls Metallverbindungs­ streifen ("Verbindungen"), an denen die Bond-Befestigungs­ bereiche der verschiedenen Komponenten elektrisch durch Draht-Bond-Techniken angebracht werden. Integrierte Viel­ fach-Schaltungschips werden erzeugt, indem diese auf ein Metallmuster auf einer dünnen Isolierschicht befestigt werden, die als Teil eines flexiblen Substrates ausgebil­ det ist, das auf einem üblichen Anschlußrahmen befestigt ist. Die Bond-Befestigungsbereiche der verschiedenen inte­ grierten Schaltungschips und der anderen Komponenten wer­ den mittels Draht-Bond-Technik an Metallstreifen oder Verbindungen auf der isolierenden Schicht und an Finger des Leitungsrahmens befestigt. Die Gesamtanordnung wird in Kunststoff mittels eines Kunststoffübertragungsformpro­ zesses eingekapselt. Diese Technik ist in der japanischen Patentveröffentlichung Nr. 60-41 249 vom 4. März 1985 be­ schrieben, deren Anmelderin die Firma Nippon Denki K. K. ist. Die in dieser Entgegenhaltung offenbarte Technologie ist dahingehend Beschränkungen unterworfen, daß die darin angesprochenen integrierten Schaltungschips lediglich relativ niedrige Leistungen in Verlustwärme umsetzen dür­ fen. Diese Einschränkung oder Notwendigkeit ergibt sich daraus, daß flexible, bandartige Materialien, die gute elektrische Isolatoren sind, vergleichsweise schlechte Wärmeleiter sind. Da die Technologie des geätzten Kupfers mit Gold elektroplattierte Verbindungen erfordert, ist eine umfangreiche Verwendung von Durchgangsleitungen und von Verbindungen der Durchgangsleitungen zu inneren, iso­ lierten Anschlüssen erforderlich, um eine Verbindung der isolierenden Anschlüsse zu einem Plattierungsbus zu er­ zeugen. Diese Vias und Verbindungen führen zu zusätzlichen Kosten und verschlechtern gleichfalls das elektrische Verhalten der Gesamtschaltung.
Ein Beispiel einer integrierten Hybridschaltung, die nur mit großen Schwierigkeiten in einem Kunststoffgehäuse unter Verwenden bekannter Technologien eingekapselt werden kann, ist in der japanischen Patentveröffentlichung Nr. 60-41 249 beschrieben und betrifft einen Digital-Analog- Wandler mit einem bei niedriger Leistung arbeitenden inte­ grierten CMOS-Schaltungschip mit einer digitalen Logik­ schaltung und Schalterschaltungen, sowie mit einem bei hoher Leistung arbeitenden integrierten Bipolarschaltungs­ chip mit einem Analogverstärker und Bit-Stromschalter- Schaltungen. Bis zum heutigen Tage kann eine derartige, einen Digital-Analog-Wandler umfassende integrierte Hybrid-Schaltung, welche in Kunststoff eingekapselt ist, lediglich dadurch hergestellt werden, daß mittels einer Form-Bond-Technik sowohl der CMOS-Chip als auch der Bi­ polar-Chip auf ein vielschichtiges Polymerfilmsubstrat, das an eine Leitungsrahmen angebracht ist, aufgebracht werden.
Im Hinblick auf diesen Stand der Technik liegt der vorlie­ genden Erfindung die Aufgabe zugrunde, eine mit Kunststoff umhüllte, integrierte Hybridschaltung der eingangs genann­ ten Art so weiterzubilden, daß sie bei niedrigen Herstel­ lungskosten gefertigt werden kann und Halbleiter-Chips mit hoher Leistungsaufnahme aufweist.
Diese Aufgabe wird bei einer integrierten Hybridschaltung nach dem Oberbegriff des Patentanspruchs 1 durch die im kennzeichnenden Teil des Patentanpruchs 1 angegebenen Merkmale und bei einer integrierten Hybridschaltung nach dem Oberbegriff des Patentanspruchs 6 durch die im kenn­ zeichnenden Teil des Patentanspruchs 6 angegebenen Merk­ male gelöst.
Ein Vorteil der erfindungsgemäßen Schaltungsstruktur be­ steht darin, daß sie sowohl monolithische integrierte Schaltungs-Chips mit hoher wie auch mit niedriger Lei­ stungsaufnahme enthalten kann.
Ein weiterer bedeutender Vorteil der erfindungsgemäßen Schaltung besteht darin, daß sie mit kostengünstigen Her­ stellungstechniken herstellbar ist und integrierte Hybrid­ schaltungen mit vielen Chips aufweisen kann, die verschie­ dene rückwärtige Spannungen haben.
Kurz gesagt schafft die Erfindung gemäß einem bevorzugten Ausführungsbeispiel derselben eine integrierte Hybrid- Schaltung mit einem Isolierfilm, der auf einem ersten Be­ reich einer Leitungsrahmenfahne aufgebondet ist, während ein zweiter Bereich der Leitungsrahmenfahne frei bleibt. Eine Mehrzahl von einzelnen, metallisierten Streifen oder Verbindungen ist auf dem Isolierfilm ausgebildet. Ein erster Chip ist direkt auf dem zweiten Bereich der Lei­ tungsrahmenfahne aufgebondet. Bond-Drähte werden zum elek­ trischen Verbinden des ersten Chips mit verschiedenen metallisierten Streifen in Bond-Technik verbunden. Andere Bond-Drähte werden in Bond-Technik angeschlossen, um die metallisierten Streifen an verschiedene Finger des Lei­ tungsrahmens anzubringen. Der erste Chip, die Bond-Drähte, die Leitungsrahmenfahne, die Leitungsrahmenfinger und der Isolierfilm sind sämtlich in Kunststoff eingekapselt, der mittels Übertragungsformguß gebildet wird. Bei einem noch zu beschreibenden Ausführungsbeispiel der Erfindung ist ein isolierter Fahnenbereich in dem metallisierten Muster, das auf dem Isolierfilm ausgebildet ist, enthalten. Ein zweiter Chip ist auf dem isolierten Fahnenbereich mittels Bond-Technik aufgebracht. Bond-Anschlüsse des zweiten integrierten Schaltungschips werden mittels Bond-Drähten mit verschiedenen metallisierten Streifen verbunden, welche mittels anderer Draht-Bond-Verbindungen an die Finger des Leitungsrahmens oder an verschiedene Bond- Anschlüsse des ersten Chips angeschlossen sind. Ein Plattierungsbus ist auf dem Isolierfilm ausgebildet und ist mit den einzelnen metallisierten Streifen und der isolierten Fahne verbunden. Eine Metallschichtenstruktur mit den einzelnen Bond-Streifen sowie die isolierte Fahne bestehen aus einer Kupferfolie oder Kupferschicht, die rückseitig auf den isolierenden Film aufgeklebt ist. Gold wird auf das Kupfer während eines Anlegens einer Elektro­ plattierungsspannung an den Plattierungs-Bus durch Elektroplattieren abgeschieden. Die an den ersten Bereich der Leitungsrahmenfahne mittels Bond-Technik anzubringen­ den Filmteile werden auf einem größeren Teil des Filmes ausgestanzt, so daß kein Bereich des Plattierungs-Busses auf dem ausgestanzten Film liegt, während die metallisier­ ten Streifen und Verbindungen und der erste Fahnenbereich auf dem ausgestanzten Abschnitt liegen.
Nachfolgend werden unter Bezugnahme auf die beiliegenden Zeichnungen bevorzugte Ausführungsformen der Erfindung näher erläutert. Es zeigen:
Fig. 1 eine ausschnittsweise Draufsichtdarstellung der integrierten Hybridschaltung gemäß der vorliegenden Erfindung vor der Kunststoff­ einkapselung;
Fig. 2 eine Draufsicht auf einen Leitungsrahmen, der bei der Herstellung der integrierten Hybridschaltung gemäß Fig. 1 eingesetzt wird;
Fig. 3 eine ausschnittsweise Draufsicht auf ein flexibles Isolierband, aus dem eine Mehrzahl von isolierenden Filmsubstraten mit getrennt darauf ausgebildeten, goldplattierten Metallbereichen der Reihe nach ausgestanzt werden;
Fig. 4 eine Schnittdarstellung der Ausführungsform gemäß Fig. 1 nach der Kunststoffumhüllung; und
Fig. 5 eine ausschnittsweise perspektivische Explo­ sionsdarstellung der integrierten Hybrid­ schaltung gemäß Fig. 1.
Wie in den Fig. 1, 2, 4 und 5 zu sehen ist, beinhaltet die integrierte Hybridschaltung 1 unmittelbar vor ihrer Kunst­ stoffeinkapselung (mittels der an sich allgemein bekannten Kunststoffübertragungsformgußtechnik) einen Leitungsrah­ men, der allgemein mit dem Bezugszeichen 2 bezeichnet ist, und eine Mehrzahl von koplanaren Fingern aufweist, die beispielsweise mit den Bezugszeichen 2-1, 2-2, 2-3, 2-4, 2-5 und 2-7 bezeichnet sind. Jeder der Finger ist an eine jeweilige Leitung 2 A angeschlossen. Bei der letztlichen Struktur werden die nur zeitweilig vorhandenen Kurzschluß­ bereiche 10 von Leitung-zu-Leitung abgetrennt, wenn die einzelnen Leitungsrahmen aus der Leitungsrahmenbandstruk­ tur (Fig. 2) mittels an sich bekannter Techniken ausge­ stanzt werden.
Zwei koplanare Haltebereiche 2-5 und 2-6 tragen die ther­ misch leitfähige Leitungsrahmenfahne 3, wie man dies am besten in der Fig. 5 erkennen kann. Die Leitungsrahmen­ fahne 3 ist von den inneren Enden sämtlicher Leitungsrah­ menfinger 2-1, 2-2 usw. beabstandet. Eine Direktverbindung, wie sie beispielsweise mit dem Bezugszeichen 2-8 bezeich­ net ist, von einem Leitungsrahmenfinger zu der Leitungs­ rahmenfahne 3 kann vorgesehen sein, um eine rückwärtige Spannung anzulegen, wie man dies in den Fig. 1 und 5 er­ kennt.
Wie in Fig. 5 gezeigt ist, ist eine 5,5 mil dicke Schicht aus Glasepoxyfilmmaterial als L-förmiges isolierendes Sub­ strat 5 ausgestaltet und direkt auf die Oberfläche der Leitungsrahmenfahne 3 mittels eines vorher angebrachten Epoxoy-Vorformteiles 15-3 gebondet. Der Glasepoxyfilm kann aus einem FR4-Material bestehen, das mit getrennten, Gold­ plattierten Kupferfolienstreifen auf der Oberfläche gemäß den Anwenderspezifikationen verfügbar ist und von folgen­ den Herstellern gefertigt wird: Ibiden Co., Ltd., 300 Aoyanagi-Cho, Ogaki, Gifu 503, Japan sowie Ibiden USA Corp., 2727 Walch Avenue, Nr. 203, Santa Clara, Kalifor­ nien, USA. Die Firma Ibiden liefert gleichfalls einen Glasepoxyfilm, auf dem ein Epoxymaterial der "B"-Stufe aufgebracht ist, so daß ein vorab angebrachtes Vorferti­ gungsteil bereits auf dem Substrat 5 aufgebracht ist, wenn dieses aus dem Glasepoxyfilm ausgestanzt wird.
Das goldplattierte Muster der Metallstreifen auf dem isolierenden Material 5 beinhaltet eine Mehrzahl von gegeneinander beabstandeten Metallverbindungen, wie bei­ spielsweise die Verbindungen 6-1, 6-2, 6-3 usw. Eine relativ großflächige goldplattierte, leitfähige "isolierte Fahne" 7 auf dem Substrat ist an einen Draht-Bond-Streifen 7-1 angebracht, um eine rückseitige Spannung an einen integrierten Schaltungs-Chip, der hierauf liegt, anzu­ legen.
Ein integrierter Schaltungs-Chip 8 ist mittels Form-Bond- Technik auf die Oberfläche der isolierenden Fahne 7 auf­ gebracht. Der integrierte Schaltungs-Chip 8 muß eine aus­ reichend niedrige Verlustwärme haben, so daß dessen Wärme in hinreichender Art von dem Chip 8 über das Glasepoxy­ substrat 5 zu der Leitungsrahmenfahne 3 abgeleitet werden kann. Verschiedene Bond-Bereiche auf dem integrierten Schaltungs-Chip 8 werden mit Draht-Bond-Technik mittels Gold-Bond-Drähten an verschiedene einzelne Anschlüsse auf dem Glasepoxysubstrat 5 befestigt oder direkt mit den Fingern des Leitungsrahmens 2 verbunden. Zum Beispiel wird der Bond-Anschluß 9-1 durch einen Gold-Bond-Draht 16-5 an die Gold-plattierte Verbindung 6-1 angeschlossen, die ihrerseits mittels eines Golddrahtes 16-1 an den Leitungs­ rahmenfinger 2-1 mittels Bond-Technik angebracht ist. Auf ähnliche Weise ist der Bond-Anschluß 9-2 mittels eines Gold-Bond-Drahtes an die Verbindung 6-2 mit Bond-Technik angeschlossen. Die Verbindung 6-2 ist mit einem Gold-Bond- Draht 16-2 an den Leitungsrahmenfinger 2-2 angeschlossen.
Gemäß der vorliegenden Erfindung hat das Glasepoxysubstrat 5 einen oder mehrere "Ausschnitte", die einen Zugang zu einer Silber-plattierten Oberfläche der Leitungsrahmen­ fahne 3 schaffen. In Fig. 1 ist der rechteckige Aus­ schnitt, der durch die Kanten 15-1 und 15-2 des Glas­ epoxysubstrates 5 umfaßt wird, ein Zugang zu der recht­ eckigen Fläche 3 A der Leitungsrahmenfahne 3.
Ein anderer integrierter Schaltungs-Chip 13 ist direkt mittels Form-Bond-Technik auf dem freiliegenden Ober­ flächenbereich 3 A der Leitungsrahmenfahne 3 aufgebracht. Üblicherweise kann der Chip 13 erheblich mehr Leistung in Abwärme umsetzen, als der integrierte Schaltungs-Chip 8, und erfordert daher einen direkten, niedrigen Wärme­ widerstandskontakt mit der Leitungsrahmenfahne 3 A, um die Abwärme mit einer hinreichenden Rate abzuführen, um einen exzessiven Temperaturaufbau in dem integrierten Schal­ tungs-Chip 13 zu verhindern. Verschiedene Bond-Anschlüsse 14-1, 14-3 usw. des integrierten Schaltungs-Chips 13 sind mittels Draht-Bond-Technik unter Verwenden von Gold-Bond- Drähten mit verschiedenen einzelnen Verbindungen, wie bei­ spielsweise 12-1, 11-1, verbunden. Ebenfalls sind einige Bond-Anschlüsse, wie beispielsweise der mit dem Bezugs­ zeichen 14-2 des Chips 13 bezeichnete Anschluß, mittels Draht-Bond-Technik direkt mit den Leitungsrahmenfingern verbunden, die beispielsweise mit dem Bezugszeichen 2-7 bezeichnet sind.
Wie in der im wesentlichen maßstabsgerechten Fig. 1 ge­ zeigt ist, ist der Chip 8 ein CMOS-Chip mit niedriger Leistungsaufnahme mit den Abmessungen 80 mil×140 mil. Der integrierte Schaltungs-Chip 13 ist ein Bipolar-Chip mit relativ hoher Leistungsaufnahme und den Abmessungen 86 mil×140 mil. Die Gold-Bond-Drähte haben einen Durch­ messer zwischen 1,0 und 1,3 mil. Die leitfähigen Gold­ plattierten Streifen, die beispielsweise mit dem Bezugs­ zeichen 1-1, 6-2, usw. sowie 11-1 bezeichnet sind, und die Gold-plattierte Fahne 7 bestehen aus 1,4 mil starkem Kupfer mit 25 Mikron Minimum-Goldplattierung. Die Oberflä­ che der Leiterrahmenfahne 3 ist Silber-plattiert. Der Leiterrahmen ist 10 ml dick.
Nach Vervollständigung sämtlicher Bond-Drahtverbindungen wird die Kunststoffumhüllung 22, die in Fig. 4 gezeigt ist, unter Verwenden eines an sich bekannten Übertragungs­ formprozesses erzeugt. Die Gold-Bond-Drähte sind ausrei­ chend formstabil und hinreichend kurz, daß sie den Kräften widerstehen können, die auf sie durch den Fluß des ge­ schmolzenen Kunststoffes während des Übertragungsformver­ fahrens einwirken.
Die Matrix der Leitungsrahmen gemäß Fig. 2 ist vollständig im Stand der Technik bekannt und muß daher nicht im ein­ zelnen erläutert werden. Wie in Fig. 3 gezeigt ist, hat die flexible Glasepoxyschicht in dem Band 20 eine Mehrzahl von Führungslöchern 20-1 längs der Kanten, so daß das Band 20 zu einer Rolle geformt und mittels einer Spule in einem automatisierten Prozeß voranbewegt werden kann. Das Band 20 besteht vollständig aus einem Kupfer-beschichteten Glasepoxymaterial, wobei einzelne, isolierende Glasepoxy­ substrate 5 aus dem Band ausgestanzt werden. Obwohl dies in Fig. 3 nicht gezeigt ist, wiederholt sich das Muster der einzelnen Gold-plattierten Streifen 6-1, 6-2, der Gold-plattierten Fahne 7 und der Gold-plattierten Streifen 12-1 usw., für jedes der isolierenden Substrate 5. Der Umriß eines jeden der isolierenden Substrate 5 gemäß Fig. 3 bezeichnet die Linien, längs der eine an sich bekannte Stanzmaschine ihre isolierenden Substrate 5 von dem Film 20 trennt, wobei die Kurzschlußbereiche 17-1 zurückge­ lassen werden.
Die Bezugszeichen 20-2 bezeichnen drei vertikale, läng­ liche, Gold-plattierte "Plattierungs-Busse". Eine Mehrzahl von horizontalen Linien, die beispielsweise mit dem Be­ zugszeichen 20-3 bezeichnet sind, verbinden die vertika­ len Plattierungs-Busse. Sämtliche Verbindungen auf der Oberfläche der isolierenden Substrate 5 sind durch Kurz­ schlußbereiche 17-1 mit dem Plattierungs-Bus verbunden, der aus den Linien 20-2 und 20-3 gemä8 Fig. 3 besteht, bis diese getrennt werden, wenn die einzelnen isolierenden Substrate aus dem Filmband 20 ausgestanzt werden. Diese Struktur ermöglicht eine einfache Verbindung des Plattie­ rungs-Busses mit einem geeigneten elektrischen Potential zum Durchführen einer Elektroplattierung von Gold auf dem Kupferfolienmuster, das anfänglich auf der Kupferfolien­ verstärkten Oberfläche des Glasepoxyfilmes 20 geätzt wird.
Obwohl das isolierende Substrat 5 bei dem beschriebenen Ausführungsbeispiel der Erfindung L-förmig ist, können Ausschnitte innerhalb des isolierenden Substrates 5 lie­ gen, wie dies durch den Schnitt des Filmes 20 im oberen Bereich der Fig. 3 zu sehen ist, wobei verschiedene recht­ eckförmige Ausschnitte 15 A, 15 B in jedem isolierenden Sub­ strat 5 A vorgesehen sind, welches aus dem Film 20 ausge­ stanzt wird. Ebenfalls können runde Ausschnitte in die isolierenden Substrate eingestanzt werden, um eine Draht- Bond-Verbindung mit der Leitungsrahmenfahne zu ermögli­ chen, wenn dies erwünscht ist. Die Ausschnitte 15 A, 15 B bilden einen Zugang zu Flächen der Leitungsrahmenfahne 3, die groß genug sind, so daß Komponenten, wie beispiels­ weise integrierte Schaltungs-Chips oder andere Komponen­ ten, direkt auf die freiliegende Fläche der Leitungs­ rahmenfahne 3 mittels Bond-Technik aufgebracht werden können.
Es sei angemerkt, daß in einigen Anwendungsfällen, bei denen Substrate verschiedener integrierter Schaltungs- Chips bei verschiedenen Spannungen gehalten werden müssen, es wünschenswert sein kann, Chips mit niedriger Leistungs­ aufnahme auf die leitfähige Fahne 7 des isolierenden Sub­ strates 5 aufzubringen und andere Chips mit niedriger Leistungsaufnahme direkt auf die freiliegenden Flächen der Leitungsrahmenfahne 3 aufzubringen, um dadurch die Schwie­ rigkeit zu vermeiden, die in der Verlegung von Leistungs­ zuführungs-Bussen über die Oberfläche des isolierenden Substrates 5 besteht.
Auf dem Glasepoxysubstrat kann eine Vielschicht-Metalli­ sierung ausgeführt sein. Selbstverständlich können dis­ krete und/oder integrierte Chips mit hoher oder niedriger Leistungsaufnahme, die mit verschiedenen Technologien her­ gestellt sind, in Form-Bond-Technik an den Metallfahnen, wie beispielsweise der mit dem Bezugszeichen 7 bezeichne­ ten Fahne, auf dem isolierenden Film und/oder auf frei­ liegenden Fläche der Leitungsrahmenfahne angebracht wer­ den. Der Leitungsrahmen kann in mehrere getrennte Lei­ tungsrahmenfahnen unterteilt sein, von denen ein jeder elektrisch mit einem unterschiedlichen Leitungsrahmen­ finger verbunden ist, um das Anlegen von unterschiedlichen rückseitigen Spannungen an die verschiedenen Chips zu er­ möglichen, die jeweils hierauf in Form-Bond-Technik ange­ bracht sind.

Claims (6)

1. Integrierte Hybridschaltung, gekennzeichnet durch fol­ gende Merkmale:
  • (a) eine Mehrzahl von Leitungsrahmenfingern (2) und eine Leitungsrahmenfahne (3), die von den Fingern umgeben ist;
  • (b) einen isolierenden Film (5, 20), der haftend an der Oberfläche der Leitungsrahmenfahne (3) angebracht ist, wobei ein Ausschnitt (15) in dem Film (5, 20) eine Fläche (3 A) der Leitungsrahmenfahnenoberfläche offenlegt, wobei eine Mehrzahl von metallisierten Bereichen auf dem isolierenden Film eine metalli­ sierte erste Fahne (7) und eine Mehrzahl von ein­ zelnen, metallisierten Bond-Streifen (6) aufweist;
  • (c) einen ersten integrierten Schaltungs-Chip (8), der auf der ersten Fahne (7) mittels einer Bond-Verbin­ dung angebracht ist, und ein zweiter integrierter Schaltungs-Chip (13), der auf der offengelegten Fläche (3 A) mittels einer Bond-Verbindung ange­ bracht ist;
  • (d) eine Mehrzahl von Bond-Drähten (16), die jeweils zwischen einem Bond-Anschluß (9) des ersten und des zweiten integrierten Schaltungs-Chips (8, 13) und einem der Bond-Streifen (6) angeschlossen sind; und
  • (e) eine Kunststoffumkapselung (22), die das Volumen ausfüllt, welches die Finger, die Leitungsrahmen­ fahne, den ersten und zweiten integrierten Schal­ tungs-Chip, die metallisierten Bereiche und die Bond-Drähte beinhaltet.
2. Integrierte Hybridschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite integrierte Schaltungs-Chip (13) eine höhere Abwärme erzeugt, als thermisch durch den Film (5, 20) geleitet werden könnte, wenn der zweite inte­ grierte Schaltungs-Chip (13) auf den Film (5, 20) mittels einer Bond-Verbindung aufgebracht wäre.
3. Integrierte Hybridschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Film (5, 20) aus einem Glasepoxymaterial be­ steht.
4. Integrierte Hybridschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die metallisierten Bereiche aus einem Gold­ plattierten Kupferfolienmaterial bestehen.
5. Integrierte Hybridschaltung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß der erste integrierte Schaltungs-Chip (8) eine integrierte MOS-Schaltung ist, und daß der zweite integrierte Schaltungs-Chip (13) eine integrierte Bipolarschaltung ist.
6. Integrierte Hybridschaltung, gekennzeichnet durch fol­ gende Merkmale:
  • (a) eine Mehrzahl von Leitungsrahmenfingern (2) und eine Leitungsrahmenfahne (3), die von den Fingern umgeben ist;
  • (b) einen isolierenden Film (5, 20), der auf einem ersten Bereich der Oberfläche der Leitungsrahmen­ fahne (3) angebracht ist, wobei ein zweiter Bereich (3 A) der Leitungsrahmenfahnenoberfläche offengelegt bleibt, wobei eine Mehrzahl von metallisierten Be­ reichen auf dem isolierenden Film eine Mehrzahl von einzelnen metallisierten Bond-Streifen (6) auf­ weist;
  • (c) einen Chip (13), der mittels einer Bond-Verbindung auf dem zweiten Bereich (3 A) befestigt ist;
  • (d) eine Mehrzahl von Bond-Drähten (16), die jeweils zwischen einem Bond-Anschluß (9) des Chips und einem der Bond-Streifen (6) angeschlossen sind; und
  • (e) eine Kunststoffumhüllung (22), die ein Volumen aus­ füllt, das die Finger, die Leitungsrahmenfahne, den Chip, die metallisierten Bereiche und die Bond- Drähte beinhaltet.
DE3916980A 1988-06-02 1989-05-24 Mit kunststoff umhuellte, integrierte multichip-hybridschaltung Withdrawn DE3916980A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US20158988A 1988-06-02 1988-06-02

Publications (1)

Publication Number Publication Date
DE3916980A1 true DE3916980A1 (de) 1989-12-14

Family

ID=22746444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3916980A Withdrawn DE3916980A1 (de) 1988-06-02 1989-05-24 Mit kunststoff umhuellte, integrierte multichip-hybridschaltung

Country Status (5)

Country Link
JP (1) JPH0712071B2 (de)
KR (1) KR970005724B1 (de)
DE (1) DE3916980A1 (de)
FR (1) FR2632454A1 (de)
GB (1) GB2219435B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005014746A1 (de) * 2005-03-31 2006-10-05 Friwo Mobile Power Gmbh Aktive primärseitige Schaltungsanordnung für ein Schaltnetzteil
DE102006033175A1 (de) * 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH02201949A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置
EP0506122A3 (en) * 1991-03-29 1994-09-14 Matsushita Electric Ind Co Ltd Power module
US5491360A (en) * 1994-12-28 1996-02-13 National Semiconductor Corporation Electronic package for isolated circuits
US7625286B2 (en) 2004-05-06 2009-12-01 Sony Computer Entertainment Inc. Electronic device and a game controller
JP6420617B2 (ja) 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0015053A1 (de) * 1979-01-27 1980-09-03 LUCAS INDUSTRIES public limited company Verfahren zur Herstellung einer Baugruppe mit Leistungshalbleiter und nach diesem Verfahren hergestellte Baugruppe
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置
JPS60207358A (ja) * 1984-03-30 1985-10-18 Nec Kansai Ltd ハイブリツドｉｃ
JPS6292653U (de) * 1985-11-29 1987-06-13

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005014746A1 (de) * 2005-03-31 2006-10-05 Friwo Mobile Power Gmbh Aktive primärseitige Schaltungsanordnung für ein Schaltnetzteil
US7403399B2 (en) 2005-03-31 2008-07-22 Friwo Mobile Power Gmbh Active primary-sided circuit arrangement for a switch-mode power supply
DE102006033175A1 (de) * 2006-07-18 2008-01-24 Robert Bosch Gmbh Elektronikanordnung

Also Published As

Publication number Publication date
GB8911054D0 (en) 1989-06-28
KR970005724B1 (ko) 1997-04-19
KR900001004A (ko) 1990-01-31
JPH0712071B2 (ja) 1995-02-08
GB2219435B (en) 1991-07-03
JPH0232558A (ja) 1990-02-02
FR2632454A1 (fr) 1989-12-08
GB2219435A (en) 1989-12-06

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
EP0221399B1 (de) Leistungshalbleitermodul
DE1615957C3 (de)
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE19520700B4 (de) Halbleiterbausteinanordnung
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE102005039165B4 (de) Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE2536316C2 (de) Schaltungskarte für integrierte Halbleiterschaltungen
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
DE10339770A1 (de) FBGA-Anordnung
DE1807127A1 (de) Aufbau und Herstellungsverfahren fuer elektrische Verbindungen
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE3916980A1 (de) Mit kunststoff umhuellte, integrierte multichip-hybridschaltung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE3930858C2 (de) Modulaufbau
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee