FR2586885A1 - Substrat de cablage a couches multiples. - Google Patents

Substrat de cablage a couches multiples. Download PDF

Info

Publication number
FR2586885A1
FR2586885A1 FR8612072A FR8612072A FR2586885A1 FR 2586885 A1 FR2586885 A1 FR 2586885A1 FR 8612072 A FR8612072 A FR 8612072A FR 8612072 A FR8612072 A FR 8612072A FR 2586885 A1 FR2586885 A1 FR 2586885A1
Authority
FR
France
Prior art keywords
layer
wiring
section
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8612072A
Other languages
English (en)
Other versions
FR2586885B1 (fr
Inventor
Hiroyuki Hamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2586885A1 publication Critical patent/FR2586885A1/fr
Application granted granted Critical
Publication of FR2586885B1 publication Critical patent/FR2586885B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

LE SUBSTRAT1 DE CABLAGE DE LA PRESENTE INVENTION SERT AU MONTAGE D'UNE PLURALITE D'ELEMENTS2 DE CIRCUIT ELECTRONIQUE ET COMPREND UNE SECTION DE COUCHE EN CERAMIQUE11, UNE PLURALITE DE COUCHES DE CABLAGE17 FORMEES SUR LA SECTION11; UNE PLURALITE DE PREMIERES COUCHES ISOLANTES16 EN RESINE DE POLYIMIDE AFIN DE FORMER UN ISOLEMENT ENTRE LES COUCHES DE CABLAGE; UNE SECONDE COUCHE ISOLANTE18 FORMEE SUR LA COUCHE LA PLUS HAUTE DES COUCHES DE CABLAGE ET REALISEE EN MATERIAU DE POLYIMIDE MELANGE A UNE POUDRE MINERALE ET UNE PLURALITE DE PASTILLES DE LIAISON19 FORMEES SUR LA SECONDE COUCHE ISOLANTE. CET AGENCEMENT PERMET LE MONTAGE DES ELEMENTS DE CIRCUIT PAR UNE TECHNIQUE DE LIAISON PAR THERMOCOMPRESSION.

Description

La présente invention concerne un substrat de câblage multi-couches permettant le montage d'éléments de circuit électronique par une technique de liaison par thermocompression.
Un exemple de substrats de câblage multi-couches de l'art antérieur est décrit dans le brevet des Etats
Unis NO 4 578 308. Dans le substrat représenté dans ce brevet, afin d'éviter que la pression appliquée pour connecter les pastilles 1 aux fils 17 par une technique de liaison par thermocompression n'ait-un effet sur les couches de câblage 7, on prévoit des couches métalliques 3 pour absorber cette pression. Cependant, de telles couches métalliques supplémentaires ont l'inconvénient d'augmenter l'épaisseur du substrat ainsi que le nombre des étapes nécessaires du procédé de fabrication du substrat.
En outre, l'emploi des couches métalliques 3 se traduit par un choix extrêmement mauvais des trajets de câblage pour connecter les pastilles 1 et les couches de câblage 7.
Par conséquent, la présente invention a pour objet un substrat de câblage multi-couches qui élimine avec succès les inconvénients exposés ci-dessus.
Selon un aspect de la présente invention, on prévoit un substrat de câblage multi-couches pour monter une pluralité d'éléments de circuit électronique. Le substrat comprend: une section de couche en céramique; une pluralité de couches de câblage formées sur la section de la couche en céramique; une pluralité de premièrescouchesisolan- tes constituées d'une résine de polyimide pour fournir un isolement entre les couches de câblage; une seconde couche isolante formée sur la couche la plus élevée des couches de câblage et réalisée en matériau de polyimide mélangé avec une poudre minérale; et une pluralité de pastilles de liaison formées sur la seconde couche isolante.
La présente invention sera bien comprise à la lecture de la description suivante faite en relation avec le dessin ci-joint qui représente une vue en coupe d'un mode de réalisation de l'invention.
En liaison avec la figure , un mode de réalisation de la présente invention comprend un substrat 1, une puce 2 de circuit intégré montée sur le substrat 1, un caoutchouc de silicone 3 inséré entre la surface supérieure du substrat 1 et la surface inférieure de la puce 2, mne plaque de refroidissement 5, et un composé 4 remplissant un espace entre un évidement Sa ménagé dans la plaque de refroidissement 5 et la surface supérieure de la puce 2.La plaque de refroidissement 5 peut être, par exemple, en cuivre-molybdehe ou cuivre-tungstène. Le composé 4 peut être un matériau qu'on peut se procurer auprès de la société dite Toray Silicone Company Ltd. sous la marque "Adhésif au silicone CY52-223A/B ou produit d'enrobage au silicone CYS2-221". Le substrat 1 comporte une section 11 de couche en céramique, une section 12 de couches de câblage qui est formée sur la section 11 et une pluralité de broches 13 d'entrée/sortie prévues sur la surface inférieure de la section 11. A l'intérieur de la section 11, une pluralité de trous traversants 14 sont ménagés de manière à pénétrer la section 11 entre sa surface inférieure et la surface supérieure. Les trous traversants 14 sont connectés aux broches 13, respectivement.En outre, des motifs conducteurs 15 sont formés sur la surface supérieure de la section il et connectés aux trous traversants 14
La section 12 des couches de câblage est un corps stratifié constitué de couches de câblage 17 formées par un proc#dé de revêtement sélectif de couches fines, et de couches isolantes 16 en résine de polyimide afin-de fournir un isolement entre les couches 17 La couche 18 la plus haute du corps stratifié est une couche isolante constituée d'un mélange de polyimide et d'une poudre minérale telle que la silice ou l'alumine.Le rapport de mélange entre la poudre minérale et le polylmide est, par exemple, 25 :75 t. Comme la couche 18 a une dureté suffisante (c'est-à-dire une dureté Vickers de 100, alors que celle d'un polyimide ne contenant aucune poudre minérale est 70 à 70 Vickers) et une rssistanee à la traction suffisante, elle peut absorber la pression appliquée pendant l'opéra- tion de liaison par thermocompression qu'on va maintenant décrire.
Sur la surface supérieure de la section 12 des couches de câblage sont formées une pluralité de pastilles de liaison 19. Une pluralité de fils 10 prévus sur la pua ce 2 sont connectés aux pastilles 19 par une liaison par thermocompression. Bien qu'une pression soit appliquée aux pastilles 19 pendant l'opération de liaison, celle-ci est absorbée par la couche 18 et son influence n'atteint pas les couches de câblage 17.
Le caoutchouc de silicone 3 évite que la surface inférieure de la puce 2 ne vienne en contact avec la surface supérieure de la section 12 à cause du poids de la plaque de refroidissement 5.
Dans le mode de réalisation de l'invention, bien que seule la couche 18 la plus haute soit constituée de po- lyimide mélangé avec la poudre minérale, les autres couches isolantes peuvent être également constituées d'un tel polyimide.
La présente invention n1 est pas limitée aux exemples de réalisation qui viennent d'être décrits; elle est au contraire susceptible de variantes et de modifications qui apparaitront à 11 homme de l'art.

Claims (5)

REVENDICATIONS
1. Substrat de câblage multi-couches (1) pour le montage d'une pluralité d'éléments de circuit électronique caractérisé en ce qu'il comprend:
une section de couche en céramique (11);
une pluralité de co-lches-de câblage (17) formées sur la section de couchis en
une pluralité de premières ouches isolantes (16) en résine de polyimide afin de fournir un isolement encre les couches-de câblage (1 7);;
une seconde couche isolante (18) formée sur la couche la plus haute des couches de câblage et réalisée en matériau de polymide mélangé à une poudre minérale; et
une pluralité de pastilles# de liaison (19) formées sur la seconde couche isolante.
2. Substrat salon la revendication 1, caractérisé en ce qu'au moins l'une des premières couches isolantes (16) est en matériau de polyimide mélange à une poudre minérale.
3. Substrat selon la revendication I, caractérisé en ce que les éléments de circuit électronique 621 sont montés sur la seconde couche isolante et une pluralité de fils (10) des éléments de circuit électronique sont connectés aux pastilles de liaison par liaison par thermocompression, respectivement.
4. Substrat selon la revendication 3, caractérisé en ce que des éléments d'interposition sont placés entre les éléments de circuit électronique et la seconde couche isolan- te.
5. Substrat selon la revendication 4, caractérisé en ce que l'élément d'interposition est un caoutchouc de silicone.
FR8612072A 1985-08-31 1986-08-26 Substrat de cablage a couches multiples. Expired FR2586885B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60192663A JPS6253000A (ja) 1985-08-31 1985-08-31 半導体の実装構造

Publications (2)

Publication Number Publication Date
FR2586885A1 true FR2586885A1 (fr) 1987-03-06
FR2586885B1 FR2586885B1 (fr) 1989-12-01

Family

ID=16294973

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8612072A Expired FR2586885B1 (fr) 1985-08-31 1986-08-26 Substrat de cablage a couches multiples.

Country Status (2)

Country Link
JP (1) JPS6253000A (fr)
FR (1) FR2586885B1 (fr)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
EP0670594A1 (fr) * 1994-03-02 1995-09-06 Kabushiki Kaisha Toshiba Empaquetage pour semi-conducteur et procédé de fabrication
EP0685878A2 (fr) * 1994-04-28 1995-12-06 Fujitsu Limited Ensemble à semi-conducteur et procédé pour sa fabrication
US5548487A (en) * 1991-09-27 1996-08-20 Siemens Nixdorf Informationssysteme Aktiengesellchaft Flat circuit module mounting using an elastic pad in a depression of a circuit board
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5682061A (en) * 1990-09-24 1997-10-28 Tessera, Inc. Component for connecting a semiconductor chip to a substrate
US5685885A (en) * 1990-09-24 1997-11-11 Tessera, Inc. Wafer-scale techniques for fabrication of semiconductor chip assemblies
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1568690A (fr) * 1967-06-15 1969-05-23
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
FR2549641A1 (fr) * 1983-07-19 1985-01-25 Nec Corp Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149358A (en) * 1976-06-08 1977-12-12 Fujitsu Ltd Multilayer wiring method
JPS6070798A (ja) * 1983-09-27 1985-04-22 富士通株式会社 層間絶縁層

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1568690A (fr) * 1967-06-15 1969-05-23
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
FR2549641A1 (fr) * 1983-07-19 1985-01-25 Nec Corp Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682061A (en) * 1990-09-24 1997-10-28 Tessera, Inc. Component for connecting a semiconductor chip to a substrate
US5848467A (en) * 1990-09-24 1998-12-15 Tessera, Inc. Methods of making semiconductor chip assemblies
US5685885A (en) * 1990-09-24 1997-11-11 Tessera, Inc. Wafer-scale techniques for fabrication of semiconductor chip assemblies
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5548487A (en) * 1991-09-27 1996-08-20 Siemens Nixdorf Informationssysteme Aktiengesellchaft Flat circuit module mounting using an elastic pad in a depression of a circuit board
US5814890A (en) * 1994-03-02 1998-09-29 Kabushiki Kaisha Toshiba Thin-type semiconductor package
EP0670594A1 (fr) * 1994-03-02 1995-09-06 Kabushiki Kaisha Toshiba Empaquetage pour semi-conducteur et procédé de fabrication
EP0685878A3 (fr) * 1994-04-28 1996-11-06 Fujitsu Ltd Ensemble à semi-conducteur et procédé pour sa fabrication.
EP0685878A2 (fr) * 1994-04-28 1995-12-06 Fujitsu Limited Ensemble à semi-conducteur et procédé pour sa fabrication
US5978222A (en) * 1994-04-28 1999-11-02 Fujitsu Limited Semiconductor device and assembly board having through-holes filled with filling core
US6088233A (en) * 1994-04-28 2000-07-11 Fujitsu Limited Semiconductor device and assembly board having through-holes filled with filling core
US6184133B1 (en) 1994-04-28 2001-02-06 Fujitsu Limited Method of forming an assembly board with insulator filled through holes
US6347037B2 (en) 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
EP1198000A1 (fr) * 1994-04-28 2002-04-17 Fujitsu Limited Dispositif semiconducteur et panneau d'assemblage
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer

Also Published As

Publication number Publication date
JPH0573079B2 (fr) 1993-10-13
FR2586885B1 (fr) 1989-12-01
JPS6253000A (ja) 1987-03-07

Similar Documents

Publication Publication Date Title
US5665473A (en) Package for mounting a semiconductor device
US5956235A (en) Method and apparatus for flexibly connecting electronic devices
US5753974A (en) Electronic device assembly
FR2586885A1 (fr) Substrat de cablage a couches multiples.
US7692277B2 (en) Multilayered lead frame for a semiconductor light-emitting device
EP0540640A1 (fr) Circuits imprimes de types rigide et flexible combines
US6131278A (en) Metal substrate having an IC chip and carrier mounting
KR930017156A (ko) 집적회로구조용 다중레이어 리드프레임 어셈블리를 제조하는 공정 및 그러한 공정에 의해 형성된 다중레이어 집적회로 다이 팩키지
US6226187B1 (en) Integrated circuit package
US6759597B1 (en) Wire bonding to dual metal covered pad surfaces
CN1123925C (zh) 经过改善的腔式球状栅格阵列电路封装
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
KR100379128B1 (ko) 삼원합금을 이용한 환경친화적 반도체 장치 제조용 기질
FR2557755A1 (fr) Substrat de cablage multi-couche
KR19990023646A (ko) 반도체칩의 실장구조 및 실장방법
EP0890981A1 (fr) Adhésion accrue du sous-revêtement d'une puce à bosses (flip chip)
US6809423B1 (en) Electronic module
US6495771B2 (en) Compliant multi-layered circuit board for PBGA applications
KR20030013288A (ko) 수지봉지형 반도체장치
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
JPH10209321A (ja) 半導体集積回路装置
JP2846181B2 (ja) 複合リードフレームの製造方法
KR200171663Y1 (ko) 반도체패키지
JPH07135203A (ja) 半導体装置
JP2970568B2 (ja) 複合リードフレームの製造方法

Legal Events

Date Code Title Description
ST Notification of lapse