KR200171663Y1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR200171663Y1
KR200171663Y1 KR2019940028227U KR19940028227U KR200171663Y1 KR 200171663 Y1 KR200171663 Y1 KR 200171663Y1 KR 2019940028227 U KR2019940028227 U KR 2019940028227U KR 19940028227 U KR19940028227 U KR 19940028227U KR 200171663 Y1 KR200171663 Y1 KR 200171663Y1
Authority
KR
South Korea
Prior art keywords
resin layer
circuit board
printed circuit
epoxy resin
molding compound
Prior art date
Application number
KR2019940028227U
Other languages
English (en)
Other versions
KR960015635U (ko
Inventor
변광유
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019940028227U priority Critical patent/KR200171663Y1/ko
Publication of KR960015635U publication Critical patent/KR960015635U/ko
Application granted granted Critical
Publication of KR200171663Y1 publication Critical patent/KR200171663Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 볼 그리드 어레이용 인쇄회로기판과 몰딩 화합물과의 접착력을 강화하여 신뢰성을 향상시킨 반도체 패키지에 관한 것으로, 에폭시수지층(11) 및 비티(BT)수지층(12)이 차례로 적층됨과 동시에 상기 비티(BT)수지층(12) 위에 칩(30)이 어태치되어 있는 인쇄회로기판(10')과; 상기 인쇄회로기판(10')의 비티(BT)수지층(12) 상부에 접착됨과 동시에 상기 비티(BT)수지층(12) 상부에 어태치되어 있는 칩(30)과 와이어(40)를 통해 접속되는 구리층(13)과; 에칭기술을 통해 요철형상으로 형성되어 상기 구리층(13)의 상부에 접착되어 있는 에폭시수지층(14')과; 상기 인쇄회로기판(10'), 구리층(13) 및 요철형상의 에폭시수지층(14')을 몰딩해주는 몰딩화합물(20)로 구성된 것을 특징으로 하며, 이와 같은 본 고안은 몰딩시에 몰딩화합물이 요철부에 채워지므로 인쇄회로기판과 몰딩화합물과의 접착, 결합력을 한층 강화하여 반도체 패키지의 신뢰성을 향상시키다.

Description

반도체 패키지
제 1 도는 종래의 볼 그리드 어레이 패키지용 인쇄회로기판을 도시한 것으로,
제 1a도는 평면도.
제 1b도는 제 1(a)도의 A-A선 단면도이고,
제 2 도는 종래의 볼 그리드 어레이 패키지의 종단면도.
제 3 도는 본 고안 볼 그리드 어레이 패키지의 종단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 인쇄회로기판 11, 14 : 에폭시수지층
12 : 비티(BT)수지층 13 : 구리층
20 : 몰딩 화합물 30 : 칩
40 : 와이어
본 고안은 반도체 패키지에 관한 것으로, 특히 볼 그리드 어레이용 인쇄회로기판과 몰딩 화합물과의 접착력을 강화하여 신뢰성을 향상시킨 볼 그리드 어레이 반도체 패키지에 관한 것이다.
일반적으로 볼 그리드 어레이 패키지용 인쇄회로기판(10)은 제 1a도 및 제 1b 도에 도시한 바와 같이 에폭시 수지층(11)에 비티(BT)수지층(12)을 입히고, 그 위에 반도체 칩과 와이어 본딩되는 전도성 금속판의 구리층(13)을 얹은 다음, 다시 에폭시 수지층(14)을 입힌 상태로 되어있으며, 이와 같은 인쇄회로기판(10)위에 제 2도에 도시한 바와 같이 칩(30)을 어태치하고 이 칩(30)과 상기 인쇄회로기판(10)의 구리층(13) 사이를 와이어로 본딩한 후 몰딩 화합물(20)로 몰딩을 하면, 제 2 도에 도시한 종래의 볼 그리드 어레이 패키지의 종단면도와 같이 완성된다.
그러나, 상기와 같은 종래의 볼 그리드 어레이 패키지는 신뢰성 테스트중 가혹한 열 테스트를 가할 경우에 인쇄회로기판(10)의 최상위층인 에폭시 수지층(14)과 몰딩 화합물(20)과의 접착력이 견고하지 못하여 박리 현상이 일어나는 경우가 있는데, 이로인한 수분이나 불순물 등의 침투로 반도체 패키지의 신뢰성이 저하되는 문제점이 발생한다.
본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 인출한 것으로, 인쇄회로기판의 최상위층이 표면을 망상의 요철형상으로 형성한 것을 특징으로하여, 몰딩시 몰딩 화합물과의 접착력을 강화시킨 것이다.
즉, 몰딩시 인쇄회로기판의 최상위면에 형성되어 있는 요철사이로 몰딩 화합물이 채워지도록 하여 몰딩물과 인쇄회로기판의 열팽창을 차이에 따른 박리 현상을 방지하도록 한 것이다.
이하 도면을 참조하여 본 고안의 일 실시예를 상세히 설명하기로 하며 종래와 같은 구성은 동일한 부호를 부가하여 설명하기로 한다.
제 3도는 본 고안 볼 그리드 어레이 패키지의 종단면도로서, 에폭시수지층(11)과 비티(BT)수지층(12)이 차례로 적층되어 있는 인쇄회로기판(10')의 상부에 리드역할을 수행하는 구리층(13)을 얹은 후, 상기 구리층(13) 위에 요철 형상의 에폭시수지층(14')을 적층하고, 상기 비티(BT)수지층(12)위에 접착제를 이용하여 칩(30)을 어태치(Attach)시키며, 이 칩(30)과 상기 구리층(13)을 와이어(30)로 본딩한 후 몰딩화합물(20)로 몰딩을 하여 완성한다.
특히, 상기 인쇄회로기판(10)의 최상위층인 에폭시수지층(14')은 에칭(Etching) 기술을 이용하여 요철을 형성하였으며, 또한 이 에폭시수지층(14')위에 폴리마이드 코팅(Polymide Coating) 처리하여 에칭하게 되면 요철의 높이가 더욱 높아지게 되어 몰딩시 결합력을 더욱 강화시킬 수 있다.
이상과 같이 인쇄회로기판의 최상위층인 에폭시수지층이 요철형상을 하고 있는 본 고안은 몰딩시에 몰딩화합물이 요철부에 채워지므로 인쇄회로기판과 몰딩화합물과의 접착, 결합력을 한층 강화하여, 신뢰성 테스트중 가혹한 열 테스트를 가했을 경우에도 인쇄회로기판과 몰딩화합물과의 열팽창 계수의 차이에 의한 박리현상 등의 문제를 해결할 수 있다.

Claims (1)

  1. 에폭시수지층(11) 및 비티(BT)수지층(12)이 차례로 적층됨과 동시에 상기 비티(BT)수지층(12) 위에 칩(30)이 어태치되어 있는 인쇄회로기판(10')과; 상기 인쇄회로기판(10')의 비티(BT)수지층(12) 상부에 접착됨과 동시에 상기 비티(BT)수지층(12) 상부에 어태치되어 있는 칩(30)과 와이어(40)를 통해 접속되는 구리층(13)과; 에칭기술을 통해 요철형상으로 형성되어 상기 구리층(13)의 상부에 접착되어 있는 에폭시수지층(14')과; 상기 인쇄회로기판(10'), 구리층(13) 및 요철형상의 에폭시수지층(14')을 몰딩해주는 몰딩화합물(20)로 구성된 것을 특징으로 하는 반도체 패키지.
KR2019940028227U 1994-10-27 1994-10-27 반도체패키지 KR200171663Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940028227U KR200171663Y1 (ko) 1994-10-27 1994-10-27 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940028227U KR200171663Y1 (ko) 1994-10-27 1994-10-27 반도체패키지

Publications (2)

Publication Number Publication Date
KR960015635U KR960015635U (ko) 1996-05-17
KR200171663Y1 true KR200171663Y1 (ko) 2000-03-02

Family

ID=19396571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940028227U KR200171663Y1 (ko) 1994-10-27 1994-10-27 반도체패키지

Country Status (1)

Country Link
KR (1) KR200171663Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR960015635U (ko) 1996-05-17

Similar Documents

Publication Publication Date Title
US6380002B2 (en) Method for fabricating a flexible substrate based ball grid array (BGA) package
US5278726A (en) Method and apparatus for partially overmolded integrated circuit package
KR100596685B1 (ko) 반도체 패키지 및 그 제조방법
US6081038A (en) Semiconductor chip package structure
KR970067781A (ko) 반도체 장치와 그의 제조방법 및 집합형 반도체 장치
US6984877B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US5406119A (en) Lead frame
KR200171663Y1 (ko) 반도체패키지
JP2890635B2 (ja) 半導体装置
JP2756791B2 (ja) 樹脂封止型半導体装置
KR100645624B1 (ko) 솔더 접합 구조
JP2743156B2 (ja) 樹脂封止型半導体装置
JPH0786340A (ja) 半導体素子の接続方法
KR100197877B1 (ko) Bga 반도체 패키지의 pcb 기판 구조
KR0125197Y1 (ko) 반도체 장치
JP2614495B2 (ja) 電子部品搭載用基板
US6285077B1 (en) Multiple layer tape ball grid array package
JP2743157B2 (ja) 樹脂封止型半導体装置
KR0167280B1 (ko) 볼그리드어레이 패키지
KR100575589B1 (ko) 커플 본딩부를 구비한 빔 리드를 포함하는 에프비지에이패키지
KR0138296Y1 (ko) 하이핀 패키지
JP2739366B2 (ja) 電子部品搭載用基板
KR100364844B1 (ko) 반도체 패키지 제조 공정용 서키트 테이프
KR100526845B1 (ko) 회로기판 및 그 제조 방법
JP2005197438A (ja) Ｂｇａ型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 10

EXPY Expiration of term