KR0167280B1 - 볼그리드어레이 패키지 - Google Patents

볼그리드어레이 패키지 Download PDF

Info

Publication number
KR0167280B1
KR0167280B1 KR1019950048106A KR19950048106A KR0167280B1 KR 0167280 B1 KR0167280 B1 KR 0167280B1 KR 1019950048106 A KR1019950048106 A KR 1019950048106A KR 19950048106 A KR19950048106 A KR 19950048106A KR 0167280 B1 KR0167280 B1 KR 0167280B1
Authority
KR
South Korea
Prior art keywords
substrate
grid array
ball grid
array package
film
Prior art date
Application number
KR1019950048106A
Other languages
English (en)
Other versions
KR970053648A (ko
Inventor
김진성
김조한
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950048106A priority Critical patent/KR0167280B1/ko
Publication of KR970053648A publication Critical patent/KR970053648A/ko
Application granted granted Critical
Publication of KR0167280B1 publication Critical patent/KR0167280B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 볼그리드어레이 패키지에 관한 것으로, 종래의 볼그리드어레이 패키지가 몰딩컴파운드와 기판사이의 접착력이 좋지 않아 많은 문제점을 유발시키는 것을 해결하기 위한 것이다. 이와 같은 본 발명은 패턴(13)이 형성되고 칩(16)이 본딩되는 기판(12)의 솔더리지스트막(15)상에 PIQ(Polyimide Isoindoro Quinazorindione)막(20)을 형성하여 몰딩컴파운드(18)와 기판(12)사이의 접착력을 향상시키도록 된다. 상기와 같은 구조를 가지는 본 발명에 의하면 볼그리드어레이 패키지의 기판과 몰딩컴파운드사이의 계면분리현상이나 크랙발생이 배제되어 패키지의 신뢰성이 향상되는 이점이 있다.

Description

볼그리드어레이 패키지
제1도는 종래 기술에 의한 볼그리드어레이 패키지의 구조를 도시한 개략 단면도.
제2도는 종래 기술에 의한 볼그리드어레이 패키지의 기판단면 구조를 도시한 단면도.
제3도는 종래 기술에 의한 볼그리드어레이 패키지의 기판제조공정을 도시한 순서도.
제4도는 본 발명에 의한 볼그리드어레이 패키지의 구조를 도시한 개략단면도.
제5도는 본 발명에 의한 볼그리드어레이 패키지의 기판단면구조를 도시한 단면도.
제6도는 본 발명에 의한 볼그리드어레이 패키지의 다른 실시례의 구조를 도시한 개략단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 패키지 12 : 기판
13 : 패턴 14 : 기판상의 패드
15 : 솔더리지스트막 16 : 반도체칩
17 : 와이어 18 : 몰딩컴파운드
19 : 솔더볼 20 : PIQ막
본 발명은 볼그리드어레이 패키지에 관한 것으로, 특히 기판의 솔더리지스트상에 PIQ층을 형성하여 기판과 몰딩컴파운드사이의 접착력을 강화시킨 볼그리드어레이 패키지에 관한 것이다.
제1도는 종래 기술에 의한 볼그리드어레이 패키지의 구조를 도시한 개략단면도이고, 제2도는 종래 기술에 의한 볼그리드어레이 패키지의 기판단면 구조를 도시한 단면도이다.
이에 도시된 바와 같이, 종래 기술에 의한 볼그리드어레이 패키지(1)는 패턴(3)이 형성된 기판(2)상면에 칩(6)이 본딩되고, 칩(6)의 패드(미도시)와 기판(2)상의 패드(4)를 와이어(7)로 연결하여 전기적인 결선을 하며, 상기 칩(6)과 와이어(7)를 보호하기 위해 기판(2)상부의 일정면적을 몰딩컴파운드(8)로 몰딩하고, 상기 기판(2)의 하면에는 다수개의 볼(9)을 구비하여 칩(6)과 패키지(1) 외부와의 전기적인 연결을 수행하도록 구성되어 있다.
한편, 상기 볼그리드어레이 패키지(1)의 사용되는 기판(2)의 구조는 기판(2)의 상면에 패턴(3)이 형성되고, 기판(2)상면의 소정부위에는 상기 와이어(7)가 본딩되는 패드(4)가 구비되어 있으며, 상기 패턴(3)을 보호하기 위해 기판(2)상면은 상기 패드(3)를 제외한 부분이 솔더리지스트막(5)으로 덮혀져 있다.
한편, 상기와 같은 기판(2)을 제조하는 공정은 제3도에 도시되어 있는데, 먼저 코어라마네이트에서 내층회로를 형성하고, 회로표면을 조도화한 후, 드릴작업을 수행한다. 그리고, 무전해 동도금을 하고, 이와 같은 동도금상에 드라이필름을 형성하게 된다. 그 후 패턴도금과 리지스트 박리후, 에칭작업을 실시한다. 그리고, 상기 에칭작업을 마친 후에는 상기 패턴을 보호하기 위한 솔더리지스트막을 기판(2)상에 형성하게 된다.
그러나, 상기와 같은 공정으로 만들어지는 종래 기술에 의한 볼그리드어레이 패키지(1)에 있어서는, 상기 기판(2)상에 형성되어 있는 솔더리지스트막(5)과 몰딩컴파운드(8) 사이의 접착력은 일반적인 플라스틱 패키지의 리드프레임과 몰딩컴파운드사이의 접착력보다 떨어진다. 게다가 상기 기판상에는 상기 기판제조공정에서 설명한 바와 같이 다수개의 층의 형성되어 있어 수분흡수율이 구조적으로 높다. 그러므로, 볼그리드어레이 패키지(1)의 솔더리지스트막(5)과 몰딩컴파운드(8)사이에서 계면분리현상이 잘 발생되고, 구조적으로 수분흡수성이 강한 기판구조로 인해 내부증기압이 커짐으로 인해 크랙이 발생되어 패키지의 신뢰성이 떨어지는 문제점이 있다.
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 몰딩컴파운드와 기판사이의 접착력을 향상시켜 계면분리현상과 크랙이 발생되지 않는 신뢰성이 좋은 볼그리드어레이 패키지를 제공하는 것이다.
상기한 바와 같은 본 발명의 목적은 패턴이 형성되고 칩이 본딩되는 기판의 솔더리지스트막 상에 PIQ(Polyimide Isoindoro Quinazorindione)막을 형성하여 몰딩컴파운드와 기판사이의 접착력을 향상시킴을 특징으로 하는 볼그리드어레이 패키지에 의해 달성된다.
상기 PIQ막은 2중으로 형성되고, 상기 솔더리지스트막은 최대 40㎛이고, PIQ막은 최대 50㎛인 것이 바람직하다.
상기한 바와 같은 본 발명에 의한 볼그리드어레이 패키지를 첨부된 도면에 도시된 실시례를 참고하여 상세히 설명하면 다음과 같다.
제4도는 본 발명에 의한 볼그리드어레이 패키지의 구조를 도시한 개략단면도이고, 제5도는 본 발명에 의한 볼그리드어레이 패키지의 기판단면구조를 도시한 단면도이다.
패턴(13)이 형성되고 칩(16)이 본딩되는 기판(12)의 솔더리지스트막(15) 상에 PIQ(Polyimide Isoindoro Quinazorindione)막(20)을 형성하여 몰딩컴파운드(18)와 기판(12)사이의 접착력을 향상시키도록 구성된다. 즉, 상기 기판(12)상에 형성되어 있는 패턴(13)을 보호하기 위한 솔더리지스트막(15)상에 몰딩컴파운드(18)와의 접착력이 좋은 물질의 막을 형성한 것이다.
한편, 상기와 같이 솔더리지스트막(15)이 형성되어 있는 볼그리드어레이 패키지(11)의 다른 부분의 구성은 종래의 패키지와 같다. 즉, 제4도에 도시되어 있는 바와 같이, 패턴(13)이 형성되어 있는 기판(12)상에 반도체칩(16)이 본딩되어 있고, 상기 반도체칩(16)과 기판(12)상의 패드(13)와의 연결을 위한 와이어(17)가 본딩되어 있으며, 상기 기판(12)의 하면에는 상기 패턴(13)과 전기적으로 연결되어 인쇄회로기판(미도시)상에 실장되는 솔더볼(19)이 다수개 구비되어 있다.
그리고, 상기 솔더리지스트막(15)은 40㎛이하로 하고, PIQ막(20)은 50㎛이하로 하는 것이 바람직하다.
한편, 제6도에는 본 발명의 다른 실시례가 도시되어 있는데, 이에 도시되어 있는 다른 실시례의 구조는 상기 PIQ막이 2중으로 형성된 것이다.
즉, 기판(12)상에 PIQ막(20)을 형성하고, 다시 그 위에 솔더리지스트막(15)을 형성한 후, 다시 PIQ막(20')을 형성하는 것이다. 이외의 다른 구성은 상기한 것과 동일하므로 여기서는 그 설명을 생략한다.
상기와 같은 구성은 가지는 본 발명에 의한 볼그리드어레이 패키지의 작용효과를 설명하면 다음과 같다.
일반적인 볼그리드어레이 패키지용 기판의 제조공정에 따라 제조된 기판의 솔더리지스트막(15)상에 PIQ막(20)을 형성하여서 패키지를 제조하게 된다. 즉, 코어라미네이트(core laminate)에서 적층을 한 다음 드릴작업을 하고, 드릴작업 후 무전해도금을 하고, 이 위에 솔더리지스트와 드라이필름(dry film)을 입힌다. 그리고 패턴부분과 패드부분을 노광시켜 솔더리지스트와 드라이필름을 제거한 후, 노광된 부분에 도금을 한다. 한편, 노광이 안된 부분은 에칭(etching)하여 제거시키고 패턴(13)을 보호하기 위해 솔더리지스트막(15)를 입힌다. 그리고, 상기 솔더리지스트막(15)상에 상기 PIQ막(20)을 형성하여 기판(12)을 완성하게 된다. 상기 다른 실시례의 경우에는 상기 PIQ막(20)상에 다시 솔더리지스트막(15)을 형성한 후, 다시 PIQ막(20)을 형성한다.
이와 같이 형성된 기판(12)에 반도체칩(16)을 본딩하고, 와이어(17)본딩을 한 후, 몰딩컴파운드(18)로 상기 반도체칩(16)과 와이어(17)를 몰딩하여 주고, 기판(12)의 하면에 솔더볼(19)을 부착하여 패키지(11)를 완성하게 된다. 한편, 상기와 같이 제조되는 기판(12)의 큐어(CURE)공정온도는 300℃이하로 하는 것이 바람직하다.
이와 같이 상기 기판(12)상에 PIQ막(20)을 형성하여 주고 몰딩하게 되면 몰딩컴파운드(18)와 PIQ막(20)과의 접착력이 종래의 솔더리지스트막(15)과 몰딩컴파운드(18) 사이의 접착력에 비해 월등하여 패키지의 신뢰성이 향상된다. 즉, 몰딩컴파운드(18)와 기판(12)사이의 접착력이 향상되어 종래에 자주 발생되던 기판(12)과 몰딩컴파운드(18)사이의 계면분리현상이나 수분에 의한 크랙현상이 줄어들게 된다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 볼그리드어레이 패키지는 몰딩컴파운드와 기판사이의 접착력을 향상시키기 위해 기판의 솔더리지스트상에 PIQ막을 형성시켜 주므로, 몰딩컴파운드와 기판사이의 접착력이 향상되어 계면박리현상이 줄어들게 되어 패키지의 신뢰성(특히 I.R특성 및 내습성이 우수)이 향상되고, 또한 크랙발생이 억제되어 패키지제조 불량율이 감소되어 생산성이 향상되는 효과가 있다.

Claims (3)

  1. 패턴이 형성되고 칩이 본딩되는 기판의 솔더리지스트막 상에 PIQ(Polyimide Isoindoro Quinazorindione)막을 형성하여 몰딩컴파운드와 기판사이의 접착력을 향상시킴을 특징으로 하는 볼그리드어레이 패키지.
  2. 제1항에 있어서, 상기 PIQ막은 2중으로 형성됨을 특징으로 하는 볼그리드어레이 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 솔더리지스트막은 40㎛이하 이고, PIQ막은 50㎛이하 임을 특징으로 하는 볼그리드어레이 패키지.
KR1019950048106A 1995-12-09 1995-12-09 볼그리드어레이 패키지 KR0167280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048106A KR0167280B1 (ko) 1995-12-09 1995-12-09 볼그리드어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048106A KR0167280B1 (ko) 1995-12-09 1995-12-09 볼그리드어레이 패키지

Publications (2)

Publication Number Publication Date
KR970053648A KR970053648A (ko) 1997-07-31
KR0167280B1 true KR0167280B1 (ko) 1998-12-15

Family

ID=19438857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048106A KR0167280B1 (ko) 1995-12-09 1995-12-09 볼그리드어레이 패키지

Country Status (1)

Country Link
KR (1) KR0167280B1 (ko)

Also Published As

Publication number Publication date
KR970053648A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
CN100380612C (zh) 半导体装置及其制造方法
JP3400877B2 (ja) 半導体装置及びその製造方法
US6528893B2 (en) Low-pin-count chip package and manufacturing method thereof
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US7414317B2 (en) BGA package with concave shaped bonding pads
JP3437107B2 (ja) 樹脂封止型半導体装置
JP2939727B2 (ja) ボールグリッドアレイ半導体パッケージ
US20010016370A1 (en) Low cost decal material used for packaging
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
KR0167280B1 (ko) 볼그리드어레이 패키지
US6504239B1 (en) Semiconductor device having dummy pattern that relieves stress
KR20060000106A (ko) 최외곽 수지층의 접착성을 향상시킨 인쇄 회로 기판과 그제조방법, 그 인쇄 회로 기판을 포함하는 반도체 패키지및 그 제조방법
KR100632596B1 (ko) Ｂｇａ 패키지 및 그 제조 방법
JPH08316360A (ja) Ｉｃ実装構造
KR100197877B1 (ko) Bga 반도체 패키지의 pcb 기판 구조
KR100218634B1 (ko) 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지
CN101127336B (zh) 半导体装置及其制造方法、电路基板和电子设备
JPH02271544A (ja) 配線基板およびこれを用いた半導体装置
JP3088391B2 (ja) 半導体装置
KR100355798B1 (ko) 반도체패키지용 회로기판 및 그 제조 방법
KR20030086192A (ko) 개량된 와이어-접합된 칩 온 보드 패키지
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
JPH11330301A (ja) 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法
KR100460071B1 (ko) 칩사이즈패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee