KR100197877B1 - Bga 반도체 패키지의 pcb 기판 구조 - Google Patents

Bga 반도체 패키지의 pcb 기판 구조 Download PDF

Info

Publication number
KR100197877B1
KR100197877B1 KR1019960009779A KR19960009779A KR100197877B1 KR 100197877 B1 KR100197877 B1 KR 100197877B1 KR 1019960009779 A KR1019960009779 A KR 1019960009779A KR 19960009779 A KR19960009779 A KR 19960009779A KR 100197877 B1 KR100197877 B1 KR 100197877B1
Authority
KR
South Korea
Prior art keywords
substrate
solder mask
semiconductor chip
pcb
solder
Prior art date
Application number
KR1019960009779A
Other languages
English (en)
Other versions
KR970072363A (ko
Inventor
김영문
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960009779A priority Critical patent/KR100197877B1/ko
Publication of KR970072363A publication Critical patent/KR970072363A/ko
Application granted granted Critical
Publication of KR100197877B1 publication Critical patent/KR100197877B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 반도체 패키지의 PCB 기판 구조에 관한 것으로, 본 발명에 의한 PCB 기판의 제조 개념은 BT 섭스트레이트 중앙 상면에 형성된 솔더 마스크의 두께와 BT 섭스트레이트의 상면 외곽에 형성된 솔더 마스크의 두께를 다르게 형성하는 것으로 반도체 칩이 접착될 부위인 BT 섭스트레이트의 중앙 상면에 형성된 카파 트레이스의 표면에는 솔더 레지스트로 1회 도포 작업을 실시하거나, 산화처리하고 그 외의 부위, 즉 BT 섭스트레이트의 상면 외곽에 형성된 카파 트레이스의 표면에는 종전과 같이 2회 도포 작업을 실시함으로서 반도체 칩이 접착될 솔더 마스크의 두께는 20~35㎛를 유지하고, 그 외의 솔더 마스크는 종전과 같이 40~75㎛의 두께로 형성시킴으로서 에폭시를 이용한 반도체 접착 작업에서 에폭시가 댐을 타고 넘치는 현상을 최소화하고 따라서 그라운드에 대한 다운 본딩의 신뢰성이 향상되고 또한 PCB 기판의 휨 현상을 개선하여 에폭시 보이드나 반도체 칩의 크랙 현상을 최소화할 수 있는 것이다.

Description

BGA 반도체 패키지의 PCB 기판 구조
제1도는 종래의 BGA 반도체 패키지의 구조를 나타낸 단면도.
제2도는 종래의 PCB 기판의 구조를 나타낸 단면도.
제3도는 본 발명에 따른 PCB 기판의 구조를 나타낸 단면도.
제4도는 본 발명에 의한 PCB 기판을 포함하는 BGA 반도체 패키지의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : PCB 기판 11 : BT 섬스트레이트(Substrate)
12 : 카파 트레이스(Copper Trace) 13 : 솔더 마스크(Solder Mask)
14 : 그라운드(Graound) 15 : 댐(Dam)
16 : 핑거(Finger)
본 발명은 BGA(Ball Grid Array) 반도체 패키지의 PCB 기판(Printed Circuit Board) 구조에 관한 것으로, 상세하게는 BGA(Ball Grid Array)반도체 패키지의 한 구성 요소인 PCB 기판에서 반도체 칩이 접착되는 부분의 높이를 낮추어 에폭시(Epoxy)가 넘치는(Over Flow) 현상을 방지하고 PCB 기판의 휨 현상을 최소할 수 있는 PCB 기판의 구조에 관한 것이다.
일반적으로 BGA 반도체 패키지 분야에서 PCB 기판의 용도는 반도체 칩과 마더보드(Mother Board)의 전기적 신호를 상호 연결시켜 주고 반도체 패키지를 마더 보드상에 지지 및 고정시켜 주는 자재를 뜻한다. 현재 이러한 PCB 기판이 BGA 반도체 패키지 분야에서 많이 이용되고 있는데 그 이유는 주로 고밀도화한 반도체 칩의 많은 입/출력 수를 수용할 수 있고 전기, 열, 또는 수분에 대한 우수한 특성을 갖기 때문이다.
이러한 PCB 기판의 일반적인 구조는 중앙에 BT 수지(Bismaleimide triazine resin) 종류의 섭스트레이트(下層 ; Substrate)가 형성되어 있고, BT 섭스트레이트의 양면에 카파 트레이스(Copper Trace)외 솔더 마스크(Solder Mask)가 차례로 적층(積層)된 구조를 한다. 첨부된 도면 제1도를 참조하여 상기한 종래의 PCB 기판(10)을 포함하는 BGA 반도체 패키지의 구조를 상세히 설명하면 다음과 같다.
BT 섭스트레이트(11) 중앙 상면에 형성된 카파 트레이스(12)와 상기 카파 트레이스(12) 상면에 형성된 솔더 마스크(13)에는 반도체 칩(20)이 에폭시(40)로서 접착되어 있고, 상기 반도체 칩의 입/출력 패드(Input/Output Pad)는 BT 섭스트레이트(11)의 상면 외곽에 형성된 카파 트레이스(12) 또는 그라운드(14 ; Ground)와 와이어(30 ; Wire)로 연결되어 있으며 상기 카파 트레이스(12)의 표면에는 솔더 마스크(13)가 형성되어 카파 트레이스(12)의 회로 패턴을 보호한다. 상기 BT 섭스트레이트(11)의 저면에도 차례로 카파 트레이스(12)와 솔더 마스크(13)가 형어되어 있으며 솔더 볼(50 ; Solder Ball)이 BT 섭스트레이트(11) 저면의 카파 트레이스(12)에 융착되어 있고, 솔더 마스크(13)는 상기 카파 트레이스(12)의 보호 및 솔더 볼(12)의 지지를 위해 상기 키파 트레이스(12)의 표면에 도포 되어 있다. 또한 BT 섭스트레이트(11) 상면과 저면에 형성된 카파 트레이스(12)는 서로 연결되어 있으며(도면에 도시되지 않음), 상기 반도체 칩(20), 와이어(30)등을 외부의 환경으로부터 보호하기 위해 봉지재(60)을 이용해 BT 섭스트레이트(11)의 상면을 몰딩한(One Side Molding) 구조를 한다.
상기와 같은 구조의 BGA 반도체 패키지에서 신호 전달 체계는 반도체 칩(20)의 입/출력 패드에서 와이어(30), BT 섭스트레이트(11) 저면의 카파 트레이스(12), 솔더 볼(50)로 이루어진다.
이러한 BGA 반도체 패키지의 한 구성 요소로서 종래의 PCB 기판(10)의 구조를 도면 제2도를 참조하여 설명하면 다음과 같다.
BT 섭스트레이트(11)의 중앙 상면에는 카파 트레이스(12)가 형성되어 있고, 상기 카파 트레이스(12)의 표면에는 솔더 레지스트(Solder Resist)를 2회 도포(Printing)하여 형성된 솔더 마스크(13)가 위치하고, 그 상면에는 차후에 반도체 칩이 접착된다. 상기 솔더 마스크(13)의 외곽으로는 솔더 마스크(13)를 제거하여 카파 트레이스(12)가 노출된 일정 깊이의 제 1 요홈부크(13)가 형성되어 있으며 상기 제 1 요홈부(71)의 외곽으로는 BT 섭스트레이트(11)의 상면에 형성되고, 솔더 마스크(13)와는 같은 높이의 댐(15 ; Dam)이 형성되어 있다. 상기 댐(15)의 역할은 반도체 칩(20)이 상기 솔더 마스크(13)상에 에폭시(40)로 접착될 때 상기의 에폭시(40)가 반도체 칩(20)의 접착부위를 이탈하여 댐(15)의 내측으로 형성된 제 1 요홈부(71)를 넘어 외곽으로 넘쳐흐르지 못하도록 하기 위함이다.
상기 댐(15)의 외곽으로 다시 제 2 요홈부(72)가 형성되어 있고 상기 제 2 요홈부(72)의 외곽으로 BT 섭스트레이트(11) 상에 직접 그라운드(14)가 형성되어 있으며 상기 그라운드(14)의 역할은 반도체 칩(20)의 접지 또는 전원 공급을 위한 것이다. 또한 상기 그라운드(14)의 외곽으로 다시 제 3 요홈부(73)가 형성되어 있고 상기 제 3 요홈부(73)의 외곽으로 반도체 칩의 입/출력 패드와 와이어 본딩(Wire Bonding)을 위한 카파 트레이스(12)의 핑거(16 ; Finger)가 노출되어 있으며 상기 핑거(16)는 다시 솔더 레지스트로 2회 도포되어 형성된 솔더 마스크(13)가 덮여져 있다.
이상의 설명에서와 같이 BT 섭스트레이트(11) 중앙 상면의 솔더 마스크(13)와 상기 BT 섭스트레이트(11)의 외곽 상면에 형성된 솔더 마스크(13)는 2회에 걸친 솔더 레지스트의 도포로서, 그 높이가 동일하게 형성되며 또한 BT 섭스트레이트(11)의 중앙 상면은 반도체 칩이 부착될 위치로서 그 솔더 마스크(13)의 높이가 댐(15)의 높이와 같게 형성되어 있다. 이와 같이 PCB 기판(10)의 모든 영역에 동일한 높이의 솔더 마스크(13)를 형성시키는 것은 BGA 반도체 패키지의 몰딩 공정이나 신뢰성 등의 특성상 솔더 마스크(13)의 두께를 일정 두께 즉, 40~70㎛의 두께로 유지하는 기준이 있기 때문이다.
그러나 상기와 같이 반도체 칩 부착 부위의 솔더 마스크와 댐의 높이를 동일하게 제조하게 되면, 상기 BT 섭스트레이트 중앙의 솔더 마스크상에 반도체 칩을 에폭시로 접착할 때, 상기 에폭시가 댐을 타고 넘치는 현상이 자주 발생한다. 상기 에폭시가 댐을 타고 넘치면 그라운드 부분의 표면을 덮게 되므로 접지 및 전원 공급을 위한 다운 본딩(Down Bonding)이 원활히 수행되지 않으며 따라서 BGA 반도체 패키지의 불량률을 높이는 한 요인이 되는 것이다. 또한 상기 반도체 칩 접착 부위의 솔더 마스크 두께에 따라 PCB 기판의 휨 현상을 가중시키는데, 이로 인해 반도체 칩 접착 부위가 휘게 되어 반도체 칩 부착 공정에서 에폭시 보이드(Epoxy Void ; 접착부분에 생기는 작은 거품 형상의 구멍들)현상과 몰딩 공정에서 반도체 패키지의 크랙(Crack ; 반도체 칩과 반도체 패키지의 접착부분에 금이 가거나 깨지는 것)현상을 유발시키는 요인이 된다.
본 발명은 이러한 문제점을 해결하기 위해 안출한 것으로서, BGA 반도체 패키지의 한 구성 요소인 PCB 기판에서 반도체 칩이 접착되는 부분 즉, BT 섭스트레이트 중앙에 형성된 솔더 마스크의 높이를 낮추어 에폭시가 댐을 타고 넘치는 현상을 방지하는 동시에, 그라운드를 반도체 칩 접착부위에 가깝게 형성함으로서 그 만큼 늘어난 공간을 확보하고, 인접한 PCB 기판에서 회로 패턴 설계의 밀집도를 높일수 있고, PCB 기판의 휨 현상과 반도체 패키지의 크랙 현상 등을 방지하는데 있다.
상기의 목적을 달성하기 위해 저면에 카파 트레이스 및 솔더 마스크가 형성된 BT 섭스트레이트와, 상기 BT 섭스트레이트의 상면 중앙에 형성된 카파 트레이스와, 상기 카파 트레이스 표면에 솔더 레지스트를 1 회 도포하여 형성된 솔더 마스크와, BT 섭스트레이트의 상면 외곽에 형성된 카파 트레이스와, 상기 카파 트레이스의 표면에 솔더 레지스트를 2회 도포하여 형성된 솔더 마스크로서 이루어지는 PCB 기판으로서 가능하다.
이하 본 발명에 의해 PCB 기판의 구조를 도면 제3도를 참조하여 설명하겠다.
제3도는 본 발명에 의해 제조된 PCB 기판(10)의 구조를 나타낸 것이며, 본 발명에 의한 PCB 기판(10)의 제조 개념은 BT 섬스트레이트(11) 중앙 상면에 형성된 솔더 마스크(13)의 두께와 BT 섭스트레이트(11)의 상면 외곽에 형성된 솔더 마스크(13)의 두께를 차별화 하여 다르게 형성하는 것이다. 도면 제3도에서 볼 수 있듯이 반도체 칩이 접착될 부위인 BT 섭스트레이트(11)의 중앙 상면에 형성된 카파 트레이스(12)의 표면에는 솔더 레지스트를 1회 도포하여 솔더 마스크(13)를 형성하고 그 외에 부위, 즉 BT 섭스트레이트(11)의 상면 외곽에 형성된 카파 트레이스(12)의 표면에는 종전과 같이 2회 도포 작업을 실시함으로서, 반도체 칩이 접착될 솔더 마스크(13)의 두께는 20~35㎛를 유지하고, 그 외에 솔더 마스크(13)는 종전과 같이40`70㎛의 두께로 형성시킴으로서 기준치에 도달할 수 있는 것이다.
한편 본 발명의 다른 실시예로서 상기 BT 섭스트레이트(11)의 상면 외곽에는 종전처럼 솔더 레지스트를 도포하여 솔더 마스크(13)를 형성시키고, BT 섭스트레이트(11) 중앙 상면의 카파 트레이스(12) 표면에는 솔더 레지스트르 처음부터 도포 하지 않음으로서 솔더 마스크를 형성시키지 않고, 상기의 카파 트레이스(12) 표면만을 산화 처리하여 그 두께를 다르게 할 수 있다. 즉 반도체 칩이 접착될 카파 트레이스(12)의 표면만을 선택적으로 산화 처리하여 BT 섭스트레이트의 상면 외곽과 상면 중앙의 두께를 다르게 할 수도 있다.
이상의 설명에서와 같이 BT 섭스트레이트 중앙 상면의 반도체 칩이 접착될 부분을 한번만 솔더 레지스트로 도포 하거나 그 부분만을 산화 처리하게 되면 댐의 높이가 상대적으로 높게 되고, 그렇게 되면 반도체 칩이 에폭시로 BT 섭스트레이트 중앙 상면에 접착될 때 에폭시가 흘러 넘치는 현상을 상당히 완화할 수 있다. 따라서 그라운드에 대한 다운 본딩의 신뢰성이 향상되고 또한 상기와 같이 에폭시가 흘러 넘치는 현상이 완화되면 그라운드를 반도체 칩 접착 부위에 보다 더 가깝게 형성할수 있으므로 PCB 기판의 공간을 더 확보 할수 있고 또한 PCB 기판의 회로 패턴 설계 밀집도를 높일수 있다. 한편 반도체 칩이 접착될 부분에 형성된 솔더 마스크의 두께가 작아지거나 제거됨으로서 종래 보다는 그 부분의 휨 현상이 더 감소하여 에폭시 보이드나 반도체 패키지의 크랙 현상을 최소화할 수 있다.

Claims (4)

  1. 저면 전체에 카파 트레이스와 솔더 마스크가 형성된 BT 섭스트레이트와, 상기 BT 섭스트레이트의 상면 중앙에 형성된 카파 트레이스와, 상기 카파 트레이스의 외곽에 형성된 댐과, 상기 카파 트레이스의 표면에 1회 도포하여 형성된 솔더 마스크와, 상기 BT 섭스트레이트의 상면 외곽으로 형성된 카파 트레이스와, 상기 카파 트레이스의 표면에 2회 도포하여 형성된 솔더 마스크로 이루어짐을 특징으로 하는 BGA 반도체 패키지의 PCB 기판 구조.
  2. 제 1 항에 있어서, 상기 댐의 높이는 BT 섭스트레이트 중앙 상면에 형성된 솔더 마스크의 높이보다 더 높음을 특징으로 하는 BGA 반도체 패키지의 PCB 기판 구조.
  3. 제 1 항에 있어서, 1회 도포하여 형성된 솔더 마스크의 두께는 20~35㎛임을 특징으로 하는 BGA 반도체 패키지의 PCB 기판 구조.
  4. 제 1 항에 있어서, 상기 BT 섭스트레이트의 중앙 상면에 형성된 카파 트레이스의 표면에는 산화막을 형성하고 솔더 마스크를 도포 하지 않음을 특징으로 하는 BGA 반도체 패키지의 PCB 기판 구조.
KR1019960009779A 1996-04-01 1996-04-01 Bga 반도체 패키지의 pcb 기판 구조 KR100197877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009779A KR100197877B1 (ko) 1996-04-01 1996-04-01 Bga 반도체 패키지의 pcb 기판 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009779A KR100197877B1 (ko) 1996-04-01 1996-04-01 Bga 반도체 패키지의 pcb 기판 구조

Publications (2)

Publication Number Publication Date
KR970072363A KR970072363A (ko) 1997-11-07
KR100197877B1 true KR100197877B1 (ko) 1999-06-15

Family

ID=19454821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009779A KR100197877B1 (ko) 1996-04-01 1996-04-01 Bga 반도체 패키지의 pcb 기판 구조

Country Status (1)

Country Link
KR (1) KR100197877B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030091519A (ko) * 2002-05-28 2003-12-03 삼성전기주식회사 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370852B1 (ko) * 1999-12-20 2003-02-05 앰코 테크놀로지 코리아 주식회사 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030091519A (ko) * 2002-05-28 2003-12-03 삼성전기주식회사 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법

Also Published As

Publication number Publication date
KR970072363A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
KR100411811B1 (ko) 반도체패키지
JP3578770B2 (ja) 半導体装置
US6864434B2 (en) Warpage-preventive circuit board and method for fabricating the same
KR100237328B1 (ko) 반도체 패키지의 구조 및 제조방법
KR100449307B1 (ko) 반도체 장치 및 그 제조 방법
US8302277B2 (en) Module and manufacturing method thereof
US20120205802A1 (en) Printed circuit board and flip chip package using the same with improved bump joint reliability
US6246124B1 (en) Encapsulated chip module and method of making same
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
KR100197877B1 (ko) Bga 반도체 패키지의 pcb 기판 구조
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
KR100779345B1 (ko) 반도체패키지
KR100388296B1 (ko) 반도체패키지용 인쇄회로기판
KR100218634B1 (ko) 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지
KR20060000572A (ko) Ｆｂｇａ 패키지
KR100639210B1 (ko) 볼 그리드 어레이 패키지
KR20070083021A (ko) 휨 방지용 인쇄회로기판
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
KR0167280B1 (ko) 볼그리드어레이 패키지
KR20050079324A (ko) 스택 칩 패키지
KR20030086192A (ko) 개량된 와이어-접합된 칩 온 보드 패키지
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee