KR20030091519A - 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법 - Google Patents

접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법 Download PDF

Info

Publication number
KR20030091519A
KR20030091519A KR1020020029599A KR20020029599A KR20030091519A KR 20030091519 A KR20030091519 A KR 20030091519A KR 1020020029599 A KR1020020029599 A KR 1020020029599A KR 20020029599 A KR20020029599 A KR 20020029599A KR 20030091519 A KR20030091519 A KR 20030091519A
Authority
KR
South Korea
Prior art keywords
wire bonding
integrated circuit
ground wire
wall
circuit chip
Prior art date
Application number
KR1020020029599A
Other languages
English (en)
Inventor
김응주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020020029599A priority Critical patent/KR20030091519A/ko
Publication of KR20030091519A publication Critical patent/KR20030091519A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

본 발명은 파워 앰프 모듈(POWER AMPLIFIER MODULE, 이하 'PAM'이라함)의 기판 상의 집적회로칩 실장부위에 접지와이어 본딩을 하기 위한 위치에 집적회로칩과 격리되는 벽을 형성하여, 집적회로칩의 실장시에 하부에 도포되는 에폭시수지가 접지와이어본딩 위치에 도달하지 않게 하여 제품의 불량을 방지할 수 있는 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프 모듈 기판 제조방법에 관한 것이다.
본 발명은 무선 통신장치에 사용되는 파워 앰프 모듈에 있어서, 와이어 본딩을 통해 접지 및 회로연결을 이루는 집적회로칩; 및 상기 집적회로칩을 실장하기 위한 실장패드를 상부면에 형성하고, 상기 실장패드를 중심으로 일측에는 입력회로부가 형성되고 타측에는 출력회로부가 형성되며 상기 입력회로부와 출력회로부 사이를 정합시키는 인터스테이지 정합 회로부가 형성되는 기판;을 포함하고, 상기 실장패드에는 상기 집적회로칩 실장부위와 접지와이어 본딩 위치 사이에 PSR층으로 벽을 형성한 것을 특징으로 하는 파워 앰프 모듈을 제공하고, 또한 파워 앰프 모듈의 기판을 제조하는 방법을 제공한다.

Description

접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프 모듈 기판 제조방법{POWER AMPLIFIER MODULE HAVING GROUND WIRE BONDING WALL AND MANUFACTURE THE BOARD OF THAT}
본 발명은 파워 앰프 모듈(POWER AMPLIFIER MODULE, 이하 'PAM'이라함)의 기판 상의 집적회로칩 실장부위에 접지와이어 본딩을 하기 위한 위치에 집적회로칩과 격리되는 벽을 형성하여, 집적회로칩의 실장시에 하부에 도포되는 에폭시수지가 접지와이어본딩 위치에 도달하지 않게 하여 제품의 불량을 방지할 수 있는 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프 모듈 기판 제조방법에 관한 것이다.
PAM은 무선 통신 장치에 사용되는 것으로, 입력으로 들어오는 신호의 크기를 증폭시켜서 출력으로 내보내는 역할을 한다. 이를 위해 파워 앰프 집적회로칩을 중심으로 입력 정합과 출력 정합을 실시하고, 또한 입력정합 회로부와 출력정합 회로부 사이를 정합시키는 인터스테이지(INTERSTAGE) 정합 회로부를 구비하게 된다. 이러한 입력 및 출력 정합 및 인터스테이지 정합을 이루는 회로를 형성하기 위하여 기판의 회로패턴과 집적회로칩 사이를 연결하여야 한다. 이러한 연결은 와이어 본딩을 통해 이루어지는 것이 통상적이다.
이러한 종래의 PAM 기판을 도 1에 도시하였다. 종래의 기판(100)에는 실장패드(11) 형성부에 집적회로칩(5)이 부착된다. 집적회로칩(5)은 에폭시 수지, 특히 실버 에폭시를 실장패드(11)의 집적회로칩(5) 부착부위에 도포하고 그 위에 부착된다. 집적회로칩(5)은 상부면의 단자와 기판(100)의 회로패턴을 와이어를 통하여 연결한다. 이를 와이어본딩이라 하며, 와이어 본딩은 회로패턴과 연결될 뿐 아니라, 접지를 위하여 상기 실장패드(11)의 잔여부분에 접지 와이어(7) 본딩을 실시하게 된다. 이는 하부에 접지를 위한 백비아(back via)가 없는 집적회로칩의 경우에 적용되는 것이다.
백 비아가 없는 집적회로칩은 상기와 같이 접지와이어 본딩을 필수적으로 실시하여 신호에 대한 접지부를 형성하여야 한다. 이때 접지와이어(7)는 집적회로칩을 붙이고 난 후의 잔여 패드에 실시하는 것이다. 이와 같은 경우 집적회로칩을 기판에 부착하는데 사용하는 에폭시 수지의 양이 많아지게 되면, 에폭시 수지가 접지 와이어 본딩부까지 밀려서 침투하게 되며, 에폭시 수지에 의해 와이어본딩을 할 자리를 확보하지 못하게 되어 불량 제품을 만들게 된다. 또한, 와이어 본딩을 하더라도 완벽한 본딩을 하기 어려우며 이에 의해 제품 성능에 영향을 주게 되어 성능 저하를 유발하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 접지와이어 본딩을 할 위치에 집적회로칩 실장위치와 격리되도록 소정의 높이의 벽을 형성하여 집적회로칩이 실장되면서 에폭시수지를 밀어내더라도 벽에 의해 차단되어 와이어본딩 위치까지 에폭시 수지가 침투하지 않도록 하는 파워 앰프 모듈 및 파워 앰프 모듈 기판 제조방법을 제공한다.
또한, 본 발명은 상기와 같은 벽을 형성하여 에폭시 수지를 차단하게 되어 접지 와이어 본딩이 확실하고 견고하게 되도록 하며, 양산시의 특성편차로 인한 불량률을 줄일 수 있게 하는 것을 목적으로 한다.
또한, 본 발명은 상기와 같은 벽이 집적회로칩의 실장위치를 정해주는 역할을 하여 보다 정확한 위치에 집적회로칩이 실장될 수 있도록 하는 것을 목적으로 한다.
도 1은 종래의 파워 앰프 모듈의 기판을 도시한 평면도이다.
도 2는 본 발명에 의한 와이어본딩 벽을 형성한 파워 앰프 모듈 기판을 도시한 평면도이다.
도 3은 도 2에서 와이어 본딩 벽과 칩의 관계를 상세하게 도시한 상세도이다.
도 4는 도 2의 기판의 측단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 기판2: 벽
5: 집적회로칩7: 접지 와이어
9: 회로연결 와이어11: 실장패드
상기와 같은 목적을 달성하기 위한 구성수단으로서, 무선 통신장치에 사용되는 파워 앰프 모듈에 있어서, 와이어 본딩을 통해 접지 및 회로연결을 이루는 집적회로칩; 및 상기 집적회로칩을 실장하기 위한 실장패드를 상부면에 형성하고, 상기 실장패드를 중심으로 일측에는 입력회로부가 형성되고 타측에는 출력회로부가 형성되며, 상기 입력회로부와 출력회로부 사이를 정합시키는 인터스테이지 정합 회로부가 형성되는 기판;을 포함하고, 상기 실장패드에는 상기 집적회로칩 실장부위와 접지와이어 본딩 위치 사이에 PSR층으로 벽을 형성한 것을 특징으로 하는 파워 앰프 모듈을 제공한다.
또한, 본 발명은 무선 통신장치에 사용되는 파워 앰프 모듈의 기판 제조방법에 있어서, 집적회로칩의 실장과 칩의 실장후 나머지 부분에 접지 와이어 본딩을 하기 위한 실장패드를 기판의 상부에 형성하는 단계; 상기 실장패드 사이에 입력 및 출력 회로패턴을 구성하기 위하여 실장패드가 형성된 기판의 상부에 PSR층을 도포하는 단계; 및 상기 집적회로칩 실장부위와 접지와이어 본딩 위치 사이에 도포된 PSR층을 제외한 나머지 PSR층을 제거하고, 입력 및 출력 회로패턴을 제외한 나머지 PSR층을 제거하여, 벽과 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 파워 앰프 모듈의 기판 제조방법을 제공한다.
이하 본 발명의 바람직한 실시예에 대하여 첨부된 도면에 따라서 보다 상세히 설명한다.
도 2는 본 발명에 의한 와이어본딩 벽을 형성한 파워 앰프 모듈 기판을 도시한 평면도이고, 도 3은 도 2에서 와이어 본딩 벽과 칩의 관계를 상세하게 도시한 상세도이다. 도 4는 도 2의 기판의 측단면도이다.
본 발명에 의한 파워 앰프 모듈은 도 2 및 도 3에 도시한 바와 같은 기판(1)을 포함한다. 기판(1)에는 집적회로칩(5)을 실장하기 위한 실장패드(11)가 형성된다. 또한 기판(1)에는 입력회로부, 출력회로부 및 인터스테이지 정합 회로부가 집적회로칩(5)의 부착위치를 중심으로 나뉘어서 배열되어 있으며, 집적회로칩(5)은 상기 회로부의 회로패턴과 각각 연결되어 있다. 이때 연결은 와이어 본딩을 통해 형성된다. 집적회로칩(5)의 상부 단자들은 각각 연결와이어(9)를 통하여 회로패턴과 연결되며, 다른 접지와이어(7)는 실장패드(11)의 집적회로칩(5) 부착부위를 제외한 나머지 잔여부분(12)에 연결된다.
상기 실장패드(11)에는 상기 집적회로칩 실장부위와 접지와이어 본딩 위치(12) 사이에 PSR층으로 벽(2)을 형성한다. 상기 벽(2)은 상기 집적회로칩(5)과 인접하게 마주보는 제1부분(21)과 상기 제1부분(21)의 양끝단에서 상기 집적회로칩(5)의 외측방향으로 뻗어있는 제2부분(22)을 포함한다. 이러한 벽(2)의 제2부분(22)은 접지와이어 본딩 위치가 밀집되어 있는 경우는 밀집된 접지와이어 본딩 위치 사이에서는 형성되지 않는다.
또한, 상기 집적회로칩(5)은 실장패드(11)에 도포된 에폭시수지에 의해 부착되며, 상기 벽은 도포된 에폭시수지층이 접지와이어 본딩 위치에 넘쳐흐르는 양을 줄일 수 있도록 일정 높이를 갖는다. 이에 의해서 상기 벽(2)을 넘어 에폭시수지가 침투하는 양이 줄게 되며, 접지와이어 본딩 위치를 확보할 수 있게 된다. 이는 도 4에 도시된 바와 같다. 도 4에서, 기판(1) 상부면에 실장패드(11)가 형성되며, 상기 실장패드(11)에는 PSR층으로 벽(2)이 형성되어 있고, 에폭시 수지(3)가 벽을 넘지 못한채로 집적회로칩(5)와 실장패드(11) 사이에 도포되어 있다. 집적회로칩(5)의 상부와 실장패드(11)는 접지와이어(7)를 통해 접지연결되어 있다.
본 발명은 무선 통신장치에 사용되는 파워 앰프 모듈의 기판 제조방법을 또한 제공한다.
먼저, 기판의 상부에 집적회로칩의 실장과 칩의 실장후 나머지 부분에 접지 와이어 본딩을 하기 위한 실장패드를 형성한다. 상기 실장패드는 집적회로칩의 부착에 적합한 크기의 직사각형 형상으로 되어 있다. 그후 상기 실장패드 사이에 입력 및 출력 회로패턴을 구성하기 위하여 실장패드가 형성된 기판의 상부에 PSR층을 도포한다. PSR은 포토 솔더 레지스트(Photo Solder Resist)를 말하며, 이는 인쇄회로기판의 보호 및 단락의 발생을 방지하는 기능을 하며, 감광성이므로 회로패턴을 형성하기 위한 기능을 하기도 한다.
PSR층을 도포한 후, 상기 집적회로칩 실장부위와 접지와이어 본딩 위치 사이에 도포된 PSR층을 제외한 나머지 PSR층을 제거하고, 입력 및 출력 회로패턴을 제외한 나머지 PSR층을 제거하여, 벽과 회로패턴을 형성한다. 이는 감광 마스크를 사용하여 PSR층을 제거하게 된다.
상기의 벽은 상기 집적회로칩과 인접하게 마주보는 제1부분과 상기 제1부분의 양끝단에서 상기 집적회로칩의 외측방향으로 뻗어있는 제2부분을 포함하도록 형성되는 것이 바람직하게 된다. 또한, 접지와이어 본딩 위치가 밀집되어 있는 경우는 상기 벽의 제2부분은 밀집된 접지와이어 본딩 위치 사이에서는 형성되지 않는 것이 바람직하다.
상기와 같은 기판에 집적회로칩을 부착하기 위하여 실장패드의 일정부위에 에폭시수지가 도포된다. 또한 상기 벽의 폭은 대략 0.1mm이상이며, 이러한 벽은 에폭시 수지, 특히 실버 에폭시가 접지와이어 본딩 위치에 침투하지 않도록 하여 전체적인 제품의 성능 및 수율을 향상시키는 역할을 하게 된다.
이상과 같이 본 발명에 의하면 접지와이어 본딩을 할 위치에 집적회로칩 실장위치와 격리되도록 소정의 높이의 벽을 형성하여 집적회로칩이 실장되면서 에폭시수지를 밀어내더라도 벽에 의해 어느정도 차단되어 와이어본딩 위치까지 에폭시 수지가 침투하지 않도록 할 수 있는 효과가 있다.
또한, 본 발명은 상기와 같은 벽을 형성하여 에폭시 수지를 차단하게 되어 접지 와이어 본딩이 확실하고 견고하게 되도록 하며, 와이어 본딩의 강도가 향상되며, 양산시의 특성편차로 인한 불량률을 줄일 수 있는 효과가 있다.
또한, 본 발명은 상기와 같은 벽이 집적회로칩의 실장위치를 정해주는 역할을 하여 보다 정확한 위치에 집적회로칩이 실장될 수 있도록 하고, 집적회로칩의움직임을 최소한으로 할 수 있는 효과가 있다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있음을 밝혀두고자 한다.

Claims (6)

  1. 무선 통신장치에 사용되는 파워 앰프 모듈에 있어서,
    와이어 본딩을 통해 접지 및 회로연결을 이루는 집적회로칩; 및
    상기 집적회로칩을 실장하기 위한 실장패드를 상부면에 형성하고, 상기 실장패드를 중심으로 일측에는 입력회로부가 형성되고 타측에는 출력회로부가 형성되며, 상기 입력회로부와 출력회로부 사이를 정합시키는 인터스테이지 정합 회로부가 형성되는 기판;을 포함하고,
    상기 실장패드에는 상기 집적회로칩 실장부위와 접지와이어 본딩 위치 사이에 PSR층으로 벽을 형성한 것을 특징으로 하는 파워 앰프 모듈.
  2. 제1항에 있어서, 상기 벽은 상기 집적회로칩과 인접하게 마주보는 제1부분과 상기 제1부분의 양끝단에서 상기 집적회로칩의 외측방향으로 뻗어있는 제2부분을 포함하는 것을 특징으로 하는 파워 앰프 모듈.
  3. 제2항에 있어서, 접지와이어 본딩 위치가 밀집되어 있는 경우는 상기 벽의 제2부분은 밀집된 접지와이어 본딩 위치 사이에서는 형성되지 않는 것을 특징으로 하는 파워 앰프 모듈.
  4. 무선 통신장치에 사용되는 파워 앰프 모듈의 기판 제조방법에 있어서,
    집적회로칩의 실장과 칩의 실장후 나머지 부분에 접지 와이어 본딩을 하기 위한 실장패드를 기판의 상부에 형성하는 단계;
    상기 실장패드 사이에 입력 및 출력 회로패턴을 구성하기 위하여 실장패드가 형성된 기판의 상부에 PSR층을 도포하는 단계; 및
    상기 집적회로칩 실장부위와 접지와이어 본딩 위치 사이에 도포된 PSR층을 제외한 나머지 PSR층을 제거하고, 입력 및 출력 회로패턴을 제외한 나머지 PSR층을 제거하여, 벽과 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 파워 앰프 모듈의 기판 제조방법.
  5. 제4항에 있어서, 상기 벽은 상기 집적회로칩과 인접하게 마주보는 제1부분과 상기 제1부분의 양끝단에서 상기 집적회로칩의 외측방향으로 뻗어있는 제2부분을 포함하는 것을 특징으로 하는 파워 앰프 모듈의 기판 제조방법.
  6. 제5항에 있어서, 접지와이어 본딩 위치가 밀집되어 있는 경우는 상기 벽의 제2부분은 밀집된 접지와이어 본딩 위치 사이에서는 형성되지 않는 것을 특징으로 하는 파워 앰프 모듈의 기판 제조방법.
KR1020020029599A 2002-05-28 2002-05-28 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법 KR20030091519A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020029599A KR20030091519A (ko) 2002-05-28 2002-05-28 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020029599A KR20030091519A (ko) 2002-05-28 2002-05-28 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20030091519A true KR20030091519A (ko) 2003-12-03

Family

ID=32384697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020029599A KR20030091519A (ko) 2002-05-28 2002-05-28 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20030091519A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200211998A1 (en) * 2018-12-28 2020-07-02 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103651A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
JPH0621132A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置とその製造方法
KR100197877B1 (ko) * 1996-04-01 1999-06-15 김규현 Bga 반도체 패키지의 pcb 기판 구조
KR20000019907A (ko) * 1998-09-16 2000-04-15 마이클 디. 오브라이언 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의구조

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103651A (ja) * 1983-11-11 1985-06-07 Hitachi Ltd 半導体装置
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
JPH0621132A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置とその製造方法
KR100197877B1 (ko) * 1996-04-01 1999-06-15 김규현 Bga 반도체 패키지의 pcb 기판 구조
KR20000019907A (ko) * 1998-09-16 2000-04-15 마이클 디. 오브라이언 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200211998A1 (en) * 2018-12-28 2020-07-02 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device
US11476226B2 (en) * 2018-12-28 2022-10-18 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device

Similar Documents

Publication Publication Date Title
US7662670B2 (en) Manufacturing method of semiconductor device
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
JPH07302858A (ja) 半導体パッケージ
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
EP1895586A3 (en) Semiconductor package substrate
US6610558B2 (en) Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate
US20070096271A1 (en) Substrate frame
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
US20090166892A1 (en) Circuit board for semiconductor package having a reduced thickness, method for manufacturing the same, and semiconductor package having the same
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH06244304A (ja) リードレスチップキャリアパッケージ
KR20030091519A (ko) 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법
KR20020080232A (ko) 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법
JP2002368027A (ja) 半導体装置の製造方法
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
KR100449626B1 (ko) 파워 엠프 모듈 조립체
KR100537835B1 (ko) 반도체 패키지 제조방법
KR100450243B1 (ko) 반도체 소자의 범프 제조 방법
KR20020004241A (ko) 증기를 배출하는 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지
KR100236634B1 (ko) 반도체 패키지용 리드 프레임
KR100450242B1 (ko) 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
JP2003197848A (ja) 半導体パッケージ及びパッケージ実装体
JP3925280B2 (ja) 半導体装置の製造方法
KR100526244B1 (ko) 흡습방지형 파워 엠프 모듈및 이를 제조하는 방법
KR100919985B1 (ko) 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application