JP2005197438A - Ｂｇａ型半導体装置 - Google Patents

Abstract

【課題】 基板および該基板に搭載された半導体素子の変形を抑制したＢＧＡ型半導体装置を提供する。
【解決手段】 ＢＧＡ型の半導体装置１は、基板４と、基板４の裏面上にはんだボールと、基板４の主面上に基板４と電気的に接続される半導体素子２，３と、半導体素子２，３上に基板４および半導体素子２，３と電気的に絶縁されたダミー半導体素子９と、半導体素子２，３およびダミー半導体素子９を覆うモールド樹脂とを備える。
【選択図】 図３

Description

本発明は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関し、特に、電気的に基板および半導体素子と絶縁されたダミー素子を有するＢＧＡ型半導体装置に関する。

従来のＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置では、ガラスエポキシ樹脂などの基板上に半導体素子（半導体チップ）がその能動面を上にして固着されている。この半導体素子上の接続パッド（ボンディングパッド）と基板上のボンディングフィンガとが金などのワイヤ線で接続されている。このボンディングフィンガは、ボールランドと銅配線で結ばれている。ボールランドは、外部接続用に設けられた半田ボールを取付けるために設けられている。

ところで、特開平６−２１６２７７号公報（従来例１）においては、半導体チップの上面に接着体を介して金属製リードのインナーリード部分を接続するとともに、半導体チップの電極とインナーリードとをワイヤで接続し、リードにおけるアウターリードを除く部分を樹脂からなるパッケージで封止した半導体装置であって、半導体チップの下面に金属製のダミータブを接着したものが開示されている。
特開平６−２１６２７７号公報

しかしながら、上記のようなＢＧＡ型半導体装置においては、以下のような問題があった。

半導体素子の平面寸法が、その半導体素子が搭載される基板を含めた半導体装置の外形平面寸法に対して小さくなると、半導体装置におけるモールド樹脂の占める体積の割合が大きくなる。

この結果、樹脂材料の固化時や半導体装置の実装時などにおいて、モールド樹脂が収縮／膨張することにより、半導体素子が変形したり、基板にそりが生じる場合がある。

ＢＧＡ型半導体装置においては、基板の片側面に、はんだボールが形成される。はんだボールが形成される主面側には、樹脂がモールドされない。したがって、上述した基板のそりが大きくなる傾向にある。

この結果、半導体装置の高さ、基板のそり、はんだボールの平坦度などが規格外の値になる場合がある。また、半導体素子表面にも内部応力が生じ、モールド樹脂との剥離が生じる場合がある。

これに対し、半導体素子の厚みを増すなどの対策が考えられるが、この対策も、半導体素子の平面寸法が半導体装置の外形平面寸法に対して小さくなるにつれて、その効果が小さくなる。

また、別の観点では、半導体素子の厚みを増すことで、半導体素子に接続されるワイヤがモールド樹脂から露出する可能性が生じる。

さらに、別の観点では、半導体素子の厚みが増すのに伴って、ワイヤ高さも大きくなり、モールド樹脂の注入時にワイヤ流れが生じやすくなるという問題がある。

また、従来例１は、半導体素子のワイヤが接続される側と反対側の面にダミーリードを接着したものであり、本発明とは前提および構成が異なる。

本発明は、上記のような問題に鑑みてなされたものであり、本発明の目的は、基板および該基板に搭載された半導体素子の変形を抑制したＢＧＡ型半導体装置を提供することにある。

本発明に係るＢＧＡ型半導体装置は、主面および裏面を有する基板と、基板の裏面上にはんだボールと、基板の主面上に搭載される半導体素子と、半導体素子の主面上に載置され、基板および半導体素子と電気的に絶縁されたダミー半導体素子と、半導体素子およびダミー半導体素子を覆う樹脂部とを備える。

本発明によれば、ＢＧＡ型半導体装置において、基板および該基板に搭載された半導体素子の変形を抑制することができる。この結果、たとえば基板のそりや、半導体素子と樹脂部との間の剥離などを抑制することができる。

以下に、本発明に基づくＢＧＡ型半導体装置の実施の形態について、図１から図４を用いて説明する。

（実施の形態１）
図１は、実施の形態１に係る半導体装置１を示した正面断面図であり、図２は、半導体装置１を示した側面断面図である。図３は、半導体装置１を示した上面図である。なお、図１は、図３におけるI−I断面図であり、図２は、図３におけるII−II断面図である。

図１から図３を参照して、半導体装置１は、ガラスエポキシ樹脂などからなる絶縁性の基板４と、基板４の主面上に載置され、基板４と電気的に接続される半導体素子とを備える。

半導体素子は、基板４の主面上に、ダイボンド材５Ａを介し、その能動面を上側にして取付けられた半導体素子２（第１半導体素子）と、半導体素子２の主面上に、ダイボンド材５Ｂを介し、その能動面を上側にして取付けられた半導体素子３（第２半導体素子）とを含む。すなわち、半導体装置１においては、半導体素子が２段以上積層された積層構造が形成されている。

半導体素子２，３上には、電極パッド１０が形成され、ワイヤ６（金線）を介して電極パッド１０と基板４上のボンディングフィンガ（図示せず）とが接続される。

基板４の裏面上におけるボールランドに、はんだボール８が取付けられる。はんだボール８は、半導体装置１を配線基板に実装する際の電極となる。すなわち、半導体装置１は、はんだ継手がグリッド状に配列されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置である。なお、ボンディングフィンガとボールランドとは、図示しない銅配線によって接続されている。

半導体装置１は、たとえばフレキシブル配線基板上に実装される。この場合、フレキシブル配線基板と半導体装置１とは、ＦＢＧＡ（Ｆｌｅｘｉｂｌｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置を構成する。

半導体素子の主面上（図１〜図３においては半導体素子３の主面上）には、ダイボンド材５Ｃを介して、基板４および半導体素子２，３と電気的に絶縁されたダミー半導体素子９（補強部材）が取付けられる。

図１から図３において、半導体素子２，３、基板４およびダミー半導体素子９は、略矩形形状を有する。この形状については、矩形形状に限られるものではなく、任意の平面形状に変更可能である。

基板４上には、半導体素子２，３およびダミー半導体素子９を覆うモールド樹脂７（樹脂部）が形成される。

モールド樹脂７は、以下のようにして形成される。まず、半導体素子２，３が搭載された基板４に、所定の形状のキャビティを形成するように、射出成形用金型を取付ける。そのキャビティ内に、流動状態にされた樹脂材料を加圧注入し、金型内で固化させる。これにより、所定の形状のモールド樹脂７が形成される。

一般に、注入された樹脂材料が固化する際に体積収縮が生じる。また、成形加工に用いられる樹脂材料には、水分を吸って、その成形性に影響を及ぼすものがある。

上記の収縮係数や吸水性が大きくなるにつれて、モールド樹脂７内部に位置する半導体素子２，３の表面において生じる内部応力が大きくなる。

一方、半導体装置１を配線基板上に実装する際には、たとえばリフロー工程などが用いられる。リフロー工程とは、配線基板上に、あらかじめペースト状のはんだをパターンに合わせて印刷し、その部分に半導体装置１を実装し、配線基板に熱を加えてはんだを溶かし、はんだ付けを行う方法である。

上記のリフロー工程における加熱工程を実施する際に、半導体素子２，３とモールド樹脂７との熱膨張率の不整合から、半導体素子２，３とモールド樹脂７との界面において、内部応力が生じる。

ところで、上述したモールド樹脂７の固化時の収縮性や吸水性に起因する内部応力と、半導体素子２，３とモールド樹脂７との熱膨張率の不整合に起因する内部応力とが合わさることにより、モールド樹脂７内に位置する半導体素子２，３およびモールド樹脂７に接する基板４の変形が大きくなる。この結果、たとえばモールド樹脂７が半導体素子２，３から剥離することが考えられる。

また、半導体素子が積層構造を形成する場合、上側に設けられる半導体素子は、下側に設けられる半導体素子よりも平面寸法が小さくなる。一方、上側に設けられる半導体素子に接続されるワイヤがモールド樹脂から露出しないようにするために、モールド樹脂の高さを積層構造の高さに応じて高くする必要がある。したがって、半導体素子に対するモールド樹脂の体積の割合が大きくなる。この結果、上述した半導体素子および基板の変形が大きくなる傾向にある。

これに対し、本実施の形態に係る半導体装置１においては、半導体素子２，３上にダミー半導体素子９を備えることで、半導体素子２，３の変形を抑制することができる。

図３を参照して、ダミー半導体素子９は、半導体素子３上の電極パッド１０を避けるように設けられている。結果として、ダミー半導体素子９は、半導体素子２，３および基板４と電気的に絶縁されている。

また、ダミー半導体素子９の幅は、少なくとも１方向（図３においては横方向）において、当該方向における半導体素子３（第２半導体素子）の幅よりも大きい。また、ダミー半導体素子９は、半導体素子３を横切るように延在している。換言すると、ダミー半導体素子９は、半導体素子３（第２半導体素子）上から半導体素子２（第１半導体素子）上に延在するように設けられている。

上記のダミー半導体素子９の幅は、半導体素子２，３の変形を抑制する観点からは、できるだけ大きいことが好ましいが、その傾きにより、半導体素子２とダミー半導体素子９とが接触することがない程度の幅とするのが好ましい。この結果、図１から図３に示す半導体装置１においては、ダミー半導体素子９の長辺方向の幅は、その方向における半導体素子２の幅よりも小さい。

ダミー半導体素子９としては、典型的には、たとえばシリコンなどの半導体を含むものが用いられる。さらに好ましくは、半導体素子２，３に用いられる半導体と同じ材質のものを用いる。これにより、ダミー半導体素子９を設置するために、新たな材質の部材を準備する必要がない。

しかしながら、半導体素子２，３上の回路に影響を及ぼさない限り、ダミー半導体素子９として、半導体に代えて金属などの導体により構成されるものを用いてもよいし、絶縁体により構成されるものを用いてもよい。この場合においても、上記と同様の効果が得られるのあれば、ダミー半導体素子９として、半導体を含むものを用いるのと等価であると解するべきである。

また、図１から図３においては、モールド樹脂７は、基板４の主面上にのみ形成されているが、このモールド樹脂７を、基板４の端面または裏面の一部を覆うように形成してもよい。

本実施の形態においては、上述した構成により、基板および該基板に搭載された半導体素子の変形を抑制した半導体装置を提供することができる。

（実施の形態２）
図４は、実施の形態２に係る半導体装置１を示した正面断面図である。

本実施の形態に係る半導体装置１は、実施の形態１に係る半導体装置１の変形例である。

図４を参照して、本実施の形態に係る半導体装置１において、ダミー半導体素子９は、半導体素子２の主面上に半導体素子２の電極パッド１０（電極部）と離間して設けられる第１ダミー半導体素子９Ａと、半導体素子２を覆うように第１ダミー半導体素子９Ａの主面上に載置される（重ねられる）第２ダミー半導体素子９Ｂとを含む。

第１ダミー半導体素子９Ａは、ダイボンド材５Ｂを介して、半導体素子２の主面上に取付けられている。第２ダミー半導体素子９Ｂは、ダイボンド材５Ｃを介して、第１ダミー半導体素子９Ａの主面上に取付けられている。

第２ダミー半導体素子９Ｂは、半導体素子２を覆うように形成されている。換言すると、第２ダミー半導体素子９Ｂは、たとえば平面形状が矩形である場合、その長辺方向および短辺方向において、ともに半導体素子２よりも大きな平面寸法（長さ、幅）を有する。

上述したように、ダミー半導体素子は、基板および半導体素子とは電気的に絶縁されるので、半導体素子上の電極パッドと離間して取り付ける必要がある。一方で、半導体素子の変形を防止する観点からは、ダミー半導体素子を大きく形成することが好ましい。

上記のように、ダミー半導体素子を、第１と第２ダミー半導体素子９Ａ，９Ｂを含む積層構造とし、第１ダミー半導体素子９Ａを半導体素子２上の電極パッド１０と離間する程度の大きさとし、第２ダミー半導体素子９Ｂを半導体素子２を覆う程度の大きさとすることで、基板および半導体素子（能動素子）とダミー半導体素子（補強部材）との電気的な絶縁性を確保しながら、ダミー半導体素子が半導体素子の変形を防止する効果を高めることができる。

なお、上記以外の事項については、実施の形態１と同様であるので、詳細な説明は繰り返さない。

以上、本発明の実施の形態について説明したが、上述した各実施の形態の特徴部分を適宜組み合わせることは、当初から予定されている。また、今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

本発明の実施の形態１に係る半導体装置を示した正面断面図である。 本発明の実施の形態１に係る半導体装置を示した側面断面図である。 本発明の実施の形態１に係る半導体装置を示した上面図である。 本発明の実施の形態２に係る半導体装置を示した正面断面図である。

符号の説明

１ 半導体装置、２，３ 半導体素子、４ 基板、５Ａ，５Ｂ，５Ｃ ダイボンド材、６ ワイヤ、７ モールド樹脂、８ はんだボール、９，９Ａ，９Ｂ ダミー半導体素子、１０ 電極パッド。

Claims (4)

1. 主面および裏面を有する基板と、
   前記基板の裏面上にはんだボールと、
   前記基板の主面上に搭載される半導体素子と、
   前記半導体素子の主面上に載置され、前記基板および前記半導体素子と電気的に絶縁されたダミー半導体素子と、
   前記半導体素子および前記ダミー半導体素子を覆う樹脂部とを備えたＢＧＡ型半導体装置。
2. 前記半導体素子は、前記基板の主面上に搭載される第１半導体素子と、
   前記第１半導体素子の主面上に載置される第２半導体素子とを含む、請求項１に記載のＢＧＡ型半導体装置。
3. 前記第２半導体素子は前記基板と電気的に接続され、
   前記ダミー半導体素子は前記第２半導体素子の主面上に搭載され、前記基板および前記第１と第２半導体素子と電気的に絶縁されて、前記第１半導体素子上に延在するように設けられる、請求項２に記載のＢＧＡ型半導体装置。
4. 前記ダミー半導体素子は、前記半導体素子の主面上に載置され、前記半導体素子の電極部と離間して設けられる第１ダミー半導体素子と、
   前記第１ダミー半導体素子の主面上に載置される第２ダミー半導体素子とを含む、請求項１に記載のＢＧＡ型半導体装置。

Images