JP2009010437A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009010437A
JP2009010437A JP2008269173A JP2008269173A JP2009010437A JP 2009010437 A JP2009010437 A JP 2009010437A JP 2008269173 A JP2008269173 A JP 2008269173A JP 2008269173 A JP2008269173 A JP 2008269173A JP 2009010437 A JP2009010437 A JP 2009010437A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
semiconductor element
land
conductive wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008269173A
Other languages
English (en)
Other versions
JP5000621B2 (ja
Inventor
Akihiro Yaguchi
昭弘 矢口
Akira Haruta
亮 春田
Masahiro Ichitani
昌弘 一谷
Tadayoshi Tanaka
直敬 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008269173A priority Critical patent/JP5000621B2/ja
Publication of JP2009010437A publication Critical patent/JP2009010437A/ja
Application granted granted Critical
Publication of JP5000621B2 publication Critical patent/JP5000621B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】導電性配線の断線、および外部端子の破断を、抑制し、信頼性の高いＢＧＡ型の半導体装置を実現する。
【解決手段】個々のランド２ｂを覆う個々の絶縁膜３は、互いに分離されており、かつ、ランド２ｂを覆う絶縁膜３の側面３ｂから、ランド２ｂに接続される導電性配線２の他にダミー配線１０を突出させる。これによって、絶縁膜３内部で剛性の大きな配線材料が占める割合を大きくすることができ、絶縁膜３自体の熱変形の拘束を、ダミー配線１０により強化することができるようになる。また、絶縁膜側面３ｂの剥離を導電性配線２とダミー配線１０とによって抑制することができ、側面３ｂの剥離発生による絶縁膜３の熱変形量の増加を抑制することができる。
【選択図】図１

Description

本発明は、半導体素子と外部端子とを電気的に接続するための、導電性配線を備えた絶縁性テープによって構成された半導体装置であり、特に外部端子を球状はんだなどから形成したボールグリッドアレイ型半導体装置に関する。
半導体装置の高密度実装化に対応するため、多ピン化、小型化および高速化に適したボールグリッドアレイ（ＢＧＡ）型の半導体装置が実用化されている。このＢＧＡ型半導体装置は、半導体装置の面内に、はんだバンプなどから成る外部端子をアレイ状に２次元配置した構造となっている。
ＢＧＡ型半導体装置では、半導体素子と外部端子との電気的接続のため、表面、あるいは表面および内部に導電性配線が形成されているインターポーザと呼ばれる部材が用いられている。インターポーザにはガラス／エポキシなどを基材とするプリント配線基板や、ポリイミドなどを基材として表面などに導電性配線を形成した絶縁性テープなどが使用されている。
導電性配線が形成された絶縁性テープによって半導体装置を構成した例が特許文献１に示されている。
図１８は、従来の絶縁性テープを用いたＢＧＡ型半導体装置の概略断面図である。図１８において、ＢＧＡ型半導体装置は、半導体素子１と、表面に導電性配線２が形成され、ボンディングパッド部２ａなどの一部を開口するように形成された絶縁膜３を有する絶縁性テープ４と、半導体素子１を絶縁性テープ４の表面に固着する接着部材５と、半導体素子１と導電性配線２とを電気的に接続する金属細線６と、半導体素子１と金属細線６と絶縁性テープ４の半導体素子固着面４ａとを封止する封止樹脂７と、外部端子８とから構成されている。
導電性配線２には、金属細線６が接続されるボンディングパッド２ａと外部端子８が接続されるランド２ｂとが連なっている。
絶縁膜３は、ソルダーレジストあるいはフォトレジストなどと呼ばれており、スクリーン印刷法、フォト法などによって形成される。絶縁膜３にはエポキシ樹脂、ポリイミド樹脂、ポリブタジエン樹脂などの材料が用いられる。外部端子８には主にはんだ材料（Ｐｂ―Ｓｎ系共晶はんだ）が用いられる。
金属細線６と導電性配線２とは、半導体素子１の面外に配置されているボンディングパッド２ａで接続されている。ボンディングパッド２ａの部分では、絶縁膜３に開口部３ａが形成されており、金属細線６とボンディングパッド２ａとが接合できるようになっている。
外部端子８は、絶縁性テープ４の実装面４ｂにアレイ状に設けられ、半導体素子１の下側で、その面内に配置されている。半導体素子１面内に配置される外部端子８と半導体素子１とを電気的に接続するため、導電性配線２はボンディングパッド２ａから半導体素子１の面内に位置するランド２ｂまで連続して形成されている。
ランド２ｂが形成されている絶縁性テープ４の実装面４ｂ側には、ランド２ｂに達する開口部９が設けられており、この開口部９においてランド２ｂと外部端子８とが接合できるようになっている。
特開平９−１２１００２号公報
ところで、図１８に示した従来のＢＧＡ型半導体装置では、シリコン（Ｓｉ）からなる半導体素子１の線膨張係数は２〜３×１０−６／°Ｃであり、ポリイミド樹脂などから絶縁性テープ４の線膨張係数は１０×１０−６／°Ｃ程度であるため、両者の線膨張係数に大きな差異がある。
このような構成の従来のＢＧＡ型半導体装置に温度変化が加わると、半導体素子１と絶縁性テープ４との線膨張係数差に起因した熱応力が、両者の界面に発生するようになり、両者を接着している接着部材５に亀裂や剥離などが発生する場合がある。
また、図１８に示した従来のＢＧＡ型半導体装置では、絶縁性テープ４の半導体素子固着面側４ａにのみ封止樹脂７が形成されている。このため、ＢＧＡ型半導体装置に温度変化が加わると、封止樹脂７の膨張・収縮によって半導体装置に反り変形が発生し、これによって、絶縁性テープ４には引張り・圧縮の荷重が作用するようになる。
絶縁性テープ４は剛性の大きな半導体素子１と接着部材５で接着されているため、両者の界面に大きな応力が発生し、接着部材５に亀裂や剥離が発生するようになる。
このように、図１８に示した従来のＢＧＡ型半導体装置では、少なくとも上述したどちらか一方の原因によって接着部材５に亀裂や剥離が発生する可能性が大であった。
接着部材５に亀裂や剥離が発生すると、線膨張係数の大きな絶縁膜３は接着部材５による拘束を受けなくなるため自由に熱変形できるようになる。このため、半導体素子１と絶縁膜３との線膨張係数差に起因して発生する応力が、絶縁膜３の端部に集中するようになる。
絶縁膜３が半導体素子１の下面すべてを覆うように形成され、絶縁膜３の端部が半導体素子１の端部とほぼ一致している場合は、半導体素子１の端部に大きな応力が発生するようになる。
そこで、半導体素子１の端部に応力が集中するのを防止するため、少なくとも半導体素子１の面内の個々のランド２ｂを覆うように絶縁膜３を設けて、絶縁膜３を互いに独立して形成するように構成することが考えられる。
ところで、上述したように、接着部材５による拘束が無くなった絶縁膜３は自由に熱変形するようになる。特に、冷却過程において、絶縁膜３自体の収縮によって絶縁膜３と接着部材５の側面側界面を開口させる力が生じる。さらに、封止樹脂７の収縮による半導体装置の変形によって絶縁テープ４が外側に引張りを受ける。
このため、上述したように、絶縁膜３を互いに独立して形成するように構成すると、絶縁膜３の側面側界面には、さらに開口方向の力が加わるようになり、この繰り返しによって絶縁膜３の側面に剥離が発生するようになる。
さらに、温度変化の繰り返しを受けることによって、絶縁膜３側面の剥離先端から導電性配線２内部へ進行する亀裂が発生し、断線を引き起こす場合がある。導電性配線２が断線すると半導体装置が正常に機能しなくなり、ＢＧＡ型半導体装置の信頼性を著しく低下させることになる。
本願発明者は、図１８に示した従来のＢＧＡ型半導体装置について、２０分間で１５０°Ｃ→−５５°Ｃに温度変化させ、これを１サイクルとして、実験したところ、約５００サイクルで導電性配線２に断線が発生したものがあった。
また、図１８に示した従来のＢＧＡ型半導体装置では、半導体素子１の面内に外部端子８が配置された構造となっている。半導体装置は、通常、ガラス／エポキシ樹脂などを基材とする実装基板に実装して使用される。実装された状態の半導体装置に温度変化が加わると、半導体装置と実装基板との線膨張係数差に起因した応力が外部端子８に発生するようになる。
この応力は、半導体装置の中でも線膨張係数が最も小さい半導体素子１の端部に位置する外部端子８で最も大きくなり、外部端子８に破断が発生する可能性が大きくなっている。外部端子８に破断が発生すると、半導体装置が正常に機能しなくなり、半導体装置の信頼性を著しく低下させることになる。
本発明の目的は、導電性配線の断線、および外部端子の破断を抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することである。
上記した目的は、接着部材に亀裂や剥離が発生したことによって生じる絶縁膜の熱変形量を、低減又は拘束する手段を採用することによって解決することができる。また、半導体装置の反り変形量を低減する手段を採用することによって解決することができる。
上記目的を達成するため、本発明は、次ように構成される。
（１）ボールグリッドアレイ型半導体装置において、複数のパッド及び複数のランドと、少なくとも半導体素子の面内で上記複数のランドのそれぞれを覆うように形成され、互いに分離された複数の絶縁膜と、上記複数のランドのそれぞれから延長されて上記絶縁膜から突出する複数の導電性部材を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、金属細線によって上記パッドを介して上記導電性部材と電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子とを備える。
（２）好ましくは、上記（１）において、上記複数のランドのそれぞれから延長されて上記絶縁膜から突出する複数の導電性部材のうち、少なくとも１本の導電性部材を上記半導体素子と電気的に接続し、他の導電性部材を、少なくとも上記電気的に接続される導電性部材を挟む位置に形成する。
（３）また、好ましくは、上記（２）において、１つのランドの中心点から上記電気的に接続される導電性部材とを結ぶ直線に対して、上記中心点を回転中心として、上記直線の一方の側に９０°回転させた領域内に、少なくとも１本の他の導電性部材を形成し、上記直線の他方の側に９０°回転させた領域内に、少なくとも１本の他の導電性部材を形成する。
（４）また、好ましくは、上記（１）又は（２）において、上記絶縁膜から突出する上記導電性部材の絶縁膜内部における幅を、絶縁膜外部の幅より広くした。
（５）ボールグリッドアレイ型半導体装置において、導電性配線と、導電性配線に接続されるパッド及び突起が形成されたランドと、上記導電性配線及び絶縁膜を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、金属細線によって上記導電性配線と電気的に接続された方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合される外部端子とを備える。
（６）複数のパッド及び複数のランドと、少なくとも半導体素子の面内で上記複数のランドを覆う絶縁膜と、上記パッド及びランドに接続される導電性配線を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、金属細線によって上記導電性配線と電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子とを有するボールグリッドアレイ型半導体装置において、上記絶縁膜は、互いに分離された複数の絶縁膜であって、それぞれの絶縁膜は、個々の上記ランドを覆うように形成されるとともに、上記ランドに上記絶縁膜から突出する突起が形成される。
（７）好ましくは、上記（６）において、上記ランドに形成する突起は複数であり、少なくとも上記導電性配線を挟む位置に形成した。
（８）また、好ましくは、上記（７）において、１つのランドの中心点から上記導電性配線とを結ぶ直線に対して、上記中心点を回転中心として、上記直線の一方の側に９０°回転させた領域内に、少なくとも１つの上記突起を形成し、上記直線の他方の側に９０°回転させた領域内に、少なくとも１つの上記突起を形成する。
（９）また、好ましくは、上記（５）、（６）、（７）又は（８）において、上記ランドに接続される導電性配線の絶縁膜内部における幅を、絶縁膜外部の幅より広くした。
（１０）ボールグリッドアレイ型半導体装置において、複数の導電性配線と、上記導電性配線に接続される複数のパッド及びランドと、絶縁膜を有し、基板実装面側にスリットを形成した絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、金属細線によって上記導電性配線と電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子とを備える。
（１１）ボールグリッドアレイ型半導体装置において、導電性配線と、上記導電性配線に接続されるパッド及びランドと、上記ランドの外周部分を覆うように形成され、上記ランド上に開口部が形成された絶縁膜を有し、上記開口部に、上記絶縁膜より線膨張係数が小さい接着剤が侵入される絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、金属細線によって上記導電性配線と電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子とを備える。
（１２）導電性配線と、上記導電性配線に接続されるパッド及びランドと、絶縁膜を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、上記導電性配線と金属細線によって電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子と、を有するボールグリッドアレイ型半導体装置において、上記封止樹脂は、シリカ粒子を含んで上記封止樹脂の線膨張係数が上記絶縁性テープの線膨張係数に近づくように形成されている。
（１３）導電性配線と、上記導電性配線に接続されるパッド及びランドと、絶縁膜を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、上記導電性配線と金属細線によって電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子と、を有するボールグリッドアレイ型半導体装置において、上記接着部材は、ガラス粒子を含んで上記接着部材の線膨張係数が上記絶縁膜の線膨張係数に近づくように形成されている。
（１４）ボールグリッドアレイ型半導体装置において、導電性配線と、上記導電性配線に接続されるパッド及びランドと、絶縁膜を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、上記導電性配線と電気的に接続される方形の半導体素子と、上記絶縁性テープ表面に形成される変形拘束部材と、上記半導体素子及び上記変形拘束部材の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合される外部端子とを備える。
（１５）複数のパッド及び複数のランドと、少なくとも半導体素子の面内で上記複数のランドを覆う絶縁膜と、上記パッド及びランドに接続される導電性配線を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、金属細線によって上記導電性配線と電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子とを有するボールグリッドアレイ型半導体装置において、上記絶縁膜は、互いに分離された複数の絶縁膜であって、それぞれの絶縁膜は、個々の上記ランドを覆うように形成されるとともに、上記ランドに接続される導電性配線は、絶縁膜内部における幅を、絶縁膜外部の幅より広い。
（１６）導電性配線と、上記導電性配線に接続されるパッド及びランドと、絶縁膜を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、上記導電性配線と金属細線によって電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子と、を有するボールグリッドアレイ型半導体装置において、上記封止樹脂は、シリカ粒子を含み、シリカ粒子の封止樹脂への充填率を調整して上記封止樹脂の線膨張率を調整し、上記封止樹脂と絶縁性テープの線膨張係数の相違による半導体装置の反り変形量を低減する。
（１７）導電性配線と、上記導電性配線に接続されるパッド及びランドと、絶縁膜を有する絶縁性テープと、上記絶縁性テープの表面に接着部材によって固着され、上記導電性配線と金属細線によって電気的に接続される方形の半導体素子と、上記半導体素子の周囲と上記絶縁性テープの半導体素子固着面とを封止する封止樹脂と、上記ランドに接合された外部端子と、を有するボールグリッドアレイ型半導体装置において、上記接着部材は、ガラス粒子を含み、ガラス粒子の接着部材への充填率を調整して上記接着部材の線膨張率を調整し、上記接着部材と絶縁膜との線膨張係数の相違による上記絶縁膜と接着部材との剥離を低減する。
導電性部材は銅（Ｃｕ）もしくは銅の表面にめっきを施した材料によって形成され、これら導電性部材に用いられる材料は、絶縁膜に用いられる材料より通常弾性係数が大きくなっている。
そのため、温度変化時の絶縁膜の変形は、絶縁膜が覆っている導電性配線によって少なからず拘束されるようになっている。
各ランドを覆うように形成されている絶縁膜から複数の導電性部材を、絶縁膜の側面を横切るように突出させることにより、絶縁膜側面の剥離が抑制されるようになる。絶縁膜側面の剥離が抑制されることによって、剥離面積が減少し、絶縁膜の熱変形量が低減する。また、絶縁膜内部で導電性部材が占める割合も増加するため、絶縁膜の熱変形量が導電性部材の拘束によって低減するようになる。
各ランドから延びる導電性部材は、すべてを半導体素子と電気的に接続する必要はない。絶縁膜から突出して絶縁膜の熱変形を拘束できようであれば、導電性部材の突出端が途切れていても差し支えない。このような電気的に接続されない導電性部材は、ダミー配線として絶縁性テープ表面に形成される。
少なくとも１本の導電性部材を上記半導体素子と電気的に接続し、他の導電性部材を、少なくとも上記電気的に接続される導電性部材を挟む位置に形成すれば、絶縁膜の熱変形をバランス良く拘束し、導電性部材に発生する応力を平準化して低減することができる。
上述したように、ボールグリッドアレイ型半導体装置では、封止樹脂の収縮による半導体装置の変形によって絶縁テープが引張り荷重を受けるようになる。絶縁性テープの基板実装面側にスリットを設けると、半導体装置の変形による引張り荷重はスリット位置から外側の絶縁性テープが受け持つようになる。
したがって、スリットを適切な位置に設けることにより、導電性配線の断線発生個所における絶縁性テープの外側への引張り荷重を緩和することができるようになる。これによって、絶縁膜側面の下端部に発生する応力を低減することが可能となる。
半導体素子の面内に配置されているランドにおいては、絶縁膜を、ランドの外周部分を覆うように形成し、ランドの中央部分では接着部材がランドを覆うように形成する。これにより、絶縁膜の体積を減少することができ、絶縁膜自体の熱変形量を低減することができる。
また、接着部材の熱変形量は、絶縁膜の熱変形量より通常小さくなっていることから、ランド中央部を覆う接着部材によって絶縁膜の熱変形を拘束することができる。
絶縁性テープの半導体素子固着面を封止する封止樹脂の線膨張係数を、絶縁性テープの線膨張係数と同等にすると、半導体装置は熱物性的にバランスがとれた構造となる。
これによって、封止樹脂の収縮による半導体装置の反り変形量を低減することができ、絶縁性テープに生じる引張り荷重を緩和することができる。
絶縁膜の線膨張係数と接着部材の線膨張係数とを同等にすると、半導体装置に温度変化が加わった場合、絶縁膜と接着部材の熱変形量がほぼ同じとなるため、絶縁膜と接着部材との界面に剥離が発生しなくなる。特に、絶縁膜側面に剥離が発生しなくなることにより、絶縁膜側面の直下部分での応力集中を低減することができる。
変形拘束部材を、絶縁性テープの表面に形成し、半導体装置の反り変形量を低減する。これによって、絶縁性テープに生じる引張り荷重を緩和することができる。また、外部端子であるはんだバンプなどに発生するひずみを低減することができる。
導電性配線の幅を、絶縁膜の内部において外部より広く形成すると、絶縁膜内での導電性配線が占める割合を、多くすることになり、絶縁膜の変形量を低減することができる。
導電性配線の幅広化は絶縁膜の変形量低減効果の他に、導電性配線に亀裂が発生しても断線に至るまでの寿命を長くできる効果も得られる。
以下、本発明の実施形態を、添付図面を用いて説明する。
図１は、本発明によるボールグリッドアレイ型半導体装置の第１の実施形態を示す図であり、半導体素子と、封止樹脂と、絶縁膜とを取り除いた状態での平面図である。また、図２は図１に示した半導体装置の断面図である。
図１及び図２に示すように、本発明の第１の実施形態である半導体装置は、導電性配線２が形成された絶縁性テープ４と、接着部材５によって絶縁性テープ４に固着された半導体素子１と、半導体素子１と導電性配線２を電気的に接続する金属細線６と、半導体素子１と金属細線６と絶縁性テープ４の表面とを覆う封止樹脂７と、外部端子８とを備えている。
絶縁性テープ４の半導体素子１側の固着面４ａには、金属細線６が接合されるボンディングパッド２ａと、複数の外部端子８のそれぞれが接合される複数のランド２ｂと、導電性配線２とが設けられている。ボンディングパッド２ａより中央側で半導体素子１の下面内に位置するランド２ｂの、それぞれの上面及び側面は、１つのランド２ｂ毎に設けられた絶縁膜３で覆われている。また、導電性配線２は、ランド２ｂとボンディングパッド２ａ間を電気的に接続するために絶縁性テープ４の表面で引き延ばされている。
半導体素子１の面内に位置するランド２ｂからは、ボンディングパッド２ａと電気的に接続される導電性配線２の他に、ボンディングパッド２ａとは繋がっていないダミー配線１０が引き延ばされている。ダミー配線１０は、ランド２ｂを覆う絶縁膜３の側面３ｂから突出しており、その先端は絶縁膜３の外部まで延ばされている。つまり、ダミー配線１０の長さは、ランド２ｂの側面から絶縁膜３の側面の外部に露出する程度の長さとなっている。
ダミー配線１０は、導電性配線２と同様に絶縁性テープ４の表面に設けられており、導電性配線２と同一のプロセスによって形成される。
導電性配線２には、銅（Ｃｕ）箔あるいは表面に金（Ａｕ）、ニッケル（Ｎｉ）などのメッキを施した銅箔などが用いられる。導電性配線２に連なるボンディングパッド２ａおよびランド２ｂも同じ材料で形成されるが、接合性を高めるなどのため各個所に応じたメッキなどを施す場合がある。
絶縁性テープ４の実装面４ｂにはランド２ｂまで貫通した開口部９が形成されており、ランド２ｂには開口部９を介して外部端子８が接合されている。したがって、外部端子８は半導体素子１の下部に形成されるようになり、図１のようにアレイ状に配置される。
外部端子８には、はんだ材料（例えばＰｂ−Ｓｎ系共晶はんだ）などを使用し、球状のはんだ材もしくはペースト状のはんだ材を開口部９に配置した後、はんだを溶融させてランド２ｂと接合させる。
半導体素子１は、絶縁性テープ４の半導体素子固着面４ａに接着部材５によって固着されている。また、半導体素子１の上面には図示されていない電極が形成されており、この電極と絶縁性テープ４の表面のボンディングパッド２ａとを金属細線６で接続することによって、半導体素子１と導電性配線２とが電気的に接続される。
なお、接着部材５には、例えばエポキシ樹脂を基材とする材料を用いる。また、金属細線６には、金（Ａｕ）、銀（Ａｇ）あるいはアルミ（Ａｌ）などの材料を用いる。
封止樹脂７は、半導体素子１と金属細線６と絶縁性テープ４の半導体素子固着面４ａとを覆うように形成されている。この封止樹脂７には熱硬化性樹脂であるエポキシ樹脂にシリカ粒子を充てんした材料などが用いられ、トランスファモールド法あるいはポッティング法によって形成される。
以上のように、本発明の第１の実施形態における半導体装置によれば、個々のランド２ｂを覆う個々の絶縁膜３は、互いに分離されており、かつ、ランド２ｂを覆う絶縁膜３の側面３ｂから、ランド２ｂに接続される導電性配線２の他にダミー配線１０を突出させることによって、絶縁膜３内部で剛性の大きな配線材料が占める割合を大きくすることができ、絶縁膜３自体の熱変形の拘束を、ダミー配線１０により強化することができるようになる。
また、絶縁膜側面３ｂの剥離を導電性配線２とダミー配線１０とによって抑制することができ、側面３ｂの剥離発生による絶縁膜３の熱変形量の増加を抑制することができる。
これによって、半導体装置に温度変化が加わった場合に、絶縁膜３の側面下端部で発生する導電性配線２の断線不良を防止することが可能となり、導電性配線の断線を抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができる。
本願発明者の実験によれば、図１に示した第１の実施形態であるＢＧＡ型半導体装置について、２０分間で１５０°Ｃ→−５５°Ｃに温度変化させ、これを１サイクルとしたところ、約２０００サイクルでも導電性配線２に断線が発生することは無かった。
なお、図１、図２に示した第１の実施形態では、ランド２ｂに連なるダミー配線１０を、半導体素子１の面内に配置されているランド２ｂに設ける例を示している。これは、第１の実施形態のような構成の半導体装置では、半導体素子１の面内に位置するランド２ｂに接続された導電性配線２に断線不良が発生する可能性が大きいためである。
しかしながら、ダミー配線の形成は半導体素子１の面内に配置されるランド２ｂに限定させるものではなく、面外に配置されているランド２ｂにもダミー配線１０を形成しても差し支えはない。さらに、ダミー配線１０を導電性配線２と同じようにボンディングパッド２ａに接続しても良いし、他のランド２ｂもしくはダミー配線１０どうし、さらには導電性配線２と接続しても良い。
また、図１及び図２に示した第１の実施形態では、ランド２ｂに接合される外部端子８が半導体素子１の面外と面内の両方に配置された半導体装置の例を示したが、外部端子８が半導体素子１の面内のみに配置される例にも、もちろん適用可能である。
つまり、本発明の第１の実施形態は、図３に示すように、すべての外部端子８が半導体素子１の面内に配置された構成の半導体装置であっても同様に適用することができる。この図３に示した例では、すべてのランド２ｂにダミー配線１０が形成されている。
図４は、図１、図２に示した第１の実施形態の他の態様を示す平面図である。図１、図２に示した例では、ランド２ｂに接続されたダミー配線１０を、半導体素子１の面内に配置されているランド２ｂについては、それぞれ４本づつ設ける例を示してある。絶縁膜３の熱変形を拘束する効果は、ダミー配線１０の数が多くなるほど向上するようになる。
しかしながら、ランド２ｂどうしの間隔が狭い場合などは、多くのダミー配線１０をランド２ｂに形成することができなくなる。ダミー配線１０は、絶縁膜３自体の熱変形を拘束し、導電性配線２の断線を防止できれば、その数は１本であっても複数本であっても良い。
しかしながら、絶縁膜３の熱変形をバランス良く拘束し、導電性配線２に発生する応力を平準化して低減するためには、図４に示すように導電性配線２の両側近傍部分に、導電性配線２を挟み込むように少なくとも２本のダミー配線１０を形成するのが望ましい。
つまり、ランド２ｂの中心点から導電性配線２の延長線とを結ぶ直線に対して、上記中心点を回転中心として、絶縁性テープ４の表面上で、上記直線の一方の側に９０°回転させた領域内に、一本のダミー配線１０を形成し、上記直線の他方の側に９０°回転させた領域内に、他の一本のダミー配線１０を形成する。好ましくは、上記直線の一方又は他方の側に４５°回転させた領域内にダミー配線１０を形成する。
図５および図６は、図１、図２に示した本発明の第１の実施形態の他の態様を説明する図であり、ランド２ｂに接続する導電性配線２とダミー配線１０との形状を示す平面図である。
図５において、ランド２ｂには導電性配線２とダミー配線１０とが接続されており、これらは絶縁膜３から突出して引き延ばされている。導電性配線２は、絶縁膜３の内部における幅ａが外部の幅ｂよりも広くなっており、この外部の幅は徐々に狭くなり、一定値となる。導電性配線２の幅をこのような構成にすることによって、少なくとも導電性配線２近傍における絶縁膜３自体の熱変形量を、導電性配線２の拘束によって低減する機能を増加させることができる。
また、絶縁膜３から突出する部分近傍の配線幅を広くすることによって、配線に亀裂が生じた場合であっても、完全に断線に至るまでの寿命を増加させることができ、通常の使用期間内での不良発生を防止することが可能となる。
図６は、ランド２ｂから延びる導電性配線２の他に、ダミー配線１０にも絶縁膜３内部の幅ａが外部の幅ｂより広くなるような幅広部を形成した例である。このような構成によって、絶縁膜３の熱変形量をさらに低減することができるようになる。
なお、導電性配線２及びダミー配線１０の絶縁膜３内部の幅ａ及び外部の幅ｂは、広ければ広い程、絶縁膜３の熱変形量の低減効果が大きくなると考えられるが、大とすればする程、ノイズが混入する可能性が大きくなる。また、隣接するランド２ｂ等の配線との関係から、これら幅ａ及びｂの大きさが制限される。したがって、上述したノイズの混入及び他の配線等との関係から幅ａ及びｂが決定される。
図７は、本発明によるボールグリッドアレイ型半導体装置の第２の実施形態を示す図であり、半導体素子と、封止樹脂と、絶縁膜とを取り除いた状態での平面図である。また、図８は図７に示した半導体装置の断面図である。
図７及び図８に示すように、本発明の第２の実施形態である半導体装置は、第１の実施形態と同様に、導電性配線２が形成された絶縁性テープ４と、接着部材５によって絶縁性テープ４に固着された半導体素子１と、半導体素子１と導電性配線２を電気的に接続する金属細線６と、半導体素子１と金属細線６と絶縁性テープ４の表面とを覆う封止樹脂７と、外部端子８とを備えている。
図１及び図２に示した第１の実施形態と、この第２の実施形態との異なる点は、少なくとも半導体素子１の下面内に配置されているランド２ｂについては、ランド２ｂを覆う絶縁膜３から突出する複数個の突起１１を形成したことである。他の構成については、第１の実施形態と第２の実施形態とは同様となっている。突起１１は、ランド２ｂおよび導電性配線２と同じように銅（Ｃｕ）箔などから構成される。
このように、ランド２ｂに複数個の突起１１を形成することによって、絶縁膜３内部で剛性の大きな配線材料が占める割合を大きくすることができ、絶縁膜３自体の熱変形をより拘束することができるようになる。また、絶縁膜３の側面３ｂの剥離を導電性配線２と突起１１とによって抑制することができ、側面３ｂの剥離発生による絶縁膜３の熱変形量の増加を抑制することができる。
これによって、半導体装置に温度変化が加わった場合に、絶縁膜３の側面下端部で発生する導電性配線２の断線不良を防止することが可能となり、導電性配線の断線を抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができる。
なお、突起１１は、絶縁膜３自体の熱変形を拘束し、導電性配線２の断線を防止できれば、その数は１本であっても複数本であっても良い。しかしながら、絶縁膜３の熱変形をバランス良く拘束し、導電性配線２に発生する応力を平準化して低減するためには、図９に示すように導電性配線２の両側近傍部分に、導電性配線２を挟み込むように少なくとも２本の突起１１を形成するのが望ましい。
つまり、ランド２ｂの中心点から導電性配線２の延長線とを結ぶ直線に対して、上記中心点を回転中心として、絶縁性テープ４の表面上で、上記直線の一方の側に９０°回転させた領域内に、一本の突起１１を形成し、上記直線の他方の側に９０°回転させた領域内に、他の一本の突起１１を形成する。好ましくは、上記直線の一方又は他方の側に４５°回転させた領域内に突起１１を形成する。
さらに、導電性配線２には、図１０に示すような絶縁膜３内部の幅ａが外部の幅ｂよりも広くなるような幅広部を形成するのが望ましい。この導電性配線２は、絶縁膜３の内部における幅ａが外部の幅ｂよりも広くなっており、この外部の幅は徐々に狭くなり、一定値となる。
このような構成によって、少なくとも導電性配線２近傍における絶縁膜３自体の熱変形量を、幅広部を設けた導電性配線２の拘束によって低減することができる。また、配線に亀裂が生じた場合であっても、完全に断線に至るまでの寿命を増加させることができ、通常の使用期間内での不良発生を防止することが可能となる。
図１１は、本発明によるボールグリッドアレイ型半導体装置の第３の実施形態を示す図であり、半導体素子と、封止樹脂とを取り除いた状態での平面図である。また、図１２は図１１に示した半導体装置の断面図である。
図１１及び図１２に示すように、本発明の第３の実施形態である半導体装置は、導電性配線２が形成された絶縁性テープ４と、接着部材５によって絶縁性テープ４に固着された半導体素子１と、半導体素子１と導電性配線２を電気的に接続する金属細線６と、半導体素子１と金属細線６と絶縁性テープ４の表面とを覆う封止樹脂７と、外部端子８とを備えている。
絶縁性テープ４の半導体素子１側の固着面４ａには、ボンディングパッド２ａと複数のランド２ｂと導電性配線２とが設けられており、ボンディングパッド２ａより中央側で半導体素子１の下面内に位置するランド２ｂを覆うように絶縁膜３が設けられている。この絶縁膜３は、１つのランド２ｂ毎に設けられている。これらのランド２ｂを覆う絶縁膜３のランド２ｂの上面中央部分には開口部１２が形成されており、開口部１２の内部に接着部材５が侵入しており、この接着部材５は、ランド２ｂの上面と接している。
したがって、絶縁膜３はランド２ｂの外周部分を覆うように構成されている。導電性配線２は、ランド２ｂとボンディングパッド２ａとの間を電気的に接続するために絶縁性テープ４の表面で引き延ばされている。
絶縁性テープ４の実装面４ｂにはランド２ｂまで貫通した開口部９が形成されており、ランド２ｂには開口部９を介して外部端子８が接合されている。
半導体素子１は、絶縁性テープ４の半導体素子固着面４ａに接着部材５によって固着されている。半導体素子１の上面には図示されていない電極が形成されており、この電極と絶縁性テープ４表面のボンディングパッド２ａとを金属細線６で接続することによって、半導体素子１と導電性配線２とが電気的に接続されている。
また、封止樹脂７は、半導体素子１と金属細線６と絶縁性テープ４の半導体素子固着面４ａとを覆うように形成されている。
この第３の実施形態のように、絶縁膜３は、ランド２ｂ上面の中央部分に対応する部分に開口部１２を有し、この開口部１２に接着部材５を侵入させる構成とすることによって、絶縁膜３の体積減少による絶縁膜３自体の熱変形量を低減させることができ、半導体装置に温度変化が加わった場合に、導電性配線２の断線不良を防止することが可能となり、導電性配線の断線を抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができるという効果が得られる。
なお、絶縁膜３はエポキシ樹脂、ポリイミド樹脂またはポリブタジエン樹脂などの材料から構成される。一方、接着部材５には、無機質のガラスなどが充てんされたエポキシ樹脂あるいはポリイミド樹脂材料などが用いられる。通常、接着部材５用の材料の線膨張係数は、絶縁膜３用の材料より小さくなっているため、接着部材５の熱変形量は絶縁膜３の熱変形量より小さくなる。したがって、ランド２ｂ上面の中央部分の開口部１２に侵入した接着部材５によって絶縁膜３の変形を拘束することができる。
図１３は、本発明によるボールグリッドアレイ型半導体装置の第４の実施形態を示す断面図であり、図１４は図１３に示した半導体装置の半導体素子と、絶縁膜と、封止樹脂とを取り除いた状態での平面図である。
この第４の実施形態による半導体装置の基本的な構成は、上述した第１の実施形態と同じであるが、第１の実施形態と異なる点は、ダミー配線は形成されていないことと、絶縁性シート４の実装面４ｂ側から、この絶縁性シート４にスリット１３を形成したことである。
スリット１３は絶縁性テープ４の実装面４ｂに、図１４に示すように、半導体素子１の外形４辺に沿ってロ字型などに形成し、実装面４ｂから半導体素子１の固着面４ａに貫通しないように形成するのが望ましい。また、スリット１３は、断線不良が発生するランド２ｂの直ぐ外側に形成するのが望ましい。
このようなスリット１３を絶縁性テープ４に形成することによって、半導体装置が冷却された場合の封止樹脂７の収縮により、絶縁性テープ４に作用する引張り荷重をスリット１３の変形によって緩和することができる。
これによって、半導体素子１の下面側において、スリット１３より中央寄りにある絶縁性テープ４に大きな引張り荷重が作用しなくなり、この部分に配置されている絶縁膜３の側面下端部に発生する応力を低減することができる。
つまり、半導体装置に温度変化が加わった場合に、導電性配線２の断線不良を防止することが可能となり、導電性配線の断線を抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができるという効果が得られる。
図１５は、本発明によるボールグリッドアレイ型半導体装置の第５の実施形態を示す断面図であり、図１６は図１５に示した半導体装置の半導体素子と、絶縁膜と、封止樹脂と、変形拘束部材とを取り除いた状態での平面図である。
この第５の実施形態による半導体装置の基本的な構成は、上述した第１の実施形態と同じであるが、第１の実施形態と異なる点は、ダミー配線は形成されていないことと、絶縁性シート４の半導体素子固着面４ａに、枠状の変形拘束部材１４を、半導体素子１の外周部分に形成したことである。
変形拘束部材１４は、銅（Ｃｕ）などの金属材料から成り、ボンディングパッド２ａより外側の絶縁性テープ４の半導体素子固着面４ａに図示されていない接着剤によって接着される。変形拘束部材１４は、絶縁性テープ４への接着後、半導体素子１および金属細線６とともに封止樹脂７によって封止される。
また、変形拘束部材１４は、絶縁性テープ４より剛性が大きくなるように構成し、厚さ０．１ｍｍ〜０．２ｍｍ程度の金属板を所定の形状に加工したものを使用する。
このような変形拘束部材１４を半導体素子１の外周部分に設けることによって、半導体装置に温度変化が加わった際の反り変形量を低減することができ、冷却時に絶縁性テープ４に生じる引張り荷重を緩和することができる。
これにより、絶縁膜３側面の下端部に発生する応力を低減することができる。また、はんだなどから形成される外部端子８に発生するひずみのうち、半導体装置の反り変形に起因するひずみ成分を低減することができる。したがって、導電性配線の断線、および外部端子の破断を、抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができる。
なお、本発明によるボールグリッドアレイ型半導体装置では、封止樹脂７と絶縁性テープ４の線膨張係数が同等となるような材料でそれぞれを構成することが望ましい。
絶縁性テープ４の半導体素子固着面側４ａを封止する封止樹脂７の線膨張係数を、絶縁性テープ４の線膨張係数と同等にすると、半導体装置は熱物性的にバランスがとれた構造となる。これによって、封止樹脂７の収縮による半導体装置の反り変形量を低減することができ、絶縁性テープ４に生じる引張り荷重を小さくする効果が得られる。
また、はんだバンプなどから形成される外部端子８に発生するひずみのうち、半導体装置の反り変形に起因するひずみ成分を低減することができる。
なお、封止樹脂７にはシリカ粒子が充填されるが、このシリカ粒子の充填率を調整することにより、封止樹脂７の線膨張係数を、絶縁性テープ４の線膨張係数と同等にすることができる。
さらに、本発明によるボールグリッドアレイ型半導体装置では、絶縁膜３と接着部材５の線膨張係数が同等となるような材料でそれぞれを構成することが望ましい。
絶縁膜３と接着部材５の線膨張係数を同等にすると、半導体装置に温度変化が加わった場合、絶縁膜３と接着部材５の熱変形量がほぼ同じであるため、絶縁膜３と接着部材５の界面に剥離が生じなくなる。特に、絶縁膜側面３ｂに剥離が発生しなくなることにより、絶縁膜３の側面下部での応力集中を低減できる効果が得られる。
なお、接着部材５に無機質のガラス粒子等を充填し、このガラス粒子の充填率を調整することにより、絶縁膜３と接着部材５の線膨張係数を同等とすることができる。
図１７は、本発明によるボールグリッドアレイ型半導体装置の第６の実施形態を説明するための断面図である。
図１７に示す第６の実施形態の半導体装置は、導電性配線２が形成された絶縁性テープ４と、接着部材５によって絶縁性テープ４に固着された半導体素子１と、半導体素子１と導電性配線２を電気的に接続する金属細線６と、半導体素子１と金属細線６と絶縁性テープ４の表面を覆う封止樹脂７と、外部端子８とを備えている。
絶縁性テープ４の半導体素子固着面４ａには、ボンディングパッド２ａと、ランド２ｂと、導電性配線２とが設けられており、ボンディングパッド２ａを除く領域は絶縁膜３で覆われている。
絶縁性テープ４の実装面４ｂにはランド２ｂまで貫通した開口部９が形成されており、ランド２ｂには開口部９を介して外部端子８が接合されている。
半導体素子１は、絶縁性テープ４の半導体素子固着面４ａに接着部材５によって固着されている。また、半導体素子１の上面には図示されていない電極が形成されており、この電極と絶縁性テープ４表面のボンディングパッド２ａとを金属細線６で接続することによって、半導体素子１と導電性配線２とが電気的に接続されている。
封止樹脂７は、半導体素子１と金属細線６と絶縁性テープの半導体素子固着面４ａとを覆うように形成されている。
この第６の実施形態では、半導体素子１の側面から封止樹脂７の側面までの距離ｃを、外部端子８どうしの間隔ｄ以上とし、半導体素子１の下面内のみならず半導体素子１の下面外にも外部端子８を配置できるようにする。つまり、半導体素子１の側面から封止樹脂７の側面までの間であって、半導体装置の実装面側にも外部端子８を配置する。
このように、半導体素子１の下面外にも外部端子８を配置することによって、半導体装置を基板に実装した場合に、半導体素子１の面外に位置する外部端子８が半導体装置の変形を拘束するようになる。
これによって、半導体素子の面内に位置する外部端子に発生するひずみのうち、半導体装置の反り変形によるひずみ成分が減少するため、外部端子８の破断を防止することができる。
したがって、導電性配線の断線、および外部端子の破断を、抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができる。
本発明の第７の実施形態としては、上述した第１の実施形態において、ダミー配線１０を設けず、導電性配線２は、絶縁膜３の内部における幅ａが外部の幅ｂよりも広くなっており、この外部の幅は徐々に狭くなり、一定値となるように構成するものがある。
すなわち、図５に示す例のランド２ｂから、ダミー配線１０のみ除外した例である。
この第７の実施形態によっても、導電性配線２近傍における絶縁膜３自体の熱変形量を、導電性配線２の拘束によって低減する機能を増加させることができ、導電性配線の断線を抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができる。
本発明は、以上説明したように構成されているため、次のような効果がある。
ボールグリッドアレイ型半導体装置に温度変化が加わった際の絶縁膜の変形量を小さくすることができ、さらに半導体装置の面外の変形量を低減して絶縁性テープに生じる引張り荷重を小さくすることができる。これにより、絶縁膜側面の下端部に発生する応力を低減できるので、絶縁膜から突出する導電性配線の断線発生を防止することが可能となる。
また、半導体装置の変形を低減することによって、半導体素子端部に位置する外部端子に発生するひずみを低減することができ、外部端子の破断発生を防止することができる。
したがって、導電性配線の断線、および外部端子の破断を抑制し、信頼性の高いＢＧＡ型の半導体装置を実現することができる。
本発明による半導体装置の第１の実施形態の平面図である。 図１に示した半導体装置の断面図である。 図１に示した第１の実施形態の他の態様を示す断面図である。 図１に示した第１の実施形態の他の様態を示す絶縁テープ上部の部材を取り除いた平面図である。 図１に示した第１の実施形態による半導体装置の、他の導電性配線形状の例を示す部分平面図である。 図１に示した第１の実施形態による半導体装置の、さらに他の導電性配線形状の例を示す部分平面図である。 本発明による半導体装置の第２の実施形態の平面図である。 図７に示した半導体装置の断面図である。 図７に示した第２の実施形態の他の態様を示す部分平面図である。 図７に示した第２の実施形態のさらに他の様態を示す部分平面図である。 本発明による半導体装置の第３の実施形態の平面図である。 図１１に示した半導体装置の断面図である。 本発明による半導体装置の第４の実施形態の断面図である。 図１３に示した半導体装置の平面図である。 本発明による半導体装置の第５の実施形態の断面図である。 図１５に示した半導体装置の平面図である。 本発明による半導体装置の第６の実施形態の断面図である。 従来のボールグリッドアレイ型半導体装置を説明するための断面図である。
符号の説明
１ 半導体素子
２ 導電性配線
２ａ ボンディングパッド
２ｂ ランド
３ 絶縁膜
３ａ ボンディングパッド部の絶縁膜開口部
３ｂ 絶縁膜の側面
４ 絶縁性テープ
４ａ 絶縁性テープの半導体素子固着面
４ｂ 絶縁性テープの実装面
５ 接着部材
６ 金属細線
７ 封止樹脂
８ 外部端子
９ 絶縁性テープの開口部
１０ ダミー配線
１１ 突起
１２ 絶縁膜の開口部
１３ スリット
１４ 変形拘束部材

Claims (9)

  1. 基材、前記基材に形成されたボンディングパッド、前記ボンディングパッドと繋がる導電性配線、前記導電性配線と繋がるランド、及び前記ランドと繋がるダミー配線を有する基板と、
    前記基板に接着部材を介して固着された半導体素子と、
    前記半導体素子を封止する封止樹脂と、
    前記基板の前記ランドに形成されたはんだ材と、
    を含むことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記ダミー配線は、前記導電性配線と対向する方向に延在していることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、前記ランドには、複数の前記ダミー配線が繋がっていることを特徴とする半導体装置。
  4. 請求項２又は３記載の半導体装置において、前記基材は、さらに前記絶縁膜を有し、前記ランドは前記絶縁膜の外形線の内側に位置しており、前記導電性配線及びダミー配線のそれぞれは、前記絶縁膜の前記外形線の内外に亘って延在していることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、前記絶縁膜の前記外形線の内側に位置する前記導電性配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記導電性配線の幅よりも太く形成されていることを特徴とする半導体装置。
  6. 請求項４記載の半導体装置において、前記絶縁膜の前記外形線の内側に位置する前記ダミー配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記ダミー配線の幅よりも太く形成されていることを特徴とする半導体装置。
  7. 半導体装置の製造方法において、
    （ａ）基材、前記基材に形成されたボンディングパッド、前記ボンディングパッドと繋がる導電性配線、前記導電性配線と繋がるランド、及び前記ランドと繋がるダミー配線を有する基板を準備する工程と、
    （ｂ）前記基板に接着部材を介して半導体素子を固着する工程と、
    （ｃ）前記半導体素子を樹脂で封止する工程と、
    （ｄ）前記基板の前記ランドにはんだ材を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、前記ダミー配線は、前記導電性配線と対向する方向に延在していることを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、前記（ｄ）工程では、前記ランドに球状又はペースト状の前記はんだ材を配置した後、前記はんだ材を溶融させて前記ランドと接合させることを特徴とする半導体装置の製造方法。
JP2008269173A 2008-10-17 2008-10-17 半導体装置 Expired - Fee Related JP5000621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008269173A JP5000621B2 (ja) 2008-10-17 2008-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008269173A JP5000621B2 (ja) 2008-10-17 2008-10-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003030314A Division JP2003224229A (ja) 2003-02-07 2003-02-07 ボールグリッドアレイ型半導体装置

Publications (2)

Publication Number Publication Date
JP2009010437A true JP2009010437A (ja) 2009-01-15
JP5000621B2 JP5000621B2 (ja) 2012-08-15

Family

ID=40325124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008269173A Expired - Fee Related JP5000621B2 (ja) 2008-10-17 2008-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JP5000621B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305895B2 (en) * 2013-11-25 2016-04-05 SK Hynix Inc. Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
JP2020013996A (ja) * 2018-07-13 2020-01-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275840A (ja) * 1992-03-25 1993-10-22 Matsushita Electric Ind Co Ltd プリント配線板
JPH0669638A (ja) * 1992-08-21 1994-03-11 Unisia Jecs Corp プリント配線板のランド部構造
JPH10200218A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 電子部品搭載用基板および電子部品搭載モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275840A (ja) * 1992-03-25 1993-10-22 Matsushita Electric Ind Co Ltd プリント配線板
JPH0669638A (ja) * 1992-08-21 1994-03-11 Unisia Jecs Corp プリント配線板のランド部構造
JPH10200218A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 電子部品搭載用基板および電子部品搭載モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305895B2 (en) * 2013-11-25 2016-04-05 SK Hynix Inc. Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
JP2020013996A (ja) * 2018-07-13 2020-01-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ

Also Published As

Publication number Publication date
JP5000621B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP3914654B2 (ja) 半導体装置
JP4828164B2 (ja) インタポーザおよび半導体装置
JP5107959B2 (ja) 基板
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2000269371A (ja) 半導体装置および半導体実装構造体
WO2007114106A1 (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4777692B2 (ja) 半導体装置
JP3442648B2 (ja) ボールグリッドアレイ型半導体装置
JP4878813B2 (ja) 半導体実装装置
JP2006245076A (ja) 半導体装置
JP2009105209A (ja) 電子装置及びその製造方法
JP5000621B2 (ja) 半導体装置
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP3658162B2 (ja) 半導体装置
JP5375186B2 (ja) 配線基板、配線基板の製造方法及び半導体装置実装構造
JP2002289735A (ja) 半導体装置
JP2003224229A (ja) ボールグリッドアレイ型半導体装置
JP3879675B2 (ja) 半導体装置
JP2003289122A (ja) ボールグリッドアレイ型半導体装置
JP2012256956A (ja) 半導体装置および半導体装置実装体
JP4237777B2 (ja) 半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
TWI294676B (en) Semiconductor package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees