KR19990077732A - 납땜 접합 인쇄 회로 보드 - Google Patents

납땜 접합 인쇄 회로 보드 Download PDF

Info

Publication number
KR19990077732A
KR19990077732A KR1019990007851A KR19990007851A KR19990077732A KR 19990077732 A KR19990077732 A KR 19990077732A KR 1019990007851 A KR1019990007851 A KR 1019990007851A KR 19990007851 A KR19990007851 A KR 19990007851A KR 19990077732 A KR19990077732 A KR 19990077732A
Authority
KR
South Korea
Prior art keywords
circuit board
solder
interconnect
site
hole
Prior art date
Application number
KR1019990007851A
Other languages
English (en)
Inventor
드가니이논
타이킹리엔
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR19990077732A publication Critical patent/KR19990077732A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 땜납 범프 어레이(solder bump array)를 사용하여, 도금된 관통홀(through hole)을 갖는 양면 회로 보드를 상호 접속 기판에 부착시키는 기법에 관한 것이다. 땜납 범프를 관통홀 상에 직접 위치시키는 고용융점 땜납(high melting point solder)으로 관통홀을 채워, 보드 면적을 줄이고 상호 접속 길이를 감소시킨다.

Description

납땜 접합 인쇄 회로 보드{SOLDER BONDING PRINTED CIRCUIT BOARDS}
본 발명은 전자적 조립 기술에 관한 것으로서, 보다 상세하게는 다수의 상호 접속 기판을 제조하고 그들을 함께 접합하는데 사용되는 납땜 상호 접속(solder interconnection)에 관한 것이다.
부품 패키지(component package)를 전기적으로 접촉시키고 그들을 인쇄 회로 보드(printed circuit board)와 같은 상호 접속 기판 상에 탑재하는 땜납 범프 상호 접속 기법(solder bump interconnection technique)이 전자 소자의 제조에 널리 사용되게 되었다. 상호 접속 기판이라는 포괄적인 용어는, 예를 들어, 에폭시 보드(epoxy board)와 세라믹 기판을 포함하는 몇몇 형태의 전자 소자 지지물(electronic device support)을 포함한다. 편의상, 본 명세서에서 이러한 지지물에 대해서는 포괄적인 용어로서 인쇄 회로 보드로 참조한다.
최첨단 기술의 부품 패키지들은 종종 하나 이상의 양면 회로 보드를 포함하는데, 양면 회로 보드 땜납 범프(solder bump)는 다른 지지 구조물, 통상적으로 다른 인쇄 회로 보드에 접합된다. 접촉 패드(contact pad)는, 보드들이 서로 적절히 정렬되었을 때 짝을 이루도록, 미러 어레이(mirror array) 구조로 두 개의 인쇄 회로 보드 상에 형성된다. 어느 한 쪽 접촉 패드 어레이(contact pad array) 상의 각각의 접촉면에는 볼(ball) 또는 두꺼운 국부화된 땜납층(thick localized solder layer)의 형태로 땜납체(body of solder)가 제공된다. 이 땜납을 가열하여 녹여서, 접촉 패드 어레이들 간에 납땜 접합부와 상호 접속부를 형성함으로써 조립체가 완성된다. 땜납은, 예컨대, 범프, 볼, 패드 및, 인쇄 땜납 페이스트층(printed solder paste layer)을 포함하는 기타 두꺼운 층 형태의 다양한 형태일 수 있고, 땜납 범프라는 용어는 본 명세서에서 이러한 형태의 땜납체 중 어느 하나를 지칭하는 것으로서 일반적으로 사용된다.
양면 회로 보드는 다중칩 모듈(multichip module)이나 볼 그리드 어레이(ball grid array) 부품을 제조하는데 사용되는 표준 부품이다. 양면 보드에는, 보드에 홀을 뚫고 홀 내부를 전도성 재료, 예를 들어, 구리(copper)로 도금(plating)함으로써 전형적으로 형성되는 관통홀 접속부(through hole connection)가 제공된다. 접촉 영역은, 보통 포착 패드(capture pad)로 지칭되며, 관통홀의 양면에 제공되어 보드의 한쪽 면 위의 회로 러너(circuit runner)를 다른 쪽 면 위의 회로 러너와 상호접속시킨다. 접촉 영역과 관통홀은 정렬 공차(alignment tolerance)가 허용하는 한 서로에 대해 가까이 정렬되지만, 접촉 영역은 통상 위치 맞춤(registration)을 보장하도록 홀보다 훨씬 더 크게 형성된다.
방금 설명한 접촉 영역들로 이루어지는 관통홀 사이트(through hole site)는 에지 정렬된 상호 접속 방안(edge arrayed interconnection scheme)에 의해 인쇄 회로 보드의 에지를 따라 배치되거나, 영역 어레이 상호 접속 배열(area array interconnection arrangement)로 인쇄 회로 보드 상의 임의의 위치에 배치될 수 있다. 두 경우 모두에서, 관통홀 사이트에는 보드 사이의 땜납 범프 상호 접속부의 형성이 금지된다. 이것은 땜납 범프 접합 시 땜납 범프가 녹을 때, 땜납이 관통홀 내부로 위킹(wicking)하는 경향이 있기 때문이다. 이러한 위킹 문제를 방지하기 위해, 땜납 범프 상호 접속부는 전형적으로 관통홀로부터 옆으로 오프셋(offset)되며, 분리된 인쇄 회로 상호 접속부가 땜납 범프와 관통홀 사이에 제공된다. 이러한 배열에서는 상호 접속 효율이 떨어지고, 추가된 인쇄 회로 특징에 필요한 보드 면적이 증가하게 된다.
관통홀과 땜납 범프를 격리시킬 필요성을 극복하기 위하여, 관통홀의 한 쪽을, 예컨대 땜납 마스크(solder mask)로 커버하고 다른 쪽에 땜납 범프를 도포하는 방안이 제안된 바 있다. 이로써 땜납이 관통홀 내부로 위킹하는 것을 방지할 수는 있지만, 조립체를 가열할 때 관통홀 내의 압력 증가가 야기된다. 이 압력은 제한된 공간 내에서 땜납 플럭스 증기(solder flux vapor)와 공기 팽창의 결합에 기인하며, 큰 빈 공간을 초래하거나 극단적인 경우에는 땜납 범프의 파열(blowout)을 초래할 수도 있다.
땜납 범프가 양면 회로 보드 상에서 관통홀 내부로 위킹하는 것을 방지하는 기법은 상호 접속부 영역이 보다 효율적으로 활용될 수 있게 하며, 더욱 짧은 상호 접속부와 개선된 전기 효율을 가능하게 한다.
도 1은 관통홀과 오프셋(offset)된 땜납 범프 상호 접속부를 갖는 전형적인 양면 인쇄 회로 보드의 개략적인 단면도.
도 2는 종래 기술과 본 발명의 상호 접속부 특징 치수(interconnection feature dimension)를 비교하는 단면도.
도 3과 4는 본 발명에 의해 극복되는 문제점을 묘사하는 땜납 범프로 접합된 양면 인쇄 회로 보드의 개략적인 도면.
도 5는 본 발명의 기법을 이용하여 땜납 범프 접합부(solder bump bond)와 관통홀 상호 접속부(through hole interconnection)를 함께 위치시킨 볼 그리드 어레이 패키지(ball grid array package)의 개략적인 도면.
도면의 주요 부분에 대한 부호의 설명
11 : IC 칩 12 : 에폭시
13 : 양면 인쇄 회로 보드 14 : 관통홀 상호 접속부
15 : 도금 16 : 접촉 패드
17 : 회로 18 : 배선 접합부
19 : 표준 플라스틱 인캡슐런트 20 : 상호 접속 기판
21 : 회로 22 : 납땜 마스크
24 : 인쇄 회로 섹션 25, 27 : 접촉 패드 또는 UBM 패드
26 : 땜납 범프 31 : 관통홀
32 : 접촉 패드 41 : 양면 보드
42 : 기판 43 : 막힌 홀
44, 45 : 땜납 범프 51 : 관통홀
양면 인쇄 회로 보드의 땜납 범프 제조와 접합을 위한 기법이 제안되며, 하나 이상의 땜납 범프는 관통홀 접촉부 상에 직접 배치된다. 땜납 범프 접합 이전에, 도금된 관통홀을 고융점(high melting) 땜납으로 채움으로써 땜납의 위킹(wicking) 문제를 해결한다.
도 1을 참조하면, 땜납 범프(26)를 이용하여 상호 접속 기판(20)에 땜납 범프 접합된 통상의 양면 인쇄 회로 보드(13)가 도시되어 있다. 땜납 범프에는 통상의 접촉 패드나 UBM 패드(25, 27)가 제공된다. 전형적으로, 관통홀을 구비하는 양면 보드는 구리로 인쇄된 회로(copper printed circuit)를 갖고, 접촉 패드(25)는 구리로 되어 있다.
회로 보드(13)는 그의 윗면에 에폭시(12)로 접합된 IC 칩(11)을 구비한다. 칩은 배선 접합부(18)를 통해 보드 상에 있는 회로(17)에 전기적으로 상호접속된다. 칩은 표준 플라스틱 인캡슐런트(encapsulant)(19)로 인캡슐레이팅(encapsulating)되어 있다. 보드(13)에는 관통홀 상호 접속부(14)가 제공되는데, 회로 보드 윗면에 있는 상호 접속부 사이트를 회로 보드 아래면에 있는 상호 접속부 사이트와 상호 접속시키는 관통홀 내부에는 도금(plating)(15)이 포함된다. 상호 접속부 사이트는 도금된 관통홀을 둘러싸는 접촉 패드(16)를 포함한다. 회로(21)는 보드 윗면에 나타나 있다. 또한, 회로는 보드 하부(도시되지 않음)에 제공될 수도 있다. 보드 윗면에 있는 회로는 납땜 실시 중 땜납 마스크(22)에 의해 보호된다. 도금된 관통홀(14)은 배선 접합부(18), 인쇄 회로 섹션(17), 도금된 관통홀 접촉 패드(16) 및 도금(15), 양면 보드(13) 아래면에 있는 인쇄 회로 섹션(24), 접촉부(25), 땜납 범프(26), 접촉부(27)를 통하여 칩(11)을 기판(20)과 상호접속시킨다. 땜납 범프를 관통홀 영역으로부터 의도적으로 옆으로 오프셋시켜서 땜납 범프의 위킹을 방지하고 땜납 범프의 순도(integrity)를 보존한다. 따라서, 오프셋된 땜납 범프(26)와 관통홀(14)을 상호 접속시키기 위해 인쇄 회로 부분(24)이 필요하다.
땜납 범프를 관통홀 접촉부(16) 상에 직접 위치시키는 설계 선택 사양을 제공하는 것이 유리하다. 이러한 방법은 도 1의 회로 상호 접속부(24)를 제거함으로써, 보드 공간을 줄이고 상호 접속부의 길이를 감소시킨다. 이 바람직한 방법과 통상적으로 사용되는 배열 사이의 비교를 도 2에 도시하였다. 여기서 접촉 패드(32)가 관통홀(31)을 둘러싸고 있는 것이 나타나 있다. 땜납 범프가 관통홀 접촉 패드(32) 상에 직접 배치될 경우, 필요한 보드 영역은 왼쪽 관통홀 상에 도시된 치수 "a"에 의해 대략 정의된다. 관통홀과 땜납 범프가 서로 오프셋되어야 하는 경우, 땜납 범프에 필요한 보드 지역은 치수 "b"에 의해 정의된다. 오프셋된 상호 접속부의 길이는만큼 더 크다.
통상의 실시에 따라, 땜납 범프를 관통홀 접촉부와 직접 접촉하도록 이동시킬 경우, 도 3에 도시한 문제점이 발생한다. 도 3은 땜납 범프(44, 45)에 의해 기판(42)에 땜납 범프 접합된 양면 보드(41)를 도시한다. 도 3의 땜납 범프(45)는 관통홀(43)과 동일 위치에 배치된다. 접합 중 땜납이 녹으면 땜납의 위킹 문제가 분명히 발생하고 땜납 범프(45)의 왜곡/파괴(distortion/destruction)가 초래된다.
위킹 문제를 극복하려는 시도로, 도 4에 도시한 바와 같이 관통홀을 커버할 수 있다. 관통홀(43)을 커버하는데 땜납 마스크(46)를 사용할 수 있다. 그 결과, 도시한 바와 같이, 땜납 범프를 가열해서 땜납을 녹여 접합을 행할 때, 관통홀 내의 플럭스 잔여물(flux residue)이 기화하고, "막힌(plugged)" 홀(43) 내에 갇힌 공기가 팽창하여, 이들로 인하여 땜납 범프가 "부풀어서(ballooning)", 도 4에 도시한 바와 같이 파열(blowout)할 수도 있다.
이러한 문제점을 극복하기 위하여, 본 발명에서는 도 5에 참조 부호(51)로 도시한 바와 같이, 고융점(high melting point) 땜납으로 관통홀을 완전히 막는다. 이로써 도 3과 4와 관련하여 설명한 문제점이 사실상 제거되며, 땜납 범프와 관통홀의 부합하는 위치 지정이 가능하게 된다.
당 기술 분야에 숙련된 자라면, 본 발명이 문제를 일으키는 현상, 즉, 땜납이 관통홀 내부로 위킹하는 것을 이용함을 알 것이다. 본 발명에 의하면, 땜납이 관통홀 내부로 의도적으로 위킹되는데, 이 때 문제점을 제거하기 위해 고융점 땜납을 선택한다는 것이 중요하다. 또한, 고융점 땜납을 관통홀의 땜납 범프 쪽으로부터 위킹시킬 경우, 고융점 땜납의 부분적 위킹에 의해 얼마간 이로운 점이 명백히 생길 것이다. 따라서, 바람직한 기법에서는 보드의 땜납 범프 쪽으로 고융점 땜납을 도포한다. 이것은, 관통홀의 일부만을 채우는 경우에도 본 발명의 목적이 여전히 달성될 수 있게 보장한다. 몇몇 경우에 관통홀의 일부만이 채워지더라도, 용융된 저융점(lower melting point) 땜납이 관통홀을 막고 있는 고융점 땜납의 표면을 적셔서, 갇힌 공기와 플럭스를 홀로부터 몰아내므로, 파열은 여전히 방지될 수 있다. 그러나, 본 발명의 여러 응용에서, 땜납의 적시는 성질로 인해 관통홀은 완전히 채워지며, 이로 인해, 땜납 범프가 보드의 땜납 범프면 상에서 관통홀 위에 위치될 수 있게 하며, 납땜된 부품이나 I/O 패드가 보드 윗면에서 관통홀 위나 그 가까이 위치될 수 있게 한다. 이러한 방식으로, 관통홀 상호 접속부의 길이가 보드의 두께, 즉 최적 상호 접속부의 길이에 의해 결정된다. 본 발명을 정의하기 위하여, 도금된 관통홀을 땜납으로 채운다고 하는 언급된 단계는 홀 단면을 막는 것을 의미하는 것으로, 이것은 홀 깊이의 전체 또는 일부분을 채우는 것을 포함한다.
땜납 범프는 볼 배치(ball placement)와 땜납 페이스트 인쇄(solder paste printing)와 같은 임의의 적당한 기법을 이용하여 형성될 수 있다. 이러한 응용을 위한 전형적인 땜납 범프의 두께는 5 내지 30 mil이다. 전술한 공정에 성공적으로 사용될 수 있는 땜납 조성들의 예는 아래 표 1 및 표 2와 같다.
땜납 A - 접합 땜납
조성 Sn Pb Bi 고상점 ℃ 액상점 ℃
I 63 37 183 183
II 42 58 138 138
III 43 43 14 143 163
땜납 B - 관통 홀 땜납
조성 Sn Pb Ag Sb 고상점 ℃ 액상점 ℃
I 95 5 235 240
II 96.5 3.5 221 221
III 10 90 275 302
접합 땜납의 액상점(liquidus point)은 관통홀을 채우는 고융점 땜납의 고상점(solidus point)보다 낮아야 한다. 접합 땜납의 고상 온도와 관통홀 땜납의 액상 온도 사이의 차이는 적어도 20 ℃인 것이 바람직하며, 관통홀을 채우는 땜납의 액상점보다 적어도 40 ℃ 더 낮은 것이 보다 바람직하다. 표 1 및 2로부터, 일반적인 접합 땜납은 190 ℃ 미만의 액상점을 가짐을 추론할 수 있다. 표에서 고융점 조성물은 220 ℃를 초과하는 고상점을 갖는다. 일반적으로, 본 발명의 목적을 위해 고융점 땜납은 200 ℃를 초과하는 고상점을 가질 것이다.
본 명세서에서 설명한 양면 보드는 그 보드를 완전히 통과하는 관통홀을 갖는다. 또한, 관통홀 상호 접속부는 다층 인쇄 회로 보드의 층들 사이에서 사용되는데, 다층 인쇄 보드는 본 기술 분야에서 잘 알려져 있으며 양면 보드의 형태이다. 본 명세서와 첨부한 청구범위에서 이용되고 있는 양면 보드라는 용어는 단일 레벨과 다중 레벨 보드에 모두 적용된다.
기판을 부착하고 상호 접속시키는데 사용하는 땜납체는 한 쪽 기판 또는 양쪽 기판 모두에 도포될 수 있다. 땜납 범프나 볼은 전형적으로 한 쪽 회로 보드에 도포되며, 예를 들어, 도 5의 BGA 패키지에서 땜납체는 양면 회로 보드에 도포된다.
관통홀을 채우는 땜납은 표준 인쇄 납땜 페이스트 및 리플로우(reflow) 기법에 의해 도포될 수 있다. 인쇄 납땜 페이스트 및 리플로우 기법에 의해 땜납을 도포하는 경우, 전술한 바와 같이 보드의 아래면에 도포하는 것이 바람직하다. 관통홀을 채우는 단계는 관통홀을 구리로 도금하는 단계 후에 수행될 수도 있고, 또는 저융점 접합 땜납을 도포하기 이전이라면 보드 조립 중 어느 단계에서도 수행될 수 있다.
당업자라면, 본 발명이 관통홀 상호 접속부를 이용하는 어떤 양면 인쇄 회로 보드 구조체와도 함께 사용될 수 있다는 것을 명확히 알 것이다. 보드 제조 중, 즉, 관통홀을 뚫고 도금한 후에, 관통홀을 고융점 땜납으로 채우는 것이 가장 편리하다는 것이 밝혀졌다.
당업자에 의해 본 발명의 다양한 추가 변형이 가능하다. 본 기술 분야의 진보를 가져오는 본 발명의 원리와 그 상당 범위에 기본적으로 근거한 본 명세서의 특정 기술로부터 나온 모든 변형은, 기술되고 청구된 본 발명의 범위 내에 있는 것으로 간주되는 것이 적절하다.
본 발명에 따르면, 하나 이상의 땜납 범프가 도금된 관통홀 접촉부 상에 직접 배치될 수 있는 양면 인쇄 회로 보드의 땜납 범프 제조와 접합을 위한 방법이 제공되며, 땜납 범프 접합 이전에 고융점 땜납으로 도금된 관통홀을 채움으로써 땜납의 위킹 문제를 방지할 수 있다.

Claims (16)

  1. 도금된 관통홀들을 갖는 적어도 하나의 양면 회로 보드를 포함하는 다수의 상호 접속 기판들을 조립하는 방법에 있어서,
    상기 상호 접속 기판들 중 적어도 하나에 제 1 땜납 재료(solder material)를 도포하는 단계와,
    상기 제 1 땜납 재료를 녹임으로써 상기 상호 접속 기판을 함께 접합시키는 단계
    를 포함하되,
    상기 상호 접속 기판을 함께 접합하는 단계 이전에, 상기 관통홀을, 상기 제 1 땜납 재료의 액상점(liquidus point)보다 적어도 20 ℃ 높은 고상점(solidus point)을 갖는 제 2 땜납 재료로 채우는 단계와,
    상기 제 1 땜납 재료를 제 2 땜납 재료의 고상점보다 낮은 온도에서 녹이는 단계
    를 포함하는 것을 특징으로 하는 다수의 상호 접속 기판 조립 방법.
  2. 제 1 항에 있어서,
    상기 상호 접속 기판들은 땜납 범프(solder bump)를 사용하여 함께 접합되는 다수의 상호 접속 기판 조립 방법.
  3. 양면 회로 보드를 상호 접속 기판에 부착하는 방법으로서, 상기 양면 회로 보드는 상기 회로 보드 윗면(top side)에 있는 임의의 회로에 상호접속되는 상기 회로 보드 윗면 상의 적어도 하나의 제 1 상호 접속 사이트와, 상기 회로 보드 아래면(bottom side) 상의 적어도 하나의 제 2 상호 접속 사이트와, 상기 회로 보드를 통해 연장되며 상기 제 1 상호 접속 사이트를 상기 제 2 상호 접속 사이트에 상호 접속시키는 도금된 관통홀을 구비하는, 상기 방법에 있어서,
    a. 상기 도금된 관통홀을 제 1 땜납 재료로 채우는 단계와,
    b. 제 2 땜납 재료의 땜납 범프 어레이를 사용하여 상기 상호 접속 보드에 상기 회로 보드를 부착하는 단계로서, 상기 땜납 범프 어레이 중 하나는 상기 회로 보드의 상기 제 2 상호 접속 사이트에 부착되고, 상기 제 1 땜납 재료의 고상 온도는 상기 제 2 땜납 재료의 액상 온도보다 적어도 20 ℃ 높은, 상기 부착 단계
    를 포함하는 양면 회로 보드를 상호 접속 기판에 부착하는 방법.
  4. 제 3 항에 있어서,
    상기 관통홀을 채우는 단계는 상기 제 1 땜납 재료를 상기 양면 회로 보드의 아래면에 도포하는 단계를 포함하는 양면 회로 보드를 상호 접속 기판에 부착하는 방법.
  5. 땜납 범프 어레이에 의해 상호 접속 기판에 부착된 양면 회로 보드를 포함하되, 상기 양면 회로 보드는 상기 회로 보드 윗면의 임의의 회로에 상호접속되는, 상기 회로 보드 윗면 상의 적어도 하나의 제 1 상호 접속 사이트와, 상기 회로 보드의 아래면 상의 적어도 하나의 제 2 상호 접속 사이트와, 상기 회로 보드를 통해 연장되며 상기 제 1 상호 접속 사이트를 상기 제 2 상호 접속 사이트에 상호 접속시키는 도금된 관통홀을 구비하는 상호 접속 조립체에 있어서,
    상기 관통홀은 제 1 땜납 재료에 의해 채워지며,
    상기 땜납 범프 어레이 중 하나가 상기 회로 보드의 상기 제 2 상호 접속 사이트에 부착되는 것
    을 특징으로 하는 상호 접속 조립체.
  6. 제 5 항에 있어서,
    상기 제 1 땜납 재료의 고상 온도는 상기 제 2 상호 접속 사이트에 부착된 땜납 범프의 액상 온도보다 적어도 20 ℃ 높은 것을 특징으로 하는 상호 접속 조립체.
  7. 제 6 항에 있어서,
    상기 제 1 상호 접속 사이트는 회로 보드 윗면에 있는 회로의 I/O 패드인 상호 접속 조립체.
  8. 양면 회로 보드를 포함하되, 상기 양면 회로 보드는 상기 회로 보드의 윗면 상의 적어도 하나의 제 1 상호 접속 사이트와, 상기 회로 보드의 아래면 상의 적어도 하나의 제 2 상호 접속 사이트와, 상기 회로 보드를 통해 연장되며 상기 제 1 상호 접속 사이트를 상기 제 2 상호 접속 사이트에 상호 접속시키는 적어도 하나의 도금된 관통홀을 구비하는 상호 접속 조립체에 있어서,
    상기 도금된 관통홀은 땜납 재료로 채워지며,
    상기 땜납 재료는 적어도 200 ℃의 고상 온도를 갖는 것
    을 특징으로 하는 상호 접속 조립체.
  9. 제 8 항에 있어서,
    상기 제 1 상호 접속 사이트는 회로 보드 윗면에 있는 회로의 I/O 패드인 상호 접속 조립체.
  10. 양면 회로 보드를 포함하되, 상기 양면 회로 보드는 상기 회로 보드의 윗면 상의 적어도 하나의 제 1 상호 접속 사이트와, 상기 회로 보드의 아래면 상의 적어도 하나의 제 2 상호 접속 사이트와, 상기 회로 보드를 통해 연장되며 상기 제 1 상호 접속 사이트를 상기 제 2 상호 접속 사이트에 상호 접속시키는 적어도 하나의 도금된 관통홀과 회로 보드 아래면에 부착되는 제 1 땜납 재료로 이루어지는 땜납 범프 어레이를 구비하는 상호 접속 조립체에 있어서,
    상기 관통홀은 제 2 땜납 재료로 채워지며,
    상기 제 2 땜납 재료의 고상 온도는 상기 제 1 땜납 재료의 액상 온도보다 적어도 20 ℃ 높은 것
    을 특징으로 하는 상호 접속 조립체.
  11. 제 10 항에 있어서,
    상기 제 1 상호 접속 사이트는 상기 회로 보드 윗면에 있는 회로의 I/O 패드인 상호 접속 조립체.
  12. 제 10 항에 있어서,
    제 1 땜납 재료는 190 ℃ 미만의 액상 온도를 갖는 상호 접속 조립체.
  13. 제 12 항에 있어서,
    제 2 땜납 재료는 220 ℃를 초과하는 고상 온도를 갖는 상호 접속 조립체.
  14. 제 10 항에 있어서,
    상기 땜납 범프는 땜납 볼(solder ball)이고, 조립체는 볼 그리드 어레이(ball grid array)인 상호 접속 조립체.
  15. 제 10 항에 있어서,
    상기 땜납 범프는 땜납 패드에 의해 상기 양면 회로 보드에 부착되는 상호 접속 조립체.
  16. 제 15 항에 있어서,
    상기 땜납 범프는 적어도 하나의 도금된 관통홀 상에 위치되는 상호 접속 조립체.
KR1019990007851A 1998-03-12 1999-03-10 납땜 접합 인쇄 회로 보드 KR19990077732A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/041,157 1998-03-12
US09/041,157 US6013877A (en) 1998-03-12 1998-03-12 Solder bonding printed circuit boards

Publications (1)

Publication Number Publication Date
KR19990077732A true KR19990077732A (ko) 1999-10-25

Family

ID=21915051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007851A KR19990077732A (ko) 1998-03-12 1999-03-10 납땜 접합 인쇄 회로 보드

Country Status (4)

Country Link
US (2) US6013877A (ko)
EP (1) EP0942636A3 (ko)
JP (1) JP3352970B2 (ko)
KR (1) KR19990077732A (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275966A (ja) * 1997-01-30 1998-10-13 Ibiden Co Ltd プリント配線板及びその製造方法
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
KR100302593B1 (ko) 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
RU2134498C1 (ru) * 1998-12-08 1999-08-10 Таран Александр Иванович Контактный узел
EP1845759A1 (en) * 1998-12-16 2007-10-17 Ibiden Co., Ltd. Conductive connecting pin and package substrate
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
SG82590A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
US6316737B1 (en) * 1999-09-09 2001-11-13 Vlt Corporation Making a connection between a component and a circuit board
JP3664001B2 (ja) * 1999-10-25 2005-06-22 株式会社村田製作所 モジュール基板の製造方法
US6274474B1 (en) * 1999-10-25 2001-08-14 International Business Machines Corporation Method of forming BGA interconnections having mixed solder profiles
KR100788011B1 (ko) * 1999-12-21 2007-12-21 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지
US20010028556A1 (en) * 2000-04-11 2001-10-11 Qun Lu Printed circuit board assembly
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
US6586744B1 (en) * 2000-11-24 2003-07-01 Marconi Medical Systems, Inc. Method of cooling high density electronics
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US6686664B2 (en) * 2001-04-30 2004-02-03 International Business Machines Corporation Structure to accommodate increase in volume expansion during solder reflow
FR2828983A1 (fr) * 2001-08-23 2003-02-28 Novatec Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation
WO2003046610A1 (en) * 2001-11-21 2003-06-05 Koninklijke Philips Electronics N.V. Method of cooling high density electronics
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6987034B1 (en) 2002-01-09 2006-01-17 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes singulating and trimming a lead
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
JP3560599B2 (ja) * 2002-04-26 2004-09-02 松下電器産業株式会社 電子回路装置
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US6888360B1 (en) * 2004-02-20 2005-05-03 Research In Motion Limited Surface mount technology evaluation board having varied board pad characteristics
US6988899B2 (en) * 2004-04-19 2006-01-24 General Electric Company Electronic assembly, and apparatus and method for the assembly thereof
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
US7298036B2 (en) * 2005-11-18 2007-11-20 Lsi Corporation Scaling of functional assignments in packages
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
JP5194471B2 (ja) * 2007-02-06 2013-05-08 パナソニック株式会社 半導体装置
US8134235B2 (en) 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
US8143631B2 (en) 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US11266014B2 (en) 2008-02-14 2022-03-01 Metrospec Technology, L.L.C. LED lighting systems and method
US8007286B1 (en) 2008-03-18 2011-08-30 Metrospec Technology, Llc Circuit boards interconnected by overlapping plated through holes portions
US10334735B2 (en) 2008-02-14 2019-06-25 Metrospec Technology, L.L.C. LED lighting systems and methods
US8851356B1 (en) 2008-02-14 2014-10-07 Metrospec Technology, L.L.C. Flexible circuit board interconnection and methods
US8410720B2 (en) 2008-04-07 2013-04-02 Metrospec Technology, LLC. Solid state lighting circuit and controls
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
DE102010003533B4 (de) * 2010-03-31 2013-12-24 Infineon Technologies Ag Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
CN103464852B (zh) * 2013-07-10 2015-10-07 南京信息职业技术学院 一种电子器件三维回流焊方法
KR102354193B1 (ko) * 2014-12-19 2022-01-20 가부시끼가이샤 사따께 곡립 품위 판별 장치
CN107427970A (zh) * 2015-03-26 2017-12-01 沙特基础工业全球技术公司 动态交联聚合物组合物在焊接应用中的用途
US9883582B2 (en) * 2015-11-20 2018-01-30 Hamilton Sundstrand Corporation Circuit boards and circuit board assemblies
US10461021B2 (en) 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
US10849200B2 (en) 2018-09-28 2020-11-24 Metrospec Technology, L.L.C. Solid state lighting circuit with current bias and method of controlling thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3684602D1 (de) * 1986-10-08 1992-04-30 Ibm Verfahren zum herstellen von loetkontakten fuer ein keramisches modul ohne steckerstifte.
US5061548A (en) * 1987-02-17 1991-10-29 Rogers Corporation Ceramic filled fluoropolymeric composite material
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5865365A (en) * 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
US5337219A (en) * 1991-06-24 1994-08-09 International Business Machines Corporation Electronic package
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
US5463191A (en) * 1994-03-14 1995-10-31 Dell Usa, L.P. Circuit board having an improved fine pitch ball grid array and method of assembly therefor
JPH07321437A (ja) * 1994-05-25 1995-12-08 Hitachi Ltd 実装構造
US5506754A (en) * 1994-06-29 1996-04-09 Thin Film Technology Corp. Thermally matched electronic components
JP3076953B2 (ja) * 1994-08-09 2000-08-14 株式会社三井ハイテック Ｔｇａ型半導体装置
CA2156795C (en) * 1994-08-31 1999-08-17 Yuzo Shimada An electronic device assembly and a manufacturing method of the same
US5761051A (en) * 1994-12-29 1998-06-02 Compaq Computer Corporation Multi-layer circuit board having a supply bus and discrete voltage supply planes
JP2735045B2 (ja) * 1995-09-18 1998-04-02 日本電気株式会社 半導体装置およびその製造方法
JP2820108B2 (ja) * 1996-03-13 1998-11-05 日本電気株式会社 電子部品の実装構造およびその製造方法
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US5796038A (en) * 1997-06-16 1998-08-18 Vlsi Technology, Inc. Technique to produce cavity-up HBGA packages

Also Published As

Publication number Publication date
JP3352970B2 (ja) 2002-12-03
EP0942636A3 (en) 2001-03-14
US6100475A (en) 2000-08-08
JPH11330164A (ja) 1999-11-30
US6013877A (en) 2000-01-11
EP0942636A2 (en) 1999-09-15

Similar Documents

Publication Publication Date Title
KR19990077732A (ko) 납땜 접합 인쇄 회로 보드
USRE44355E1 (en) Method of forming a bump-on-lead flip chip interconnection having higher escape routing density
US9373573B2 (en) Solder joint flip chip interconnection
US9545013B2 (en) Flip chip interconnect solder mask
US9159665B2 (en) Flip chip interconnection having narrow interconnection sites on the substrate
US9773685B2 (en) Solder joint flip chip interconnection having relief structure
USRE44761E1 (en) Solder joint flip chip interconnection having relief structure
US7901983B2 (en) Bump-on-lead flip chip interconnection
USRE44608E1 (en) Solder joint flip chip interconnection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application