KR100788011B1 - 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지 - Google Patents

플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지 Download PDF

Info

Publication number
KR100788011B1
KR100788011B1 KR1020027008119A KR20027008119A KR100788011B1 KR 100788011 B1 KR100788011 B1 KR 100788011B1 KR 1020027008119 A KR1020027008119 A KR 1020027008119A KR 20027008119 A KR20027008119 A KR 20027008119A KR 100788011 B1 KR100788011 B1 KR 100788011B1
Authority
KR
South Korea
Prior art keywords
solder
organic substrate
carrier member
tin
less
Prior art date
Application number
KR1020027008119A
Other languages
English (en)
Other versions
KR20020065601A (ko
Inventor
매스터라지엔.
칸모함마드주바이어
구아다도마리아
앤더스찰스
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/482,102 external-priority patent/US20020170746A1/en
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20020065601A publication Critical patent/KR20020065601A/ko
Application granted granted Critical
Publication of KR100788011B1 publication Critical patent/KR100788011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

소량의 주석을 함유하고, 다수의 솔더 패드를 구비한 반도체 소자를 장착한 유기 캐리어 부재가 제공된다. 실시예에는 상부에 주석 함유량이 약 20 중량% 이하이고 재유동 온도가 약 270 ℃ 이하인 다수의 솔더 패드를 구비하는 비스말레이미드-트리아진 에폭시 라미네이트를 포함하고 있다.
소량, 주석, 솔더 패드, 반도체 소자, 유기 캐리어, 재유동 온도, 에폭시, 라미네이트.

Description

플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한 유기 패키지{ORGANIC PACKAGES WITH SOLDERS FOR RELIABLE FLIP CHIP CONNECTIONS}
본 발명은 집적 회로 패키지에 관한 것이며, 보다 상세하게는 반도체 소자를 장착하기 위한 유기 캐리어 부재에 관한 것이다.
US-A-3 92 442에서는 세라믹 기판에 반도체 소자를 납땜하는 방법이 개시되어 있는데, 이 방법에서는 세라믹 기판 상의 회로 구조층이 솔더 볼의 재유동에 의해서 반도체 소자에 부착되며, 상기 솔더 볼은 납의 함량이 높은 주석과 납의 솔더 합금을 포함하고 있다.
EP-A-0 560 276에서는 반도체 소자를 장착하기 위한 캐리어가 개시되어 있는데, 여기에서 캐리어 기판은 유기 유전체 재료이며, 칩의 I/O 패드를 캐리어 상부의 접합 패드에 접속시키는데 사용되는 반도체 소자 상의 솔더는 한 가지 예로 90 %의 납과 10 %의 주석으로 된 납과 주석을 포함한다. 접합 패드 상의 솔더 볼은 63 %의 주석과 37 %의 납을 사용한다.
EP-A-0 446 666에서는 다양한 조성으로 된 유기 기판 상의 솔더 상호 접속부 구조를 개시하였다.
초고집적 반도체 기술과 관련하여 고밀도 및 고효율에 대한 점증하는 필요성으로 인해서 회로 성분과 외부 전기 회로 사이에서의 전기적인 접속에서의 설계 및 구현에 심각한 도전이 되고 있다.
집적 회로(IC: integrated circuit) 소자는 개별적인 능동 소자이거나, 개별적인 수동 소자이거나, 단일 칩 내에 있는 다수의 능동 소자이거나 단일 칩 내에 있는 다수의 수동 및 능동 소자이거나 간에, 이들과 다른 회로 요소 또는 구조 사이에서의 적절한 입출력(I/O: input/output) 접속을 필요로 한다. 이들 소자는 통상적으로 매우 작으며, 파손되기 쉽다. 이들의 크기 및 파손 가능성 때문에, 이들은 일반적으로 지지하기 위해서 기판, 즉 캐리어 부재 상에 지지된다.
소자의 소형화 및 반도체 소자 밀도의 지속적인 증가는 I/O 터미널의 숫자를 점점 더 증가시키고 접속부를 더 단축시키고 캐리어 부재의 전기적인 접속과 발열 및 절연성에서 개선될 필요가 있었다. 이 문제 때문에 디자인 룰(design rule)이 약 0.18 마이크론 및 그 이하인 반도체 소자의 제조가 곤란하였다.
밀도가 증가된 소자를 지지하는 한 가지 기술로는 주변부 와이어 본딩 기술에서 광역 배열 칩 상호 접속 기술로의 전환이다. 광역 배열 칩 상호 접속 기술은 IC 칩 또는 다이를 캐리어 부재에 직접 연결하는 범프(bump) 또는 솔더 조인트를 사용한다. 이 기술은 증가된 숫자의 I/O 터미널을 수용하고 칩 바로 아래에서 전기적인 신호를 제공하며, 전압 노이즈 마진 및 신호 속도를 개선시킨다. 광역 배열 칩 상호 접속 기술 중의 한 가지 형태는 캐리어 부재 상의 플립 칩(FC: flip chip) 솔더 상호 접속 기술이다.
플립 칩 조립체 또는 패키지에 있어서, IC 다이 및 다른 소자는 다이 표면의 금속 접점에 형성된 솔더 범프나 볼, 즉 다수의 불연속적인 솔더 범프와 "접촉(bump)"한다. 이후에 칩을 뒤집거나 "돌려서(flip)" IC 다이의 소자 측면 또는 정면을 캐리어 부재에 결합시키는데, 이는 예를 들어서 볼, 핀 또는 랜드 그리드 어레이(LGA: land grid array)를 구비하는 세라믹 또는 플라스틱 패키지 부재에서 볼 수 있는 바와 같다. 이후에 소자의 솔더 범프를 캐리어 부재에 부착시켜서 전기적이고 기계적인 접속부를 형성한다.
도 1에 도시된 바와 같이, 종래의 플립 칩 조립체(8)는 기판(16) 상의 솔더 패드(14)에 연결된 다수의 솔더 범프(12)에 의해서 기판(16)에 기계적으로 및 전기적으로 부착된 소자 또는 IC 다이(10)를 포함하고 있다. 솔더 패드(14)는 기판(16)을 관통하는 내부 배선(도시의 편의를 위해서 생략함)에 의해서 터미널(18)에 전기적으로 연결되어 있다. 터미널(18)은 이후에 외부 회로로의 전기적인 접속부를 제 공하게 된다. 따라서 조립체는 IC 다이(10)로부터 솔더/패드 접속부(12/14)를 통하고 내부 배선에 의해서 기판(16)을 통해서 터미널(18)에 의해서 외부 접속부로 전기 신호 경로를 제공하게 된다.
도시한 바와 같이, 기판(16)은 일반적으로 기판 상의 솔더의 코팅을 스크린 프린트하여 형성된 다수의 솔더 패드(14)를 구비한다. 다이(10) 상의 솔더 볼(12)은 일반적으로 공지의 솔더 범핑 기술로 형성되며, 통상적으로는 고함량의 납(Pb) 솔더, 예를 들어서 용융점이 대략 323 ℃이고 97 내지 95 중량%(wt%)의 Pb와 3 - 5 wt%의 주석(Sn)으로 형성되는 솔더로 형성된다. 기판(16)은 세라믹 또는 플라스틱 재료로 형성될 수도 있다. 기판을 세라믹으로 형성하는 경우에, 다이와 기판 사이에서의 전기적이고 기계적인 상호 접속부는, 예컨대 330 ℃ 내지 400 ℃의 상대적으로 고온에서 솔더 패드(14)와 솔더 범프(12)를 재유동시키고 다이와 기판(16) 사이에서 솔더 범프(12)와 패드(14)를 접합시켜서 달성한다. 특히 다이가 언더필(underfill)을 구비하는 경우에, 후속하는 열처리 공정 단계에서 다이/기판 간의 상호 접속부가 열화되는 것을 방지하기 위해서 다이 상의 상호 접속부의 용융점이 높은 것이 바람직하다.
플라스틱 또는 유기 기판을 채용한 플립 칩 패키징 기술과 관련된 문제점 중의 하나는 기판의 기계적인 일체성에 바람직하지 못한 절충을 하지 않고는 상호 접속부의 처리 온도가 기판의 열화 온도 보다 높을 수 없다는 것이다. 고함량의 납 솔더 범프를 다이 상에서 재유동시키기 위해서는 고온이 필요하다는 점을 회피하기 위해서, 유기 기판은 통상적으로 183 ℃에서 용융되는 공정 솔더(63 wt%의 Sn과 37 wt%의 Pb를 함유하는 솔더)로 코팅되어 있다. 다이(10) 상의 고용융점 범프(12)를 유기 기판 상의 공정 솔더 패드 상에 물리적으로 위치시키고, 조립체를 183 ℃ 내지는 그 이상으로 재유동시켜서 기판 상의 공정 솔더를 용융시키고, 융융된 공정체가 다이 상의 솔더 범프와 반응하여 고함량의 납 솔더의 용융 온도 보다 상대적으로 낮은 온도에서 연결부를 형성한다.
후속하는 공정 단계는, 예를 들어서, 회로 기판에 다이/기판 조립체를 열적으로(thermally) 부착시키는 공정이다. 그러나 정상적인 제조 중의 열처리로 인해서 이미 생성된 다이 및 기판의 상호 접속부 사이에서의 전기적인 불연속이 초래된다. 이는 접속부의 연속성을 단절시키며 시간이 지남에 따라서, 특히 응력을 많이 받는 취급 상황 하에서 접속부의 전기적인 저항이 점진적으로 증가하게 된다. 최종 제품으로 된 패키지를 일상적으로 사용하는 경우에서조차, 소자의 작동 중에 생성되는 상당량의 열 에너지가 솔더 접속부를 통해서 지지 기판으로 방출된다. 접속부를 통한 열 에너지의 유동은 솔더 접속부에서 열 경사가 생성되며, 이는 상호 접속부 내의 솔더 원자의 열 이동을 초래하게 되고, 궁극적으로는 상호 접속부에 불연속이 초래되어 장기간의 신뢰성 문제를 초래하게 된다.
따라서 반도체 패키징 기술에 있어서, 열적 열화를 견뎌낼 수 있고, 또한 정상적인 동작 및 응력을 많이 받는 상황 하에서 장기간의 안정성을 나타내는 개선된 솔더 상호 접속부에 대한 수요가 지속되었다.
본 발명의 한 가지 장점은 고신뢰성의 상호 접속부를 구비한 소자를 장착하 기에 적합한 유기 캐리어 부재이다.
본 발명의 또 다른 장점은 작업 중의 반복적인 가열 및 냉각 사이클 하에서 전기적인 접속을 신뢰성있게 유지하는 소자 조립체이다.
본 발명의 또 다른 장점 및 특징은 일부는 후술하는 발명의 상세한 설명에서 또 일부는 본 기술 분야에서 통상의 지식을 가진 자에게는 명백하겠지만 후술하는 내용의 심사에 의해서 또는 본 발명의 실시로부터 알 수 있게 된다. 본 발명의 장점은 특히 첨부된 특허 청구 범위에서 지정한 바와 같이 실현되고 획득될 수 있다.
본 발명에 따르면, 상술한 장점 및 다른 장점은 부분적으로는 집적 회로 다이, 커패시터 등과 같은 소자를 장착하기 위한 캐리어 부재에 의해서 달성된다. 캐리어 부재는 상부면과 하부면을 구비하는 유기 기판과, 주석을 약 60 wt% 이하 포함하고 재유동 온도가 유기 기판의 분해 온도 이하이며, 장착할 상기 소자를 수용하는 상기 유기 기판 상부면의 다수의 솔더 패드와, 유기 기판 상부면의 솔더 패드와 전기적으로 연결되어 있는, 유기 기판 하부면의 다수의 전기적인 접속부를 포함한다.
유리하게는, 유기 기판 상의 솔더 패드는 낮은 중량 백분율(wt%)의 주석을 포함하며, 재유동 온도가 대략 유기 기판의 분해 온도 보다 낮다. 유기 기판은 유기 기판 하부의 전기적인 접속부와 솔더 패드를 접속하는 내부 배선을 구비한 라미네이트 구조를 제조하기 위해서 폴리페닐렌 설파이드, 폴리술폰, 폴리에테르술폰, 폴리아리술폰, 페놀, 폴리아미드, 비스말레이미드-트리아진, 에폭시 또는 이들의 혼합물과 선택적으로 예를 들어 유리 섬유와 같은 섬유질 재료를 포함한다. 다르게 는, 유기 기판을 상술한 레진 또는 이들의 혼합물의 어떠한 것으로도, 예를 들어서 내부 배선을 구비한 성형 플라스틱 부품과 같은 라미네이트 구조가 아닌 구조로도 제조할 수 있다.
본 발명의 솔더 패드는 유리하게는 대략 유기 기판의 열화 온도 이하의 온도에서 재유동한다. 유기 기판 하부의 전기적인 접속부에 외부 접속부, 예를 들어 접지 또는 전원 접속부를 형성하도록 할 수도 있으며, 또한 금속화 접점, 솔더 볼 또는 핀의 형태일 수도 있다.
본 발명의 다른 특징은 소자와 이를 지지하는 유기 캐리어 부재를 포함하는 소자 조립체이다. 본 발명의 소자는 표면에 다수의 납땜 가능한 도전성 접점을 구비하고 있는 집적 회로 다이이다. 본 발명에 따르면, 납땜 가능한 도전성 접점은 유기 캐리어 부재 상의 솔더 패드와 전기적으로 연결되고 접속되어 소자 조립체를 형성한다.
본 발명의 다른 특징은 소자 조립체의 제조 방법이다. 이 방법은 캐리어 부재와 함께 표면에 다수의 납땜 가능한 도전성 접점을 구비한 소자를 정렬하여 소자의 납땜 가능한 도전성 접점이 유기 기판 상부면의 솔더 패드와 정렬되도록 하는 단계와, 소자의 납땜 가능한 도전성 접점과 캐리어 부재 사이에 전기적인 접속부를 형성하는 단계를 포함한다. 유리하게는 예를 들어 벨트 노(belt furnace) 내에서 적외선을 방사하거나 건조 열 가스를 흘려서 기판의 열화 온도 이하에서 유기 기판 상의 솔더 패드를 재유동시켜 전기적인 접속부를 형성하고, 소자와 기판 사이에 전기적이고 기계적인 상호 접속부를 형성하여 조립체를 상호 접속한다.
본 발명의 추가적인 장점은 이하에서 단지 본 발명을 수행하는데 최적의 방법이라고 간주되는 예시에 의해서 본 발명의 바람직한 실시예만을 나타내고 설명한 발명의 상세한 설명으로부터 본 기술 분야에서 통상의 지식을 가진 자에게는 즉각적으로 명백해질 것이다. 명백한 바와 같이, 본 발명은 본 발명으로부터 이탈하지 않고도 다른 실시예가 가능하며, 또한 몇 가지 상세한 부분은 다양하고 명백한 특징을 가진 변경이 가능하다. 따라서 도면 및 발명의 상세한 설명은 사실상 예시적인 것으로만 간주되며 제한하는 것이 아니다.
도 1은 종래의 플립 칩 조립체의 개략도.
도 2는 본 발명의 유기 캐리어 부재의 단면도를 도시한 개략도.
본 발명은 유기 캐리어 부재 상에 주석을 저함량 포함하는 솔더 패드를 채택하여 표면에 솔더 범프를 구비하는 반도체 소자와 유기 캐리어 부재 사이에 형성된 상호 접속부의 전기적인 신뢰도를 개선한다는 발견에 기초하고 있다. 특히, 유기 기판의 열화 온도 이하에서 재유동되고, 범프가 형성된 소자에 신뢰성이 있는 전기적이고 기계적인 접속부가 형성된 주석 함량이 낮은 솔더 합금을 제공할 수 있다는 사실을 알 수 있었다.
범프가 형성된 반도체 소자와 유기 캐리어 부재 사이에서의 상호 접속부를 신뢰성있게 하는 것의 어려움을 설명하기 위해서, 이와 같은 문제점의 발생 원인을 이해시킬 필요가 있다. 플립 칩의 제작 공정에 있어서, 솔더 범프는 반도체 소자의 본딩 패드 위에 형성된다. 솔더 범프와 소자의 본딩 패드 사이에 금속층, 즉 범프 하부 금속층이 형성되어, 솔더의 접착성을 촉진하고, 솔더에 의한 젖음성을 보장하고, 솔더와 하부의 소자 사이에 배리어를 제공하게 된다. 범프 하부 금속층의 일례에는 크롬, 구리 및 금(Au)으로 형성된 하나 또는 그 이상의 층이 포함된다. 범프 하부 금속부에서 사용된 다른 금속층의 예로는 하나 또는 그 이상의 니켈층, 하나 또는 그 이상의 티타늄 및 구리층 또는 이들의 합금이 포함된다.
광범위한 조사 결과, 종래에 채택된 유기 패키지용의 공정 코팅과 같이 주석 함량이 높은 솔더 패드는 범프 소자와 지지 기판 사이에 형성된 상호 접속부에 악영향을 미친다는 사실을 알 수 있었다. 추가적인 조사에 의하면, 공정 제제 내의 주석이 바람직하게는 저온에서 소자의 솔더 범프와 금속간 화합물을 형성하기는 하지만, 남아 있는 상당량의 잔류 주석이 소자 상의 범프 하부 금속부와 상호 작용한다는 문제가 있었음을 알 수 있었다. 잔류 주석은 소자의 하부측으로 확산하여 소자 상의 범프 하부 금속부와 반응하여 상호 악영향을 끼쳐서 전기적인 저항이 증가하고 접속부의 일체성이 열화되어 상호 접속부가 파손됨을 알 수 있었다. 유기 기판으로의 접속을 완성한 이후에 소자의 솔더 범프 주위로 주석이 확산되어 범프 하부 금속부를 소모하거나 금속부와 악영향을 끼치게 됨을 알 수 있었다. 주석의 확산은 캐리어 부재와 회로 기판 사이에서 상호 접속부를 형성하는 열 공정 중에 발생되거나 심지어는 최종 조립체의 정상적인 동작 중에도 발생하게 되어 동작 중의 소자 신뢰도를 감소시킴을 알 수 있었다.
본 발명은 유기 캐리어 부재 상에 저함량의 주석, 즉 공정 솔더 조성 이하, 예를 들면 약 60 wt% 이하의 주석을 포함하는 솔더 패드를 형성하여 유기 캐리어 부재 상에서의 소자와 솔더 간의 부적절한 상호 작용을 극복하였다. 본 발명의 솔더 패드는 캐리어 부재로부터 소자로 확산될 수 있는 주석이 실질적으로 없는 솔더 합금을 포함하고 있지만, 본 발명의 합금은 그럼에도 불구하고 접촉된 소자와 바람직하게 상호 작용하여 유기 기판의 열화 온도 이하에서 전기적인 상호 접속부를 형성한다. 본 발명의 솔더로 형성된 상호 접속부는, 유리하게는 소자의 유효 수명 기간에 걸쳐서 단절되지 않고 다양한 온도 사이클을 수행할 수 있다.
도 2는 본 발명의 유기 캐리어 부재의 실시예를 도시한 것이다. 도시된 바와 같이, 캐리어 부재(20)는 상부면(24)과 하부면(26)을 구비한 유기 기판(22)을 포함하고 있다. 본 발명의 솔더 패드(28)의 배열은 소자(도시하지 않음)를 수용하는 유기 기판(22)의 상부면(24)에 형성되어 있다. 솔더 패드(28)의 배열은 유기 기판(22) 상부면(24)에 장착된 유연한 소자의 금속화 패턴에 대응되도록 패턴이 형성되어 있다.
본 발명의 실시예에 있어서, 유기 기판(22)은 솔더 범프의 형태로 된 전기적인 접속부을 구비한다. 유기 기판(22) 하부면(26)의 솔더 범프(30)는 내부 도전성 구조, 즉 내부 배선(도시의 편의를 위해서 생략함)에 의해서 솔더 패드(28)와 전기적으로 연결되어 있다. 도 2에 도시한 바와 같이, 전기적인 접속부는 캐리어 부재를 인쇄 회로 기판에 표면 장착하도록 하기 위해서 솔더 범프의 배열 형태로 되어 있다. 유기 기판을 외부적으로 접속하기 위한 전기적인 접속부 또한, 예를 들어서 금속화 접점 또는 핀의 형태일 수도 있다.
본 발명을 실시함에 있어서, 예를 들어서 본 발명의 솔더를 유기 기판 표면에 스크린 인쇄법, 디스펜스법(dispense), 전기 도금법으로 형성하는 종래 기술의 솔더 패드 형성 기술을 이용하여 솔더 합금을 유기 기판 상에 불연속적인 솔더 패드로 형성한다. 본 발명의 솔더 패드는 형상이 반구형, 돔형, 원통 기둥형, 페데스탈(pedestal)형, 포스트(post)형, 평평한 직사각형, 모래 시계형 또는 피라미드 구조로 될 수도 있다. 유기 기판 상의 솔더 패드의 배열은 표면에 장착될 특정 반도체 소자와 정렬되고 대응하도록 배치된다. 본 발명의 개시에 있어서의 지침 및 목적을 고려하면, 특정 캐리어 부재에 대해서 최적의 솔더 조성 및 유기 기판을 반드시 결정할 수 있게 된다.
본 발명에 따르면, 유기 기판은 소자를 수용하기 위해서 상부면에 다수의 솔더 패드를 구비하며, 상기 솔더 패드는 주석의 함량이 낮은, 예를 들어 약 20 wt% 이하의 주석을 포함한다. 본 발명의 실시예에 있어서, 솔더 합금은 약 10 wt% 이하의 주석을 포함하도록 제조된다. 본 발명에 따른 적절하게 조성된 솔더는 예를 들어서, 약 85 wt% 내지 약 82 wt%의 납과, 약 12 wt% 내지 약 8 wt%의 안티몬과, 약 10 wt% 내지 약 3 wt%의 주석과 최대 약 5 wt%의 은을 포함한다.
본 발명에 따르면, 이렇게 제조한 솔더 합금을 유기 기판 상에 솔더 패드로 형성시켜서 반도체 소자를 유기 기판으로 상호 접속한다. 본 발명의 일 실시예에 있어서, 유기 기판 상의 솔더의 재유동 온도, 즉 솔더가 전기적인 접속부를 형성하는데 충분한 유동성을 나타내는 온도는 약 270 ℃, 예를 들면 약 260 ℃ 이하이다.
본 발명에 따라서 유기 기판 상에 솔더 패드를 형성하는데 적절한 솔더 합금 과 이들의 용융 특성을 표 1에 나타내었다. 표 1은 또한 비교를 위해서 주석을 고함량 포함하고 있는 종래 기술의 합금의 용융 특성도 나타내고 있다.
합 금 (wt%) 고상선 (℃) 액상선 (℃)
대 소
95 Sn / 5 Sb (종래 기술의 합금) 237 243 ---
83 Pb / 10 Sb / 5 Sn / 2 Ag 237 239 248
85 Pb / 11.5 Sb / 3.5 Sn 240 245 248
85 Pb / 10 Sb / 5 Sn 240 245 253
82 Pb / 10 Sb / 8 Sn 244 245 257
본 발명의 솔더 패드는 유리하게 또한 유기 기판의 일체성과 절충하지 않는 재유동 온도를 구비한다. 본 발명의 일 실시예에 있어서, 유기 기판은 고온에서 안정한 폴리머 재료, 예를 들어서, 술폰, 페놀, 폴리아미드, 비스말레이미드-트리아진, 에폭시 또는 이들의 혼합물을 포함한다. 폴리이미드는 내방사성의 고온에서도 안정한 재료로 유기 기판으로 적합한 라미네이트로 형성될 수도 있다. 예를 들어서, 폴리이미드 자체의 분해 온도는 300 ℃ 이하이다.
또한 폴리이미드는 하나 또는 그 이상의 이미드로 치환된 모노머로 혼성 중합체로 되어 유전 특성 및/또는 열 특성을 개선시킨다. 폴리이미드와 혼성 중합되는 통상적인 모노머에는, 상응하는 폴리이미드 코폴리머를 형성하는 아미드, 페놀, 비스말레이미드, 에폭시 및 에스테르가 포함된다.
본 발명의 유기 기판은 성형 부품 또는 라미네이트 구조의 형태로 제조할 수도 있다. 상기 구조의 하부에서 리드와 솔더 패드를 접속시키는 내부 배선을 구비한 라미네이트 구조는 하나 또는 그 이상의 도전성 층과 함께 선택적인 섬유상 재료, 예를 들어 유리 섬유와 같은 재료를 구비하도록 제조된다. 예를 들어서, 유기 기판은 유기 에폭시-글래스 레진에 기초한 재료, 이를테면 비스말레이미드-트리아진(BT) 레진 또는 열 분해 온도가 높은 FR-4 기판 라미네이트으로 제조할 수도 있다.
본 발명의 일 실시예에 있어서, 유기 기판은 상부면에 다수의 솔더 패드를 구비하는 비스말레이미드-트리아진 에폭시 라미네이트 구조를 포함하고 있다. 라미네이트 상의 솔더 패드는 약 20 wt% 이하의 주석을 포함하며, 재유동 온도는 대략 270 ℃ 이하이다.
본 발명의 실시에 있어서, 표면에 다수의 도전성 접점을 구비하는 소자를 본 발명의 유기 기판 상부면 상의 솔더 패드와 정렬시켜서 소자 조립체를 제조한다. 소자는 표면에 납땜 가능한 도전성 접점을 구비한 것이라면 어떠한 소자라도 좋다. 예를 들어서, 소자는 납 함량이 높은, 예를 들어 97 내지 95 wt%의 납과 3 - 5의 wt%의 주석의 솔더 범프가 형성된 IC, 또는 범프가 형성된 커패시터 또는 다른 납땜 가능한 도전성 접점일 수도 있다. 고함량의 납을 함유하는 솔더 범프와 소자 사이에는 범프 하부 금속부, 즉 크롬, 구리, 금, 티타늄, 니켈 등으로 형성되는 하나 또는 그 이상의 층 또는 합금으로 된 금속부가 있을 수도 있다.
일단 본 발명의 캐리어 부재를 소자와 정렬시키고 나서, 본 발명의 캐리어 부재와 소자 사이에 전기적인 상호 접속부를 형성한다. 전기적인 접속부는 벨트 노 내에서와 같이 적외선을 방사하거나 건조 가열 가스를 유동하거나 이들을 조합하여 유기 기판 상의 솔더 패드를 재유동시키고 소자와 캐리어 부재를 상호 접속하여 형성한다. 본 발명의 한 실시예에 있어서, 캐리어 부재 상의 솔더 패드는 적외선/대 류 방식의 히터를 조합한 공정에 의해서 약 230 ℃로부터 약 270 ℃까지, 예를 들면 캐리어 부재를 약 250 ℃까지 가열하는 것과 같은, 유기 캐리어 부재를 가열하는 공정에 의해서 재유동된다.
본 발명의 일 실시예에 있어서, 상부면의 솔더 패드 배열과 하부면으로부터 연장되고 상부면 상의 솔더 패드와 전기적으로 연결되어 있는 리드 배열을 구비하는 비스말레이미드-트리아진 에폭시 라미네이트를 포함하는 기판을 제공하여 소자 조립체를 제조한다. 이후에 반도체 소자는 기판 상부면 상의 솔더 패드의 배열과 정렬되며, 이 때 솔더 패드는 약 20 wt% 이하의 주석을 포함하며, 재유동 온도는 약 270 ℃이하이다.
상술한 공정 단계와 구조는 소자 조립체를 제조하는 완전한 공정 흐름 또는 집적 반도체 장치의 패키징을 형성하지는 않는다. 본 발명은 본 기술 분야에서 현재 사용되는 전자 패키지 제조 기술과 함께 실시되어야 하며, 본 발명을 이해하는데 있어서 필수적인 통상적으로 실시되는 공정 단계 정도는 포함되어야 한다. 전자 패키지 제조의 일부를 나타내고 있는 단면도로 된 도면은 축적을 고려하여 도시한 것이 아니라, 본 발명의 특징을 도시한 것이다.
현 시점에서 가장 실제적이고 가장 바람직한 실시예와 관련하여 본 발명을 설명하였지만, 본 발명은 개시된 실시예로 제한되는 것이 아니라, 오히려 반대로 첨부된 특허 청구 범위의 사상 및 범위 내에 포함되는 다양한 변형 및 동등한 장치를 포괄하는 것임을 알아야 한다.

Claims (18)

  1. 소자를 장착하는 캐리어 부재(20)에 있어서,
    상부면(24)과 하부면(26)을 구비하는 유기 기판(22)과;
    주석을 포함하되 20 wt% 이하로 포함하고, 재유동 온도가 유기 기판(22)의 분해 온도 이하이며, 장착할 상기 소자를 수용하는 상기 유기 기판(22) 상부면(24)의 다수의 솔더 패드(28)와;
    유기 기판(22) 상부면(24)의 솔더 패드(28)와 전기적으로 연결되어 있는, 유기 기판(22) 하부면(26)의 다수의 전기적인 접속부(30)를 포함하는 것을 특징으로 하는 캐리어 부재.
  2. 삭제
  3. 제 1 항에 있어서,
    솔더 패드(28)는 주석을 10 wt% 이하 포함하는 것을 특징으로 하는 캐리어 부재.
  4. 제 1 항에 있어서,
    솔더 패드(28)는 납을 85 wt% 내지 82 wt%, 안티몬을 12 wt% 내지 8 wt%, 주석을 10 wt% 내지 3 wt%, 은을 최대 5 wt%를 포함하는 것을 특징으로 하는 캐리어 부재.
  5. 제 1 항에 있어서,
    솔더 패드(28)의 재유동 온도는 270 ℃ 이하인 것을 특징으로 하는 캐리어 부재.
  6. 제 1 항에 있어서,
    솔더 패드(28)의 재유동 온도는 260 ℃ 이하인 것을 특징으로 하는 캐리어 부재.
  7. 제 1 항에 있어서,
    솔더 패드(28)는 주석을 20 wt% 이하 포함하고, 재유동 온도가 270 ℃ 이하인 것을 특징으로 하는 캐리어 부재.
  8. 제 1 항에 있어서,
    유기 기판(22)은 라미네이트구조를 포함하는 것을 특징으로 하는 캐리어 부재.
  9. 제 1 항에 있어서,
    유기 기판(22)은 폴리페닐렌 설파이드, 폴리술폰, 폴리에테르술폰, 폴리아리술폰, 페놀, 폴리아미드, 비스말레이미드-트리아진, 에폭시 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 캐리어 부재.
  10. 제 1 항에 있어서,
    유기 기판(22)은 비스말레이미드-트리아진 에폭시 라미네이트를 포함하는 것을 특징으로 하는 캐리어 부재.
  11. 제 1 항에 있어서,
    유기 기판(22)은 성형 플라스틱을 포함하는 것을 특징으로 하는 캐리어 부재.
  12. 제 1 항에 있어서,
    전기적인 접속부(30)는 금속화 접점, 솔더 볼 또는 핀의 형태인 것을 특징으로 하는 캐리어 부재.
  13. 제 1 항에 있어서,
    유기 기판(22)은 비스말레이미드-트리아진 에폭시 라미네이트를 포함하며,
    솔더 패드(28)는 주석을 20 wt% 이하 포함하고 재유동 온도가 270 ℃ 이하인 것을 특징으로 하는 캐리어 부재.
  14. 소자 조립체에 있어서,
    제 1 항의 캐리어 부재(20)와,
    유기 기판(22)의 솔더 패드(28)를 통해서 캐리어 부재와 전기적으로 연결되고, 표면에 다수의 납땜 가능한 도전성 접점을 구비하는 소자를 포함하는 것을 특징으로 하는 소자 조립체.
  15. 제 14 항에 있어서,
    납땜 가능한 접점은 솔더 범프와 전기적으로 연결되어 있는 크롬, 구리 및 금으로 형성된 층 또는 합금을 포함하는 것을 특징으로 하는 소자 조립체.
  16. 제 15 항에 있어서,
    소자는 집적 회로 다이인 것을 특징으로 하는 소자 조립체.
  17. 소자 조립체의 제조 방법에 있어서,
    제 1 항의 캐리어 부재(20)와 함께 표면에 다수의 납땜 가능한 도전성 접점을 구비한 소자를 정렬하여 소자의 납땜 가능한 도전성 접점이 유기 기판(22) 상부면의 솔더 패드(28)와 정렬되도록 하는 단계와,
    소자의 납땜 가능한 도전성 접점과 캐리어 부재(20) 사이에 전기적인 접속부를 형성하여 소자 조립체를 형성하는 단계를 포함하는 것을 특징으로 하는 소자 조립체의 제조 방법.
  18. 제 17 항에 있어서,
    캐리어 부재(20)를 250 ℃까지 가열하여 캐리어 부재 상의 솔더 패드(28)를 재유동시키는 단계를 추가적으로 포함하는 것을 특징으로 하는 소자 조립체의 제조 방법.
KR1020027008119A 1999-12-21 2000-06-15 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지 KR100788011B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17129999P 1999-12-21 1999-12-21
US60/171,299 1999-12-21
US09/482,102 US20020170746A1 (en) 2000-01-13 2000-01-13 Organic packages with solders for reliable flip chip connections
US09/482,102 2000-01-13

Publications (2)

Publication Number Publication Date
KR20020065601A KR20020065601A (ko) 2002-08-13
KR100788011B1 true KR100788011B1 (ko) 2007-12-21

Family

ID=26866932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008119A KR100788011B1 (ko) 1999-12-21 2000-06-15 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지

Country Status (5)

Country Link
US (1) US6812570B2 (ko)
EP (1) EP1243026A1 (ko)
JP (1) JP2003518743A (ko)
KR (1) KR100788011B1 (ko)
WO (1) WO2001047013A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6674291B1 (en) * 2000-10-30 2004-01-06 Agere Systems Guardian Corp. Method and apparatus for determining and/or improving high power reliability in thin film resonator devices, and a thin film resonator device resultant therefrom
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
TW550800B (en) * 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
DE10301934A1 (de) * 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
US8368150B2 (en) * 2003-03-17 2013-02-05 Megica Corporation High performance IC chip having discrete decoupling capacitors attached to its IC surface
US7696611B2 (en) * 2004-01-13 2010-04-13 Halliburton Energy Services, Inc. Conductive material compositions, apparatus, systems, and methods
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
CN102157494B (zh) * 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
US9711926B2 (en) * 2013-11-19 2017-07-18 Lear Corporation Method of forming an interface for an electrical terminal
CN112338387B (zh) * 2015-09-17 2022-12-02 富士电机株式会社 半导体装置用软钎焊材料

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0560276A2 (en) * 1992-03-09 1993-09-15 International Business Machines Corporation IC chip attachment
KR19980068190A (ko) * 1997-02-17 1998-10-15 김광호 자동 적층 및 솔더링 장치 및 3차원 적층형 패키지 소자 제조 방법
KR20010004528A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
KR20020009087A (ko) * 2000-07-24 2002-02-01 한신혁 반도체 패키지 및 그 패키지 방법

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483574A (ko) * 1965-06-24 1967-09-06
US4170472A (en) * 1977-04-19 1979-10-09 Motorola, Inc. Solder system
US4290079A (en) * 1979-06-29 1981-09-15 International Business Machines Corporation Improved solder interconnection between a semiconductor device and a supporting substrate
US4824009A (en) * 1981-12-31 1989-04-25 International Business Machines Corporation Process for braze attachment of electronic package members
CA1302947C (en) * 1985-09-13 1992-06-09 Jerome S. Sallo Copper-chromium-polyimide composite
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JP2891432B2 (ja) * 1989-12-27 1999-05-17 田中電子工業株式会社 半導体材料の接続方法，それに用いる接続材料及び半導体装置
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
GB9014491D0 (en) * 1990-06-29 1990-08-22 Digital Equipment Int Mounting silicon chips
US5154341A (en) * 1990-12-06 1992-10-13 Motorola Inc. Noncollapsing multisolder interconnection
JPH04241443A (ja) * 1991-01-16 1992-08-28 Hitachi Chem Co Ltd 半導体装置及びその製造法
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5288944A (en) * 1992-02-18 1994-02-22 International Business Machines, Inc. Pinned ceramic chip carrier
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5303862A (en) * 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
JP3356840B2 (ja) * 1993-10-14 2002-12-16 富士通株式会社 電気的接続装置及びその形成方法
EP0652072A1 (en) * 1993-11-09 1995-05-10 Matsushita Electric Industrial Co., Ltd. Solder
US5521440A (en) * 1994-05-25 1996-05-28 Crosspoint Solutions, Inc. Low-capacitance, plugged antifuse and method of manufacture therefor
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
US5625166A (en) * 1994-11-01 1997-04-29 Intel Corporation Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5868304A (en) * 1996-07-02 1999-02-09 International Business Machines Corporation Socketable bump grid array shaped-solder on copper spheres
JPH1041621A (ja) * 1996-07-18 1998-02-13 Fujitsu Ltd 錫−ビスマスはんだの接合方法
US5831336A (en) * 1996-07-25 1998-11-03 International Business Machines Corporation Ternary solder for the enhancement of C-4 fatigue life
US5804771A (en) * 1996-09-26 1998-09-08 Intel Corporation Organic substrate (PCB) slip plane "stress deflector" for flip chip deivces
JPH10209618A (ja) * 1997-01-16 1998-08-07 Sanken Electric Co Ltd 回路基板装置及びその製造方法
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
FI970822A (fi) * 1997-02-27 1998-08-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely komponentin liittämiseksi
US5834839A (en) * 1997-05-22 1998-11-10 Lsi Logic Corporation Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
US5959348A (en) * 1997-08-18 1999-09-28 International Business Machines Corporation Construction of PBGA substrate for flip chip packing
JPH1174649A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 配線基板およびその製造方法
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
US6080650A (en) * 1998-02-04 2000-06-27 Texas Instruments Incorporated Method and apparatus for attaching particles to a substrate
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US5938862A (en) * 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
US6127731A (en) * 1999-03-11 2000-10-03 International Business Machines Corporation Capped solder bumps which form an interconnection with a tailored reflow melting point
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
US6229207B1 (en) * 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
AU2001271290A1 (en) * 2000-06-09 2001-12-24 International Rectifier Corporation Dynamic motor drive torque control based on power switching device temperature feedback
US6527563B2 (en) * 2000-10-04 2003-03-04 Gary A. Clayton Grid interposer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0560276A2 (en) * 1992-03-09 1993-09-15 International Business Machines Corporation IC chip attachment
KR19980068190A (ko) * 1997-02-17 1998-10-15 김광호 자동 적층 및 솔더링 장치 및 3차원 적층형 패키지 소자 제조 방법
KR20010004528A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
KR20020009087A (ko) * 2000-07-24 2002-02-01 한신혁 반도체 패키지 및 그 패키지 방법

Also Published As

Publication number Publication date
US20030037959A1 (en) 2003-02-27
WO2001047013A1 (en) 2001-06-28
KR20020065601A (ko) 2002-08-13
US6812570B2 (en) 2004-11-02
EP1243026A1 (en) 2002-09-25
JP2003518743A (ja) 2003-06-10

Similar Documents

Publication Publication Date Title
KR100788011B1 (ko) 플립 칩 접속부를 신뢰성 있게 하기 위해 솔더를 사용한유기 패키지
US6583515B1 (en) Ball grid array package for enhanced stress tolerance
US6994243B2 (en) Low temperature solder chip attach structure and process to produce a high temperature interconnection
US5956606A (en) Method for bumping and packaging semiconductor die
US7759240B2 (en) Use of palladium in IC manufacturing with conductive polymer bump
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US20020114143A1 (en) Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
US6163462A (en) Stress relief substrate for solder ball grid array mounted circuits and method of packaging
US20020047216A1 (en) Ball grid array
US6683387B1 (en) Flip chip carrier package with adapted landing pads
US6229207B1 (en) Organic pin grid array flip chip carrier package
EP1457098A1 (en) Ball grid array package
US6984792B2 (en) Dielectric interposer for chip to substrate soldering
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JPH08288291A (ja) 半導体装置
US20020170746A1 (en) Organic packages with solders for reliable flip chip connections
JP3838530B2 (ja) 半導体装置の製造方法
KR20020065602A (ko) 스루 홀 핀이 배열된 유기 플립 칩 패키지
JP2858760B2 (ja) 有機無機複合多層基板
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
KR20020053422A (ko) 반도체칩의 도전성범프 구조 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 12