KR20020053422A - 반도체칩의 도전성범프 구조 및 그 형성 방법 - Google Patents

반도체칩의 도전성범프 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR20020053422A
KR20020053422A KR1020000083054A KR20000083054A KR20020053422A KR 20020053422 A KR20020053422 A KR 20020053422A KR 1020000083054 A KR1020000083054 A KR 1020000083054A KR 20000083054 A KR20000083054 A KR 20000083054A KR 20020053422 A KR20020053422 A KR 20020053422A
Authority
KR
South Korea
Prior art keywords
conductive
conductive ball
semiconductor chip
ball
balls
Prior art date
Application number
KR1020000083054A
Other languages
English (en)
Other versions
KR100716869B1 (ko
Inventor
신원선
박성수
이선구
김영호
이춘흥
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1020000083054A priority Critical patent/KR100716869B1/ko
Publication of KR20020053422A publication Critical patent/KR20020053422A/ko
Application granted granted Critical
Publication of KR100716869B1 publication Critical patent/KR100716869B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

이 발명은 반도체칩의 도전성범프 구조 및 그 형성 방법에 관한 것으로, 반도체칩의 표면에 형성된 도전성범프의 두께를 증가시킴으로써, 열팽창계수차에 의한 스트레스를 충분히 견딜 수 있도록, 반도체칩의 본딩패드에 기계적 그리고/또는 전기적으로 접속된 도전성범프 구조에 있어서, 상기 반도체칩의 본딩패드에는 일정두께의 제1도전성볼이 융착되어 있고, 상기 제1도전성볼의 표면에는 일정두께의 제2도전성볼이 더 융착된 것을 특징으로 함.

Description

반도체칩의 도전성범프 구조 및 그 형성 방법{Conductive bump structure of semiconductor chip and its forming method}
본 발명은 반도체칩의 도전성범프 구조 및 그 형성 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체칩의 표면에 형성된 도전성범프의 두께를 증가시킴으로써, 열팽창계수차에 의한 스트레스를 폭넓게 흡수할 수 있는 반도체칩의 도전성범프 구조 및 그 형성 방법에 관한 것이다.
반도체패키지 분야에서, 반도체칩과 섭스트레이트 또는 반도체칩 상호간은 기계적으로 그리고/또는 전기적으로 상호 연결될 필요가 있다. 이를 위해 여러 가지 방법들이 발명되었으며, 가장 통상적인 방법이 두 단자(Terminal) 사이를 도전성 와이어(Conductive Wire)로 접속하는 와이어 본딩(Wire Bonding) 방법이다.
그러나, 최근에는 반도체패키지의 크기를 더욱 박형화하는 동시에, 실장밀도를 높이고, 또한 우수한 전기적 성능을 갖도록 플립칩 기술(Filp Chip Technology)을 이용한 접속 방법이 연구 및 시도되고 있다.
상기와 같은 플립칩 기술은 통상 반도체칩의 표면에 도전성범프를 형성하고,이를 뒤집어서 섭스트레이트에 페이스 다운 본딩하는 기술을 지칭한다.
상기와 같이 반도체칩(1')에 도전성범프(4')가 형성된 채 섭스트레트에 페이스 다운 본딩된 상태가 도1에 도시되어 있다.
도시된 바와 같이 반도체칩(1')의 표면에는 다수의 본딩패드(2')가 형성되어 있으며, 상기 본딩패드(2')에는 배선패턴(11')이 형성되어 상기 반도체칩(1')의 비교적 공간이 넓은 영역까지 연장되어 있다. 또한 상기 연장된 배선패턴(11')의 표면에는 도전성범프(4')가 형성되어 있으며, 상기 도전성범프(4')는 인쇄회로기판, 써킷테이프, 써킷필름 또는 리드프레임과 같은 섭스트레이트(9')에 직접 융착되어 있다.
여기서, 상기 도전성범프(4')는 다수의 금속층을 통하여 상기 본딩패드(2')에 직접 형성될 수도 있으며, 또한 상기 도전성범프(4')는 통상 솔더를 이용한 것이다.
도면중 미설명 부호 3'은 상기 반도체칩(1')의 표면 및 배선패턴(11') 등을 외부 환경으로부터 보호하기 위한 보호층이다.
그러나 상기와 같은 종래의 도전성범프(4')는, 그 두께가 너무 작음으로써, 반도체칩(1')의 작동중 발생하는 열이나 외부로부터 가해지는 열에 의해 상기 도전성범프(4')가 스트레스를 받아서 크랙되거나 또는 섭스트레이트(9')로부터 쉽게 분리되는 단점이 있다. 즉, 상기 반도체칩(1'), 도전성범프(4') 및 섭스트레이트(9')의 각 열팽창계수차는 모두 상이하기 때문에, 상기 반도체칩(1')과 섭스트레이트(9')를 상호 기계적 그리고/또는 전기적으로 접속시켜주는도전성범프(4')에 많은 스트레스가 가해짐으로써, 결국 상기 도전성범프(4')가 균열되거나 또는 반도체칩(1')이나 섭스트레이트(9')로부터 분리되는 현상이 빈번히 발생한다.
이를 방지하기 위해 상기 반도체칩(1')과 섭스트레이트(9') 사이에 언더필 물질(Under Fill Material)을 충진하기도 하지만, 결국 상기 도전성범프(4')의 작은 두께로 인해 상기와 같은 크랙, 균열 내지 분리 문제가 완벽하게 해결되지 못하고 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩의 표면에 형성된 도전성범프의 두께를 증가시킴으로써, 열팽창계수차에 의한 스트레스를 폭넓게 흡수할 수 있는 반도체칩의 도전성범프 구조 및 그 형성 방법을 제공하는데 있다.
도1은 종래 반도체칩에 도전성범프가 형성되고, 섭스트레이트에 페이스 다운 본딩(Face Down Bonding)된 상태를 도시한 단면도이다.
도2는 본 발명에 의해 반도체칩에 도전성범프가 형성되고, 섭스트레이트에 페이스 다운 본딩된 상태를 도시한 단면도이다.
도3은 본 발명에 의한 반도체칩의 도전성범프 형성 방법을 도시한 순차 설명도이다.
도4a 내지 도4e는 도3의 순차 설명도에 도시된 도전성범프 형성 방법의 일례를 도시한 것이다.
도5는 본 발명에 의한 다른 반도체칩의 도전성범프 형성 방법을 도시한 순차 설명도이다.
도6a 내지 6c는 도5의 순차 설명도에 도시된 도전성범프 형성 방법의 일례를 도시한 것이다.
- 도면중 주요 부호에 대한 설명 -
1; 반도체칩2; 본딩패드(Bonding Pad)
3; 칩의 보호층4; 도전성범프(Conductive Bump)4a; 제1도전성볼4b; 제2도전성볼
5; 마스크(Mask)5a; 홀(Hole)
6; 접착테이프6a; 접착층
7; 평판8; 리플로우용 보호층
9; 섭스트레이트(Substrate)11; 배선패턴
상기한 목적을 달성하기 위해 본 발명의 제1태양(態樣)은 반도체칩의 본딩패드에 기계적 그리고/또는 전기적으로 접속된 도전성범프 구조에 있어서, 상기 반도체칩의 본딩패드에는 일정두께의 제1도전성볼이 융착되어 있고, 상기 제1도전성볼의 표면에는 일정두께의 제2도전성볼이 더 융착된 것을 특징으로 한다.
여기서, 상기 제1도전성볼과 제2도전성볼의 전체 두께는 어느 한 도전성볼의 직경보다 더 크게 되어 있다.
또한, 상기 제1도전성볼과 제2도전성볼의 전체 형태는 대략 원통형으로서,중간부분이 다른 부분에 비해 가늘게 형성될 수 있다.
또한, 상기 제1도전성볼과 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더(Solder)가 이용될 수 있다.
상기 제1도전성볼은 납(Pb)의 중량비율이 상기 제2도전성볼보다 많을 수 있다.
또한, 상기 제2도전성볼은 납(Pb)의 중량비율이 상기 제1도전성볼보다 많을 수 있다.
더불어, 상기 제1도전성볼은 녹는점이 상기 제2도전성볼보다 더 낮을 수 있다.
또한, 상기 제2도전성볼은 녹는점이 상기 제1도전성볼보다 더 낮을 수도 있다.
계속해서, 상기한 본 발명의 목적을 달성하기 위해 본 발명의 제2태양(態樣)은 반도체칩의 본딩패드에 기계적 그리고/또는 전기적으로 접속되는 도전성범프를 형성하는 방법에 있어서, 다수의 홀이 형성된 마스크와 일면에 접착층이 형성된 접착테이프를 준비하는 단계와; 상기 마스크를 상기 접착테이프의 접착층에 접착시키고, 상기 마스크의 각 홀에 제2도전성볼을 투입하여, 상기 각 제2도전성볼이 상기 접착테이프의 접착층에 접착되도록 하는 단계와; 상기 마스크를 제거하고, 각 제2도전성볼을 평판으로 눌러줌으로써, 상기 각 제2도전성볼이 접착테이프의 접착층 내측에 위치하도록 단계와; 다수의 제1도전성볼이 미리 형성된 반도체칩을 준비하고, 상기 반도체칩의 제1도전성볼과 상기 접착테이프상에 위치된 각 제2도전성볼의위치를 맞춘 상태에서 리플로우(Reflow)하여 상기 제1도전성볼과 상기 제2도전성볼이 상호 융착되도록 하는 단계와; 상기 접착테이프를 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 반도체칩에 이미 형성된 제1도전성볼과 접착테이프상에 위치된 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용될 수 있다.
상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 접착테이프상에 위치된 제2도전성볼보다 많을 수 있다.
상기 접착테이프상에 위치된 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많을 수도 있다.
또한, 상기 반도체칩에 이미 형성된 제1도전성볼은 상기 접착테이프에 위치된 제2도전성볼의 녹는점보다 더 낮은 것이 이용될 수 있다.
또한, 상기 접착테이프상에 위치된 제2도전성볼은 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮은 것이 이용될 수도 있다.
계속해서, 상기한 목적을 달성하기 위해 본 발명의 제3태양(態樣)은 반도체칩의 본딩패드에 기계적 그리고/또는 전기적으로 접속되는 도전성범프를 형성하는 방법에 있어서, 제1도전성볼이 이미 형성되고, 상기 제1도전성볼의 표면은 외측으로 오픈되도록 보호층이 코팅된 반도체칩을 제공하는 단계와; 상기 보호층 표면을 통해 오픈된 제1도전성볼의 표면에 새로운 제2도전성볼을 리플로우하는 단계와; 상기 반도체칩의 표면에서 상기 보호층을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 반도체칩에 이미 형성된 제1도전성볼과 새롭게 리플로우되는 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용될 수 있다.
상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 새롭게 리플로우되는 제2도전성볼보다 많을 수 있다.
상기 새롭게 리플로우되는 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많을 수도 있다.
또한, 상기 반도체칩에 이미 형성된 제1도전성볼은 상기 새롭게 리플로우되는 제2도전성볼의 녹는점보다 더 낮은 것이 이용될 수 있다.
또한, 상기 새롭게 리플로우되는 제2도전성볼은 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮은 것이 이용될 수도 있다.
마지막으로, 상기 새롭게 리플로우되는 제2도전성볼은 솔더 프린팅(Solder pringting) 또는 솔더 도금(Solder Plating)에 의해 형성될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체칩의 도전성범프 구조 및 그 형성 방법에 의하면, 반도체칩의 표면에 형성된 도전성범프가 제1도전성볼과 제2도전성볼로 이루어짐으로써, 그 전체 두께 내지 높이가 종래에 비하여 대략 2배 이상이 된다.
또한, 단순히 도전성범프의 체적이 커지는 것이 아니라 그 단면적은 그대로 유지하면서 두께 또는 높이만을 대략 2배 이상으로 향상시킬 수 있게 된다.
결국, 본 발명에 의한 도전성범프는 그 두께 또는 높이가 종래에 비해 커짐으로써, 반도체칩, 도전성범프 및 섭스트레이트의 상이한 열팽창계수차에 의한 스트레스를 상기 도전성범프가 폭넓게 흡수할 수 있게 된다. 따라서, 종래와 같이 상기 도전성범프가 크랙되거나, 균열되거나 또는 분리되지 않게 되고, 결국 도전성범프의 신뢰성이 향상된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2는 본 발명에 의해 반도체칩(1)에 도전성범프(4)가 형성되고, 상기 반도체칩(1)이 섭스트레이트(9)에 페이스 다운 본딩된 상태를 도시한 단면도이다. 이를 참조하여 본 발명의 제1태양(態樣)인 반도체칩(1)의 도전성범프(4) 구조를 설명한다.
도시된 바와 같이 반도체칩(1)의 본딩패드(2)에는 배선패턴(11)이 형성되어 있고, 상기 배선패턴(11)의 단부에는 제1도전성볼(4a)이 융착되어 있다. 물론, 상기 본딩패드(2)에 직접 제1도전성볼(4a)이 형성될 수 있으며, 상기 본딩패드(2) 및 배선패턴(11)은 보호층(3)으로 코팅되어 있다.
또한, 상기 제1도전성볼(4a)의 표면에는 일정두께의 제2도전성볼(4b)이 더 융착되어 있다. 따라서, 상기 제1도전성볼(4a)과 상기 제2도전성볼(4b)의 전체 두께는 종래에 비해 대략 2배 정도 커지게 된다. 물론, 상기 제1도전성볼(4a)과 제2도전성볼(4b)의 전체 두께는 어느 한 도전성볼의 직경보다 더 크게 되어 있다.
또한, 상기 제1도전성볼(4a)과 제2도전성볼(4b)의 전체 형태는 대략 원통형으로서, 중간부분이 다른 부분에 비해 가늘게 형성되어 있다.
한편, 상기 제1도전성볼(4a)과 제2도전성볼(4b)은 주석(Sn)과 납(Pb)의 합금인 솔더(Solder)를 이용하여 형성된 것이다. 물론, 상기 솔더 뿐만 아니라, 금(Ni), 니켈(Ni), 팔라디엄(Pd) 또는 이들의 합금이 이용될 수도 있다.
더불어, 상기 제1도전성볼(4a)은 납(Pb)의 중량비율이 상기 제2도전성볼(4b)보다 많은 것이 이용될 수 있다. 예를 들어 상기 제1도전성볼(4a)은 75/25의 Sn/Pb로 되고, 상기 제2도전성볼(4b)은 75/15의 Sn/Pb로 될 수 있다.
또한, 역으로 상기 제2도전성볼(4b)은 납(Pb)의 중량비율이 상기 제1도전성볼(4a)보다 많은 것이 이용될 수도 있다.
바람직하기로는 상기 제2도전성볼(4b)의 납(Pb) 중량비율이 상기 제1도전성볼(4a)보다 많은 것이 이용됨이 바람직하다. 즉, 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)의 녹는점보다 높게 되도록 함이 바람직하다. 그러나 이러한 납의 중량 비율로 본 발명을 한정하는 것은 아니며, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)은 동일한 납(Pb) 중량 비율을 가질 수도 있다.
또한, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)로서 상기 솔더외의 물질을 사용했을 경우라도, 상기 제1도전성볼(4a)의 녹는점은 상기 제2도전성볼(4b)보다 더 낮은 것이 되도록 하거나 또는 역으로 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)보다 더 낮은 것이 되도록 할 수 있다. 바람직하기로는 전술한 바와 같이 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)의 녹는점보다 더 낮게 되도록 한다. 여기서도 마찬가지로, 상기와 같은 녹는점으로 본 발명을 한정하는 것은 아니며, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 녹는점은 동일할수도 있다.
도3은 본 발명에 의한 반도체칩(1)의 도전성범프(4) 형성 방법을 도시한 순차 설명도이고, 도4a 내지 도4e는 도3의 순차 설명도에 도시된 도전성범프(4) 형성 방법의 일례를 도시한 것이다. 이를 참조하여 본 발명의 제2태양(態樣)인 도전성범프(4)의 형성 방법을 설명한다.
1. 홀이 형성된 마스크와 접착테이프 준비 단계로서(S1, 도4a 참조), 다수의 홀(5a)이 행과 열을 가지며 어레이(Array)된 마스크(5)를 준비하고, 또한 상기 마스크(5)에 해당하는 넓이를 가지며 표면에 접착층(6a)이 형성된 접착테이프(6)를 준비한다.
2. 마스크의 홀에 제2도전성볼을 투입하는 단계로서(S2,도4b 참조), 상기 마스크(5)에 형성된 모든 홀(5a)에 일정 직경을 갖는 제2도전성볼(4b)을 투입하여 상기 접착테이프(6)의 접착층(6a)에 접착되도록 한다.
3. 도전성볼의 프레싱(Pressing) 단계로서(S3, 도4c 참조), 상기 접착테이프(6)상에 접착된 마스크(5)를 제거하고, 대략 평평한 면을 갖는 평판(7)을 이용하여 상기 모든 제2도전성볼(4b)을 상기 접착테이프(6)의 접착층(6a) 내측까지 밀어 넣는다. 상기 공정을 통해 상기 제2도전성볼(4b)은 상면만이 상기 접착층(6a)의 표면으로부터 오픈된 상태가 된다.
4. 리플로우(Reflow) 단계로서(S4, 도4d 참조), 제1도전성볼(4a)이 이미 형성된 반도체칩(1)을 준비하고, 상기 반도체칩(1)의 제1도전성볼(4a)과 상기 접착테이프(6)의 접착층(6a) 내측에 위치된 제2도전성볼(4b) 사이의 위치를 맞춘후, 이를고온(대략 200~250℃)의 퍼니스(Furnace)에 투입하여 상기 제2도전성볼(4b)이 상기 제1도전성볼(4a)에 융착되도록 한다.
5. 접착테이프 제거 단계로서(S5, 도4e 참조), 상기 반도체칩(1)의 표면으로부터 상기 접착테이프(6)를 제거함으로써, 상기 접착테이프(6) 표면에 형성된 접착층(6a)이 상기 제2도전성볼(4b) 및 제1도전성볼(4a)로부터 박리되도록 한다.
여기서, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)과 접착테이프(6)상에 위치된 제2도전성볼(4b)은 주석(Sn)과 납(Pb)의 합금인 솔더를 이용함이 바람직하며, 이밖에도 금(Au), 니켈(Ni), 팔라듐(Pd) 또는 이들의 합금을 이용할 수 있다.
또한, 상기 솔더로서 상기 제1도전성볼(4a) 및 제2도전성볼(4b)을 형성하였을 경우, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 납(Pb)의 중량비율이 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)보다 많게 되도록 할 수 있다.
또한, 역으로 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)은 납(Pb)의 중량비율이 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)보다 많은 것을 이용할 수도 있다.
바람직하기로, 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)의 납(Pb) 중량 비율이 더 많도록 함으로써, 상기 제2도전성볼(4b)의 녹는점이 상기 제1도전성볼(4a)의 녹는점보다 더 낮게 하도록 한다.
또한, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)로서, 솔더외의 물질을 이용했을 경우에도, 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 상기 접착테이프(6)에 위치된 제2도전성볼(4b)의 녹는점보다 더 낮은 것이 이용될 수 있다. 또한 역으로 상기 접착테이프(6)상에 위치된 제2도전성볼(4b)은 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)의 녹는점보다 더 낮은 것이 이용될 수도 있다.
더불어, 여기서는 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 상대적인 납(Pb) 중량 비율 또는 녹는점을 특정하였으나, 이것으로 본발명이 한정되는 것은 아니다. 즉, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 납(Pb) 중량 비율을 동일할 수도 있고, 또한 그 녹는점도 동일한 것이 이용될 수 있다.
도5는 본 발명에 의한 다른 반도체칩(1)의 도전성범프(4) 형성 방법을 도시한 순차 설명도이고, 도6a 내지 6c는 도5의 순차 설명도에 도시된 도전성범프(4)의 형성 방법의 일례를 도시한 것이다. 이를 참조하여 본 발명의 제3태양(態樣)인 도전성범프(4)의 형성 방법을 설명한다.
1. 반도체칩의 표면에 제1도전성볼(4a) 형성 및 보호층(8) 코팅 단계로서(S1, 도5a 참조), 제1도전성볼(4a)이 이미 형성되고, 상기 제1도전성볼(4a)의 표면은 외측으로 오픈되도록 보호층(8)이 코팅된 반도체칩(1)을 제공한다. 여기서, 상기 보호층(8)은 통상적인 고분자 수지를 이용할 수 있으며, 상기 보호층(8) 표면으로 제1도전성볼(4a)의 상면이 오픈되도록 한다.
2. 제2도전성볼 리플로우 단계로서(S2, 도5b 참조), 상기 상기 보호층(8) 표면을 통해 오픈된 제1도전성볼(4a)의 표면에 새로운 제2도전성볼(4b)을 리플로우한다.
상기 리플로우는 상기 제1도전성볼(4a)의 표면에 끈적한 플럭스(Flux)를 돗팅(Dotting)하고, 그 플럭스 상에 제2도전성볼(4b)을 임시로 부착한 후 수행함이 바람직하다.
3. 보호층 제거 단계로서(S3, 도6c 참조), 상기 반도체칩(1)의 표면에서 상기 보호층(8)을 제거함으로써, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)이 모두 외부로 오픈되도록 한다.
여기서, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)과 새롭게 리플로우되는 제2도전성볼(4b)은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용될 수 있으며, 이밖에도 금(Au), 니켈(Ni), 팔라디엄(Pd) 또는 이들의 합금이 이용될 수도 있다.
또한, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)을 솔더로 형성하였을 경우, 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 납(Pb)의 중량비율이 상기 새롭게 리플로우되는 제2도전성볼(4b)보다 많게 되도록 할 수 있다.
또한, 역으로 상기 새롭게 리플로우되는 제2도전성볼(4b)은 납(Pb)의 중량비율이 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)보다 많게 되도록 할 수도 있다.
한편, 상기 솔더외의 물질로 상기 제1도전성볼(4a) 및 제2도전성볼(4b)을 형성하였을 경우에도 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)은 상기 새롭게 리플로우되는 제2도전성볼(4b)의 녹는점보다 더 낮은 것이 이용되도록 할 수 있다.
또한, 상기 새롭게 리플로우되는 제2도전성볼(4b)은 상기 반도체칩(1)에 이미 형성된 제1도전성볼(4a)의 녹는점보다 더 낮은 것이 이용될 수도 있다.
더불어, 상기 새롭게 리플로우되는 제2도전성볼(4b)은 통상적인 솔더 프린팅(Solder Printing) 또는 솔더 도금(Solder Plating)에 의해 형성될 수도 있다. 즉, 소정 형상으로 개구부가 형성된 스크린을 상기 보호층(8)이 형성된 반도체칩(1) 표면에 밀착시켜 솔더페이스트(Solder Paste)를 프린팅한 후 리플로우함으로써, 제2도전성볼(4b)을 형성하거나 또는 상기 보호층(8) 외측으로 노출된 제1도전성볼(4a) 표면에 솔더를 전해 도금 또는 무전해 도금 방법을 이용하여 제2도전성볼(4b)을 형성할 수 있다. 상기와 같은 솔더 프린팅 또는 솔더 도금법을 이용할 경우 상기 제2도전성볼(4b)의 형상은 단면상 대략 구형이 아닌 타원형상이 될 것이다.
더불어, 여기서는 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 상대적인 납(Pb) 중량 비율 또는 녹는점을 특정하였으나, 이것으로 본 발명이 한정되는 것은 아니다. 즉, 상기 제1도전성볼(4a) 및 제2도전성볼(4b)의 납(Pb) 중량 비율을 동일할 수도 있고, 또한 그 녹는점도 동일한 것이 이용될 수 있다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체칩의 도전성범프 구조 및 그 형성 방법에 의하면, 반도체칩의 표면에 형성된 도전성범프가 제1도전성볼과 제2도전성볼로 이루어짐으로써, 그 전체 두께 내지 높이가 종래에 비하여 대략 2배 이상이 되어 충분한 스탠드 오프 하이트(Stand Off Height, 열팽창계수차에 의한 스트레스를 극복할 수 있도록 하는 도전성범프의 최소 두께 또는 높이)를 갖게 된다.
또한, 단순히 도전성범프의 체적이 커지는 것이 아니라 그 단면적은 그대로 유지하면서 두께 또는 높이만을 대략 2배 이상으로 향상시킬 수 있게 됨으로써, 열팽창계수차에 의한 스트레스를 더욱 효과적으로 흡수할 수 있게 된다.
결국, 본 발명에 의한 도전성범프는 그 두께 또는 높이가 종래에 비해 커짐으로써, 반도체칩, 도전성범프 및 섭스트레이트의 상이한 열팽창계수차에 의한 스트레스를 상기 도전성범프가 폭넓게 흡수할 수 있되고, 따라서, 종래와 같이 상기 도전성범프가 크랙되거나, 균열되거나 또는 분리되지 않게 되고, 상기 도전성범프의 신뢰성을 향상시키게 된다.

Claims (14)

  1. 반도체칩의 본딩패드에 기계적 그리고/또는 전기적으로 접속된 도전성범프 구조에 있어서,
    상기 반도체칩의 본딩패드에는 일정두께의 제1도전성볼이 융착되어 있고, 상기 제1도전성볼의 표면에는 일정두께의 제2도전성볼이 더 융착된 것을 특징으로 하는 반도체칩의 도전성범프 구조.
  2. 제1항에 있어서, 상기 제1도전성볼과 제2도전성볼의 전체 형태는 대략 원통형으로서, 중간부분이 다른 부분에 비해 가늘게 형성된 것을 특징으로 하는 반도체칩의 도전성범프 구조.
  3. 제1항에 있어서, 상기 제1도전성볼과 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더(Solder)인 것을 특징으로 하는 반도체칩의 도전성범프 구조.
  4. 제3항에 있어서, 상기 제1도전성볼은 납(Pb)의 중량비율이 상기 제2도전성볼보다 많게 하여, 상기 제1도전성볼의 녹는점이 상기 제2도전볼보다 더 낮게 되도록함을 특징으로 하는 반도체칩의 도전성범프 구조.
  5. 제3항에 있어서, 상기 제2도전성볼은 납(Pb)의 중량비율이 상기 제1도전성볼보다 많게하여, 상기 제2도전성볼의 녹는점이 상기 제1도전성볼보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 구조.
  6. 반도체칩의 본딩패드에 기계적 그리고/또는 전기적으로 접속되는 도전성범프를 형성하는 방법에 있어서,
    다수의 홀이 형성된 마스크와 일면에 접착층이 형성된 접착테이프를 준비하는 단계와;
    상기 마스크를 상기 접착테이프의 접착층에 접착시키고, 상기 마스크의 각 홀에 제2도전성볼을 투입하여, 상기 각 제2도전성볼이 상기 접착테이프의 접착층에 접착되도록 하는 단계와;
    상기 마스크를 제거하고, 각 제2도전성볼을 평판으로 눌러줌으로써, 상기 각 제2도전성볼이 접착테이프의 접착층 내측에 위치하도록 단계와;
    다수의 제1도전성볼이 미리 형성된 반도체칩을 준비하고, 상기 반도체칩의 제1도전성볼과 상기 접착테이프상에 위치된 각 제2도전성볼의 위치를 맞춘 상태에서 리플로우(Reflow)하여 상기 제1도전성볼과 상기 제2도전성볼이 상호 융착되도록 하는 단계와;
    상기 접착테이프를 제거하는 단계를 포함하여 이루어진 반도체칩의 도전성범프 형성 방법.
  7. 제6항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼과 접착테이프상에 위치된 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용됨을 특징으로 하는 반도체칩의 도전성범프 형성 방법.
  8. 제7항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 접착테이프상에 위치된 제2도전성볼보다 많게 하여, 상기 반도체칩에 이미 형성된 제1도전성볼이 상기 접착테이프에 위치된 제2도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.
  9. 제7항에 있어서, 상기 접착테이프상에 위치된 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많게 하여, 상기 접착테이프상에 위치된 제2도전성볼이 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.
  10. 반도체칩의 본딩패드에 기계적 그리고/또는 전기적으로 접속되는 도전성범프를 형성하는 방법에 있어서,
    제1도전성볼이 이미 형성되고, 상기 제1도전성볼의 표면은 외측으로 오픈되도록 보호층이 코팅된 반도체칩을 제공하는 단계와;
    상기 보호층 표면을 통해 오픈된 제1도전성볼의 표면에 새로운 제2도전성볼을 리플로우하는 단계와;
    상기 반도체칩의 표면에서 상기 보호층을 제거하는 단계를 포함하여 이루어진 반도체칩의 도전성범프 형성 방법.
  11. 제10항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼과 새롭게 리플로우되는 제2도전성볼은 주석(Sn)과 납(Pb)의 합금인 솔더가 이용됨을 특징으로 하는 반도체칩의 도전성범프 형성 방법.
  12. 제11항에 있어서, 상기 반도체칩에 이미 형성된 제1도전성볼은 납(Pb)의 중량비율이 상기 새롭게 리플로우되는 제2도전성볼보다 많게 하여, 상기 반도체칩에 이미 형성된 제1도전성볼이 상기 새롭게 리플로우되는 제2도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.
  13. 제11항에 있어서, 상기 새롭게 리플로우되는 제2도전성볼은 납(Pb)의 중량비율이 상기 반도체칩에 이미 형성된 제1도전성볼보다 많게 하여, 상기 새롭게 리플로우되는 제2도전성볼이 상기 반도체칩에 이미 형성된 제1도전성볼의 녹는점보다 더 낮게 되도록 함을 특징으로 하는 반도체칩의 도전성범프 형성 방법.
  14. 제10항에 있어서, 상기 새롭게 리플로우되는 제2도전성볼은 솔더 프린팅(Solder Printing) 또는 솔더 도금(Solder Plating)에 의해 형성됨을 특징으로 하는 반도체칩의 도전성범프 형성 방법.
KR1020000083054A 2000-12-27 2000-12-27 반도체칩의 도전성범프 구조 및 그 형성 방법 KR100716869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083054A KR100716869B1 (ko) 2000-12-27 2000-12-27 반도체칩의 도전성범프 구조 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083054A KR100716869B1 (ko) 2000-12-27 2000-12-27 반도체칩의 도전성범프 구조 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020053422A true KR20020053422A (ko) 2002-07-05
KR100716869B1 KR100716869B1 (ko) 2007-05-09

Family

ID=27686797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083054A KR100716869B1 (ko) 2000-12-27 2000-12-27 반도체칩의 도전성범프 구조 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR100716869B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112039A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JP3004573B2 (ja) * 1995-10-17 2000-01-31 三基工業株式会社 水路用フロート弁装置
KR970053186A (ko) * 1995-12-29 1997-07-29 김광호 스터드 범프를 이용한 인터콘넥션 방법
JPH10303205A (ja) * 1997-04-30 1998-11-13 Tanaka Denshi Kogyo Kk バンプ電極形成用材料及び電子部品

Also Published As

Publication number Publication date
KR100716869B1 (ko) 2007-05-09

Similar Documents

Publication Publication Date Title
US6610591B1 (en) Methods of ball grid array
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
US7569935B1 (en) Pillar-to-pillar flip-chip assembly
US7319276B2 (en) Substrate for pre-soldering material and fabrication method thereof
JP4817892B2 (ja) 半導体装置
US7749806B2 (en) Fabricating process of a chip package structure
US20070120268A1 (en) Intermediate connection for flip chip in packages
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP2581456B2 (ja) 部品の接続構造及びその製造方法
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US7960214B2 (en) Chip package
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP3838530B2 (ja) 半導体装置の製造方法
KR100716869B1 (ko) 반도체칩의 도전성범프 구조 및 그 형성 방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
TWI496250B (zh) 封裝基板及其製法
JP2002026073A (ja) 半導体装置およびその製造方法
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
KR100437278B1 (ko) 반도체 플립칩 패키지 제조방법
KR100426391B1 (ko) 금속 범프의 제조 방법
JP2741611B2 (ja) フリップチップボンディング用基板
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法
US7235429B2 (en) Conductive block mounting process for electrical connection
EP1621278A1 (en) Substrate for Pre-soldering material and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13