JP2735045B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2735045B2 JP2735045B2 JP7238022A JP23802295A JP2735045B2 JP 2735045 B2 JP2735045 B2 JP 2735045B2 JP 7238022 A JP7238022 A JP 7238022A JP 23802295 A JP23802295 A JP 23802295A JP 2735045 B2 JP2735045 B2 JP 2735045B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- substrate
- main surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特に表面実装型で外部端子となる
ピンを格子状に配列するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａ
ｒｒａｙ）またはＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒ
ａｙ）タイプの半導体装置におけるスルーホール等の接
続ホールの直下に設けた外部端子の構造およびその形成
方法に関する。
の製造方法に係わり、特に表面実装型で外部端子となる
ピンを格子状に配列するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａ
ｒｒａｙ）またはＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒ
ａｙ）タイプの半導体装置におけるスルーホール等の接
続ホールの直下に設けた外部端子の構造およびその形成
方法に関する。
【０００２】
【従来の技術】図６に、例えば特開昭６２−１２３７４
３号公報に開示されてあるような従来技術のＢＧＡ型半
導体装置の断面図を示す。プリント基板２の第１の主面
（表面）３１上に半導体素子１をマウント材３により搭
載し、ボンディングワイヤー４にてプリント基板上の導
体配線６と電気的に接続した後、封止樹脂５により封止
する。
３号公報に開示されてあるような従来技術のＢＧＡ型半
導体装置の断面図を示す。プリント基板２の第１の主面
（表面）３１上に半導体素子１をマウント材３により搭
載し、ボンディングワイヤー４にてプリント基板上の導
体配線６と電気的に接続した後、封止樹脂５により封止
する。
【０００３】基板２にはスルーホール７が設けられてお
り、このスルーホールにディッピング法による溶融半田
や半田ペースト塗布後の加熱リフロー法等により、上面
で導体配線６に接続する充填半田１５を充填し、さらに
基板の第２の主面（裏面）３２から半田溶融により先端
が半球状となった半田を突出させた半田突出部１６を形
成して外部端子１０としている。
り、このスルーホールにディッピング法による溶融半田
や半田ペースト塗布後の加熱リフロー法等により、上面
で導体配線６に接続する充填半田１５を充填し、さらに
基板の第２の主面（裏面）３２から半田溶融により先端
が半球状となった半田を突出させた半田突出部１６を形
成して外部端子１０としている。
【０００４】また図７にピン挿入タイプの従来技術のＰ
ＧＡ型半導体装置の断面図を示す。金属膜で構成されか
つ導電配線６に接続するスルーホール導電膜８が予じめ
内壁に形成してあるスルーホール７に、半田メッキを予
め施して有る金属ピン１７を挿入した後、ピン先端部に
半田ディップによりボール状の半田溜り１８を形成して
外部端子１０としている。スルーホールの直径は０．２
〜０．４ｍｍである。半田メッキを含めたピン径はスル
ーホール導電膜８の内径で定まるスルーホールの直径と
同じか、もしくはやや大きい突起を持たせることもあ
る。この場合、スルーホール導電膜８の金属膜および半
田メッキを含めた金属ピンの変形を伴ないながら金属ピ
ンを圧入して挿入する。半田メッキ厚は５μｍ前後と薄
いためにピン挿入後は不安定であるから半田ディップに
よる半田コートを施し固定する必要がある。また、基板
の第２の主面（裏面）３２から突出するピン先端の半田
溜り１８は半田ボールの役目をして、先端が半田の半球
状の外部端子１０となる。
ＧＡ型半導体装置の断面図を示す。金属膜で構成されか
つ導電配線６に接続するスルーホール導電膜８が予じめ
内壁に形成してあるスルーホール７に、半田メッキを予
め施して有る金属ピン１７を挿入した後、ピン先端部に
半田ディップによりボール状の半田溜り１８を形成して
外部端子１０としている。スルーホールの直径は０．２
〜０．４ｍｍである。半田メッキを含めたピン径はスル
ーホール導電膜８の内径で定まるスルーホールの直径と
同じか、もしくはやや大きい突起を持たせることもあ
る。この場合、スルーホール導電膜８の金属膜および半
田メッキを含めた金属ピンの変形を伴ないながら金属ピ
ンを圧入して挿入する。半田メッキ厚は５μｍ前後と薄
いためにピン挿入後は不安定であるから半田ディップに
よる半田コートを施し固定する必要がある。また、基板
の第２の主面（裏面）３２から突出するピン先端の半田
溜り１８は半田ボールの役目をして、先端が半田の半球
状の外部端子１０となる。
【０００５】
【発明が解決しようとする課題】上記図６に示す半田充
填タイプでは、半田の充填が難しくボイドが発生しやす
い上、さらに先端に於ける半球状の半田の突出量のばら
つきが大きいため充分な高さを得ることが難しい。表面
実装後のスタンドオフ高さは０．２５ｍｍ以上必要であ
り、これは実装後の洗浄を行うための最少高さであるた
め半導体装置としては突出部の高さを０．５ｍｍ以上確
保する必要がある。しかし突出部の高さのばらつきは大
きく、０．２ｍｍから１ｍｍを越えるものが出ることも
珍しくないうえコプラナリティを０．１５ｍｍ以下にす
ることは殆ど不可能である。さらに実装後の溶融半田は
中にボイドがあるとスルーホールの中を逆上するため、
突出部の半田量は減少してしまい、充分な実装半田接続
が得られないという不具合がある。またフラックスがス
ルーホール内に残留することが多く、スルーホール内の
導電膜を腐食させ断線不良の原因とも成りやすかった。
填タイプでは、半田の充填が難しくボイドが発生しやす
い上、さらに先端に於ける半球状の半田の突出量のばら
つきが大きいため充分な高さを得ることが難しい。表面
実装後のスタンドオフ高さは０．２５ｍｍ以上必要であ
り、これは実装後の洗浄を行うための最少高さであるた
め半導体装置としては突出部の高さを０．５ｍｍ以上確
保する必要がある。しかし突出部の高さのばらつきは大
きく、０．２ｍｍから１ｍｍを越えるものが出ることも
珍しくないうえコプラナリティを０．１５ｍｍ以下にす
ることは殆ど不可能である。さらに実装後の溶融半田は
中にボイドがあるとスルーホールの中を逆上するため、
突出部の半田量は減少してしまい、充分な実装半田接続
が得られないという不具合がある。またフラックスがス
ルーホール内に残留することが多く、スルーホール内の
導電膜を腐食させ断線不良の原因とも成りやすかった。
【０００６】一方、図７に示す従来技術でも同様に半田
ディップによる半田のボリュウムの不均一性が大きく、
それをコントロールすることは非常に難しい。加えて、
ピン抜けを防止するためピン挿入部はスルーホール径よ
り大きいものを使い、圧入により挿入し、さらにピンは
堅く、このために基板はピン挿入後、基板の体積膨張に
より基板全体の反りを招きやすかった。そのためにピン
の先端長のばらつきを招きコプラナリティを大きく阻害
することになった。さらに基板が薄い場合はピンの固定
が不安定な上、垂直に立てることが困難でコプラナリテ
ィはますます悪化するという課題があった。
ディップによる半田のボリュウムの不均一性が大きく、
それをコントロールすることは非常に難しい。加えて、
ピン抜けを防止するためピン挿入部はスルーホール径よ
り大きいものを使い、圧入により挿入し、さらにピンは
堅く、このために基板はピン挿入後、基板の体積膨張に
より基板全体の反りを招きやすかった。そのためにピン
の先端長のばらつきを招きコプラナリティを大きく阻害
することになった。さらに基板が薄い場合はピンの固定
が不安定な上、垂直に立てることが困難でコプラナリテ
ィはますます悪化するという課題があった。
【０００７】さらに図６および図７に示す両従来技術の
半導体装置に言えることであるが、外部端子を形成する
ために半田を完全に溶融する熱履歴とフラックス洗浄工
程が必要なために工数が増加しかつ品質に問題を起こし
易かった。外部端子を形成するための溶融半田へのディ
ッピング法は２４０℃前後の加熱処理を必要とし、さら
にフラックスの使用は避けられないから、処理後はフラ
ックス洗浄をしなければならなかった。また半導体装置
の組立前に外部端子接続を行う場合などは、予め半導体
素子搭載部、及びインナリードをテーピング等により保
護する必要がある為、より工数の増加を余儀なくされ
た。プリント基板を用いた半導体装置は水分の吸湿が多
く、表面実装時のリフロー加熱温度２４０℃前後に全体
が加熱されると、基板の剥離、樹脂のクラック等を起こ
しやすくなる欠陥を有しており、このために実装前の乾
燥ベークは必要不可欠であった。よってプリント基板を
用いる半導体装置の組立の際の外部端子の取付けにおけ
る半田付けにおいても同様で、半田ディッピング、リフ
ロー前には半導体装置を乾燥ベークしなければならない
為に工数がかかる課題があった。
半導体装置に言えることであるが、外部端子を形成する
ために半田を完全に溶融する熱履歴とフラックス洗浄工
程が必要なために工数が増加しかつ品質に問題を起こし
易かった。外部端子を形成するための溶融半田へのディ
ッピング法は２４０℃前後の加熱処理を必要とし、さら
にフラックスの使用は避けられないから、処理後はフラ
ックス洗浄をしなければならなかった。また半導体装置
の組立前に外部端子接続を行う場合などは、予め半導体
素子搭載部、及びインナリードをテーピング等により保
護する必要がある為、より工数の増加を余儀なくされ
た。プリント基板を用いた半導体装置は水分の吸湿が多
く、表面実装時のリフロー加熱温度２４０℃前後に全体
が加熱されると、基板の剥離、樹脂のクラック等を起こ
しやすくなる欠陥を有しており、このために実装前の乾
燥ベークは必要不可欠であった。よってプリント基板を
用いる半導体装置の組立の際の外部端子の取付けにおけ
る半田付けにおいても同様で、半田ディッピング、リフ
ロー前には半導体装置を乾燥ベークしなければならない
為に工数がかかる課題があった。
【０００８】したがって本発明の目的は、基板の接続ホ
ール下の半田外部端子を、所定の高さを有して均一に、
信頼性良く、かつ工程を簡素化して形成することができ
る半導体装置およびその製造方法を提供することであ
る。
ール下の半田外部端子を、所定の高さを有して均一に、
信頼性良く、かつ工程を簡素化して形成することができ
る半導体装置およびその製造方法を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明の特徴は、半導体
素子を基板の第１の主面上に搭載し、前記基板の第２の
主面から外部端子が突出し、前記基板に配置された導体
配線と前記外部端子とが前記基板に設けられたスルーホ
ールもしくはハーフホールの接続ホール内の接続手段を
通して電気的に接続されている半導体装置において、前
記接続ホール内から連続的に、軸中心方向に金属または
合金からなる心材を有する半田棒を前記基板の第２の主
面から突出させて前記外部端子を形成し、前記外部端子
の先端は、半田溶融後の半球状態となっておらずに前記
半田棒を切断した状態となっている半導体装置にある。
素子を基板の第１の主面上に搭載し、前記基板の第２の
主面から外部端子が突出し、前記基板に配置された導体
配線と前記外部端子とが前記基板に設けられたスルーホ
ールもしくはハーフホールの接続ホール内の接続手段を
通して電気的に接続されている半導体装置において、前
記接続ホール内から連続的に、軸中心方向に金属または
合金からなる心材を有する半田棒を前記基板の第２の主
面から突出させて前記外部端子を形成し、前記外部端子
の先端は、半田溶融後の半球状態となっておらずに前記
半田棒を切断した状態となっている半導体装置にある。
【００１０】本発明の他の特徴は、半導体素子を基板の
第１の主面上に搭載し、前記基板の第２の主面から外部
端子が突出し、前記基板に配置された導体配線と前記外
部端子とが前記基板に設けられたスルーホールもしくは
ハーフホールの接続ホール内の接続手段を通して電気的
に接続されている半導体装置を製造する方法において、
前記接続ホールに、軸中心方向に金属または合金からな
る心材を有する半田棒を挿入し、前記半田棒が前記基板
の第２の主面から突出した突出部を前記外部端子とした
半導体装置の製造方法にある。
第１の主面上に搭載し、前記基板の第２の主面から外部
端子が突出し、前記基板に配置された導体配線と前記外
部端子とが前記基板に設けられたスルーホールもしくは
ハーフホールの接続ホール内の接続手段を通して電気的
に接続されている半導体装置を製造する方法において、
前記接続ホールに、軸中心方向に金属または合金からな
る心材を有する半田棒を挿入し、前記半田棒が前記基板
の第２の主面から突出した突出部を前記外部端子とした
半導体装置の製造方法にある。
【００１１】
【００１２】
【発明の実施の形態】以下、図面を参照して本発明を説
明する。
明する。
【００１３】図１（Ａ）は本発明に関係のある技術の半
導体装置およびその製造方法を示す断面図、図１（Ｂ）
は図１（Ａ）の要部を拡大して示す断面図である。
導体装置およびその製造方法を示す断面図、図１（Ｂ）
は図１（Ａ）の要部を拡大して示す断面図である。
【００１４】ガラスエポキシ基板等の絶縁基板の第１の
主面（表面）３１に導電配線６のパターンを形成したプ
リント基板２には、金属膜のスルーホール導電膜８によ
り内壁を構成した複数のスルーホール７が基板の第１の
主面（表面）３１から第２の主面（裏面）３２に貫通し
て設けられ、この導電膜８が接続手段の少なくとも一部
として導電配線６の所定部分にそれぞれ接続している。
主面（表面）３１に導電配線６のパターンを形成したプ
リント基板２には、金属膜のスルーホール導電膜８によ
り内壁を構成した複数のスルーホール７が基板の第１の
主面（表面）３１から第２の主面（裏面）３２に貫通し
て設けられ、この導電膜８が接続手段の少なくとも一部
として導電配線６の所定部分にそれぞれ接続している。
【００１５】プリント基板２の表面上の導電配線６の素
子搭載部に半導体素子１をマウント材３により接着搭載
し、ボンディングワイヤー４により半導体素子の電極と
プリント基板上の導電配線６のそれぞれの部分とを電気
的に接続した後、封止樹脂５により封止される。
子搭載部に半導体素子１をマウント材３により接着搭載
し、ボンディングワイヤー４により半導体素子の電極と
プリント基板上の導電配線６のそれぞれの部分とを電気
的に接続した後、封止樹脂５により封止される。
【００１６】そして、予めワイヤー状に押し出し、また
は噴出法により冷却固化し、所定の長さになるように機
械的に切断した半田棒９をスルーホール導電膜８が内壁
に施してあるスルーホール７内に機械的に圧入して、第
２の主面から所定の長さ突出させる。半田棒のこの突出
した半田突出部１６がそのまま外部電極となる。場合に
よってはその後、半田が完全に溶融する温度より低い温
度で熱処理し、一部の半田のみを溶融してスルーホール
導電膜８に融着する状態にしてもよい。いずれの場合も
外部端子１０となる半田突出部１６の先端は、半田溶融
後の半球状となっておらず、半田棒を切断した状態であ
る。また半田棒はスルーホールに挿入後に、多数の外部
端子間で高さ（突出量）のばらつきがなく所定の長さに
なるように機械的に切断することもできる。
は噴出法により冷却固化し、所定の長さになるように機
械的に切断した半田棒９をスルーホール導電膜８が内壁
に施してあるスルーホール７内に機械的に圧入して、第
２の主面から所定の長さ突出させる。半田棒のこの突出
した半田突出部１６がそのまま外部電極となる。場合に
よってはその後、半田が完全に溶融する温度より低い温
度で熱処理し、一部の半田のみを溶融してスルーホール
導電膜８に融着する状態にしてもよい。いずれの場合も
外部端子１０となる半田突出部１６の先端は、半田溶融
後の半球状となっておらず、半田棒を切断した状態であ
る。また半田棒はスルーホールに挿入後に、多数の外部
端子間で高さ（突出量）のばらつきがなく所定の長さに
なるように機械的に切断することもできる。
【００１７】半田棒９の半田は共晶半田Ｓｎ６３−Ｐｂ
３７が好ましい。また、半田棒９の直径及び導電膜８の
内径で規定されるスルーホール７の直径は０．１〜０．
８ｍｍ程度が選択範囲で０．２〜０．４ｍｍが適してお
り、半田突出部１６の半田棒の長さ、すなわち基板の裏
面から先端までの長さは０．２〜０．８ｍｍ程度が選択
範囲で０．４〜０．６ｍｍが最適である。この半田突出
部１６は圧入された半田棒９がそのまま突出したもので
あるからスルーホールの平面形状を反映した平面形状を
有している。すなわちこの実施の形態では円形のスルー
ホールであるから半田の突出部１６は円筒形状になって
おり、従来のように半田溶融、半田ディップによる半球
状にはなっていない。
３７が好ましい。また、半田棒９の直径及び導電膜８の
内径で規定されるスルーホール７の直径は０．１〜０．
８ｍｍ程度が選択範囲で０．２〜０．４ｍｍが適してお
り、半田突出部１６の半田棒の長さ、すなわち基板の裏
面から先端までの長さは０．２〜０．８ｍｍ程度が選択
範囲で０．４〜０．６ｍｍが最適である。この半田突出
部１６は圧入された半田棒９がそのまま突出したもので
あるからスルーホールの平面形状を反映した平面形状を
有している。すなわちこの実施の形態では円形のスルー
ホールであるから半田の突出部１６は円筒形状になって
おり、従来のように半田溶融、半田ディップによる半球
状にはなっていない。
【００１８】この半田突出部１６の半田棒９の長さは実
装時の溶融半田の量と接続バンプ高さから決定される。
さらに半田棒の基板挿入部には加締め効果を持たせるた
めに突起を設けておくと良い。この半田棒は実装時の加
熱リフローで溶融しバンプ接続する。
装時の溶融半田の量と接続バンプ高さから決定される。
さらに半田棒の基板挿入部には加締め効果を持たせるた
めに突起を設けておくと良い。この半田棒は実装時の加
熱リフローで溶融しバンプ接続する。
【００１９】図２は図１の半導体装置の実装後の半田接
続状態を示す部分拡大断面図である。
続状態を示す部分拡大断面図である。
【００２０】半田棒の突出部が実装時の加熱リフローに
より溶融して、実装基板２０の表面上に形成されてある
配線膜２１上に、半田棒の半田突出部１６（図１）すな
わち円筒状の外部端子１０（図１）からバンプ状に半田
接続部１９を形成して接続する。尚この実装の際には、
実装基板側に半田ペーストを予め印刷して半田量を補給
しても良い。
より溶融して、実装基板２０の表面上に形成されてある
配線膜２１上に、半田棒の半田突出部１６（図１）すな
わち円筒状の外部端子１０（図１）からバンプ状に半田
接続部１９を形成して接続する。尚この実装の際には、
実装基板側に半田ペーストを予め印刷して半田量を補給
しても良い。
【００２１】図３は本発明の実施の形態の要部を示す断
面図であり、図１（Ｂ）に対応している。半導体装置を
構成するプリント基板２にスルーホール導電膜８を内壁
に被着したスルーホール７が設けられており、ここに半
田棒９が圧入され、外部電極１０となる半田突出部１６
を有している。この実施の形態の半田棒９は軸中心方向
に心材１１を外円周部には外周部半田１２を有する。外
周部半田１２には低融点半田の例えば共晶半田Ｓｎ６３
−Ｐｂ３７を用いる。高融点半田はその融点が実装時の
加熱リフロー温度相当かより高い温度になる組成を選択
すればよい。また心材に鉄ニッケル４２合金、または
銅、リン青銅等の金属、合金を使用することもできる。
この場合の半田棒は引伸し法により細線化した半田棒を
用いると良い。応力軽減を考えれば、基板と半田の膨張
率に近い銅系合金が優れる。半田棒は先端を突出させて
おき、その長さは実装後のスタンドオフの必要高さから
選択すると良い。この実施の形態では０．５〜２ｍｍ程
度が適当であるが特に０．５〜１ｍｍが好ましい。ま
た、心材の径は０．１〜０．３ｍｍ程度で外円周部の半
田厚は０．０５〜０．２ｍｍ程度が好ましい。なお、心
材に金属、合金系を使用する場合は必要に応じてニッケ
ルメッキ等の緩衝金属を介しても良い。以上の場合であ
れば、スタンドオフの高さを所望の値にコントロールす
ることができる上、実装後のリペアも心材が有るために
実装基板から外した後でも外部端子としての機能を維持
され再実装が可能である。突出部の先端の形状、半田棒
の切断時期あるいは必要に応じて外円周部半田の一部の
みを導電膜に溶着することは図１と同様である。
面図であり、図１（Ｂ）に対応している。半導体装置を
構成するプリント基板２にスルーホール導電膜８を内壁
に被着したスルーホール７が設けられており、ここに半
田棒９が圧入され、外部電極１０となる半田突出部１６
を有している。この実施の形態の半田棒９は軸中心方向
に心材１１を外円周部には外周部半田１２を有する。外
周部半田１２には低融点半田の例えば共晶半田Ｓｎ６３
−Ｐｂ３７を用いる。高融点半田はその融点が実装時の
加熱リフロー温度相当かより高い温度になる組成を選択
すればよい。また心材に鉄ニッケル４２合金、または
銅、リン青銅等の金属、合金を使用することもできる。
この場合の半田棒は引伸し法により細線化した半田棒を
用いると良い。応力軽減を考えれば、基板と半田の膨張
率に近い銅系合金が優れる。半田棒は先端を突出させて
おき、その長さは実装後のスタンドオフの必要高さから
選択すると良い。この実施の形態では０．５〜２ｍｍ程
度が適当であるが特に０．５〜１ｍｍが好ましい。ま
た、心材の径は０．１〜０．３ｍｍ程度で外円周部の半
田厚は０．０５〜０．２ｍｍ程度が好ましい。なお、心
材に金属、合金系を使用する場合は必要に応じてニッケ
ルメッキ等の緩衝金属を介しても良い。以上の場合であ
れば、スタンドオフの高さを所望の値にコントロールす
ることができる上、実装後のリペアも心材が有るために
実装基板から外した後でも外部端子としての機能を維持
され再実装が可能である。突出部の先端の形状、半田棒
の切断時期あるいは必要に応じて外円周部半田の一部の
みを導電膜に溶着することは図１と同様である。
【００２２】図４は図３の実施の形態の半導体装置の実
装後の半田接続状態を示す部分拡大断面図である。心材
１１は加熱リフロー時でも溶融しないが突出部の外円周
部半田１２は溶融してバンプ状の半田接続部１９を形成
して実装基板２０の配線膜２１に接続する。この場合も
半田ペーストの補給が有ればなお良好な接続が可能であ
る。
装後の半田接続状態を示す部分拡大断面図である。心材
１１は加熱リフロー時でも溶融しないが突出部の外円周
部半田１２は溶融してバンプ状の半田接続部１９を形成
して実装基板２０の配線膜２１に接続する。この場合も
半田ペーストの補給が有ればなお良好な接続が可能であ
る。
【００２３】図５は本発明に関係のある他の技術の要部
を示す断面図であり、図１（Ｂ）や図３に対応してい
る。プリント基板２の内部に内部導電配線２２が設けら
れており、ハーフホール導電膜１４を内壁とするハーフ
ホール１３が基板２の第２の主面（裏面）３２からこの
内部導電配線２２に達して設けられており、ここに下か
ら半田棒９を挿入する。なお、この実施の形態の接続ホ
ールは、第１の主面３１から第２の主面３２まで基板２
を貫通したスールーホールではなく、第２の主面３２か
ら基板内部までのものであるからハーフホールという。
基板のハーフホールは基板を積層形成する前に、基板の
圧入部に当たる基板積層部２Ａのみにスルーホールを形
成し、残りの基板積層部２Ｂを張り合わせて一枚の基板
に仕上げることにより設けることができる。ハーフホー
ルへの半田棒の挿入の仕方は先に述べたとおりである。
この実施の形態では基板の上部が閉じているため、実装
後の半田、心材の這いあがりを防止することができ、よ
りスタンドオフ値の精度、コプラナリティの確保に有効
である。
を示す断面図であり、図１（Ｂ）や図３に対応してい
る。プリント基板２の内部に内部導電配線２２が設けら
れており、ハーフホール導電膜１４を内壁とするハーフ
ホール１３が基板２の第２の主面（裏面）３２からこの
内部導電配線２２に達して設けられており、ここに下か
ら半田棒９を挿入する。なお、この実施の形態の接続ホ
ールは、第１の主面３１から第２の主面３２まで基板２
を貫通したスールーホールではなく、第２の主面３２か
ら基板内部までのものであるからハーフホールという。
基板のハーフホールは基板を積層形成する前に、基板の
圧入部に当たる基板積層部２Ａのみにスルーホールを形
成し、残りの基板積層部２Ｂを張り合わせて一枚の基板
に仕上げることにより設けることができる。ハーフホー
ルへの半田棒の挿入の仕方は先に述べたとおりである。
この実施の形態では基板の上部が閉じているため、実装
後の半田、心材の這いあがりを防止することができ、よ
りスタンドオフ値の精度、コプラナリティの確保に有効
である。
【００２４】特に図示はしないが、上記半田棒の半田に
フラックス入りタイプを選択すれば、実装時のフラック
ス供給が不要になり、工数の低減もしくはより安定な実
装を実現することが可能となる。
フラックス入りタイプを選択すれば、実装時のフラック
ス供給が不要になり、工数の低減もしくはより安定な実
装を実現することが可能となる。
【００２５】なお、本発明の実施の形態ではＢＧＡを例
にして説明したが、リード付き当てタイプのバットリー
ド（Ｂｕｔｔ Ｌｅａｄ）ＰＧＡタイプにも適用される
ことは言うに及ばない。
にして説明したが、リード付き当てタイプのバットリー
ド（Ｂｕｔｔ Ｌｅａｄ）ＰＧＡタイプにも適用される
ことは言うに及ばない。
【００２６】
【発明の効果】以上説明したように本発明は、基板のス
ルーホールやハーフホールの接続ホールに半田棒を挿入
することで外部端子として配列することを可能にできる
ことから多ピンで高密度の実装が可能にしたまま、半導
体装置の外部端子の取付けを非加熱処理で且つ、フラッ
クス洗浄無しで行なうことが出来る。これは半導体装置
の組立工程に於ける工数低減、資材、光熱費等の低減を
もたらすばかりでなく、工程の省略となる加熱処理、洗
浄の廃止が可能でより品質の高い、また信頼性の高い半
導体装置を実現することが可能となる。またプリント基
板は水分の吸湿が多いため加熱リフロー時に水分気化に
よる基板の剥離、樹脂の劣化を招きやすく、必要に応じ
て加熱リフロー前に乾燥ベークまで要求されるから、従
来の外部端子ではその形成前に半導体装置の乾燥ベーク
を必要としていたが、本発明では外部端子形成前のこの
ような乾燥ベークは不必要になる。
ルーホールやハーフホールの接続ホールに半田棒を挿入
することで外部端子として配列することを可能にできる
ことから多ピンで高密度の実装が可能にしたまま、半導
体装置の外部端子の取付けを非加熱処理で且つ、フラッ
クス洗浄無しで行なうことが出来る。これは半導体装置
の組立工程に於ける工数低減、資材、光熱費等の低減を
もたらすばかりでなく、工程の省略となる加熱処理、洗
浄の廃止が可能でより品質の高い、また信頼性の高い半
導体装置を実現することが可能となる。またプリント基
板は水分の吸湿が多いため加熱リフロー時に水分気化に
よる基板の剥離、樹脂の劣化を招きやすく、必要に応じ
て加熱リフロー前に乾燥ベークまで要求されるから、従
来の外部端子ではその形成前に半導体装置の乾燥ベーク
を必要としていたが、本発明では外部端子形成前のこの
ような乾燥ベークは不必要になる。
【００２７】そして本発明は半田棒を接続ホールに挿入
したまま外部端子とするものであるから基板からの突出
部の高さを所望の値に設定することができ、各外部端子
間の高さのばらつきを抑制した良好なコプラナリティを
有し、半田のボリュウムの良好な均一性を維持すること
ができる。またボイドを発生させることなくホール内を
充填させ、基板の反りを抑制することもできる。さらに
熱処理等を行なわないで外部端子を形成することができ
るから、接続ホール内の断線を回避しかつ半導体装置の
組立て前の外部端子の形成が容易となる。
したまま外部端子とするものであるから基板からの突出
部の高さを所望の値に設定することができ、各外部端子
間の高さのばらつきを抑制した良好なコプラナリティを
有し、半田のボリュウムの良好な均一性を維持すること
ができる。またボイドを発生させることなくホール内を
充填させ、基板の反りを抑制することもできる。さらに
熱処理等を行なわないで外部端子を形成することができ
るから、接続ホール内の断線を回避しかつ半導体装置の
組立て前の外部端子の形成が容易となる。
【００２８】また、半田棒に軸中心に心材を用いれば、
実装後のスタンドオフを所望の大きさに確保でき、実装
歩留まりはもとより、実装後の応力緩和の効果から信頼
性も向上する。さらに半田棒の取付けに熱処理を必要と
しないため、半田棒にフラックスを含有させることが可
能で有り、実装後の酸化防止をし接続信頼性を確保する
ことが可能である。
実装後のスタンドオフを所望の大きさに確保でき、実装
歩留まりはもとより、実装後の応力緩和の効果から信頼
性も向上する。さらに半田棒の取付けに熱処理を必要と
しないため、半田棒にフラックスを含有させることが可
能で有り、実装後の酸化防止をし接続信頼性を確保する
ことが可能である。
【００２９】以上により、従来技術に比べ、組立労間費
を５０％〜２０％低減しながら、より信頼性の高い半導
体装置を提供することができる。
を５０％〜２０％低減しながら、より信頼性の高い半導
体装置を提供することができる。
【図１】本発明に関係のある技術を示す図であり、
（Ａ）は半導体装置の断面図、（Ｂ）は（Ａ）の要部を
拡大して示す断面図である。
（Ａ）は半導体装置の断面図、（Ｂ）は（Ａ）の要部を
拡大して示す断面図である。
【図２】図１の半導体装置の実装状態の要部を示す断面
図である。
図である。
【図３】本発明の実施の形態の半導体装置の要部を示す
断面図である。
断面図である。
【図４】本発明の実施の形態の半導体装置の実装状態の
要部を示す断面図である。
要部を示す断面図である。
【図５】本発明に関係のある他の技術の要部を示す断面
図である。
図である。
【図６】従来技術の半導体装置を示す断面図である。
【図７】他の従来技術の半導体装置を示す断面図であ
る。
る。
１ 半導体素子 ２ 基板 ２Ａ，２Ｂ 基板積層部 ３ マウント材 ４ ボンディングワイヤ ５ 封止樹脂 ６ 導電配線 ７ スルーホール ８ スルーホール導電膜 ９ 半田棒 １０ 外部端子 １１ 心材 １２ 外円周部半田 １３ ハーフホール １４ ハーフホール導電膜 １５ 充電半田 １６ 半田突出部 １７ 金属ピン １８ 半田溜り １９ 半田接続部 ２０ 実装基板 ２１ 配線膜 ２２ 内部導体配線 ３１ 第１の主面（表面） ３２ 第２の主面（裏面）
Claims (10)
- 【請求項１】 半導体素子を基板の第１の主面上に搭載
し、前記基板の第２の主面から外部端子が突出し、前記
基板に配置された導体配線と前記外部端子とが前記基板
に設けられたスルーホールもしくはハーフホールの接続
ホール内の接続手段を通して電気的に接続されている半
導体装置において、前記接続ホール内から連続的に、軸
中心方向に金属または合金からなる心材を有する半田棒
を前記基板の第２の主面から突出させて前記外部端子を
形成し、前記外部端子の先端は、半田溶融後の半球状態
となっておらずに前記半田棒を切断した状態となってい
ることを特徴とする半導体装置。 - 【請求項２】 前記心材は銅系合金であることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記第２の主面から突出する長さは０．
５〜２ｍｍであり、前記心材の径は０．１〜０．３ｍｍ
であり、外円部の半田厚は０．０５〜０．２ｍｍである
ことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 半導体装置はＢＧＡタイプもしくはＰＧ
Ａタイプであることを特徴とする請求項１記載の半導体
装置。 - 【請求項５】 前記心材にニッケルメッキが施されてい
ることを特徴とする請求項１記載の半導体装置。 - 【請求項６】 半導体素子を基板の第１の主面上に搭載
し、前記基板の第２の主面から外部端子が突出し、前記
基板に配置された導体配線と前記外部端子とが前記基板
に設けられたスルーホールもしくはハーフホールの接続
ホール内の接続手段を通して電気的に接続されている半
導体装置を製造する方法において、前記接続ホールに、
軸中心方向に金属または合金からなる心材を有する半田
棒を挿入し、前記半田棒が前記基板の第２の主面から突
出した突出部を前記外部端子としたことを特徴とする半
導体装置の製造方法。 - 【請求項７】 前記半田棒を挿入した後、前記心材は溶
融しないが前記突出部の外周部半田は溶融する加熱リフ
ローを行うことにより、前記溶融した外周部半田がバン
プ状の半田接続部を形成することを特徴とする請求項６
記載の半導体装置の製造方法。 - 【請求項８】 前記心材は銅系合金であることを特徴と
する請求項６記載の半導体装置の製造方法。 - 【請求項９】 前記第２の主面から突出する長さは０．
５〜２ｍｍであり、前記心材の径は０．１〜０．３ｍｍ
であり、外円部の半田厚は０．０５〜０．２ｍｍである
ことを特徴とする請求項６記載の半導体装置の製造方
法。 - 【請求項１０】 前記心材にニッケルメッキが施されて
いることを特徴とする請求項６記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7238022A JP2735045B2 (ja) | 1995-09-18 | 1995-09-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7238022A JP2735045B2 (ja) | 1995-09-18 | 1995-09-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982873A JPH0982873A (ja) | 1997-03-28 |
| JP2735045B2 true JP2735045B2 (ja) | 1998-04-02 |
Family
ID=17024004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7238022A Expired - Lifetime JP2735045B2 (ja) | 1995-09-18 | 1995-09-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735045B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300854A (ja) * | 2008-07-02 | 2008-12-11 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10275966A (ja) * | 1997-01-30 | 1998-10-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| US6013877A (en) * | 1998-03-12 | 2000-01-11 | Lucent Technologies Inc. | Solder bonding printed circuit boards |
| CN109152241A (zh) * | 2018-09-07 | 2019-01-04 | 江门市奔力达电路有限公司 | 一种制作板边金属半孔的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63207076A (ja) * | 1987-02-24 | 1988-08-26 | 藤好 克聡 | 端子の製造方法 |
| JPS63283147A (ja) * | 1987-05-15 | 1988-11-21 | Seiko Keiyo Kogyo Kk | 半導体装置 |
-
1995
- 1995-09-18 JP JP7238022A patent/JP2735045B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008300854A (ja) * | 2008-07-02 | 2008-12-11 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4489821B2 (ja) * | 2008-07-02 | 2010-06-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0982873A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783865A (en) | Wiring substrate and semiconductor device | |
| JP2006164979A (ja) | 広がったハンダを有する改善されたヒューズ | |
| US20200258677A1 (en) | Coil component and method of manufacturing the same | |
| EP0822568A1 (en) | Conductive epoxy fuse and method of making | |
| US4592137A (en) | Method of circuit connection across both surfaces of substrate | |
| JP2735045B2 (ja) | 半導体装置およびその製造方法 | |
| JP3836263B2 (ja) | アキシャルリード型電子部品及びアキシャルリード型電子部品実装回路基板装置 | |
| JP2001217027A (ja) | 柱状グリッド配列コネクター | |
| JPH0897530A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH0528752Y2 (ja) | ||
| JP4045019B2 (ja) | 半田付け方法 | |
| JPH04208510A (ja) | チップ型電子部品 | |
| JP4172571B2 (ja) | チップインダクタ | |
| JP2001267733A (ja) | はんだ付け方法 | |
| JP3604001B2 (ja) | 半導体装置の製造方法 | |
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JP2004031474A (ja) | 電子部品及びその製造方法 | |
| JP2002043466A (ja) | ボールグリッドアレイパッケージ | |
| JPH08228075A (ja) | 基板の製造方法 | |
| JP2973687B2 (ja) | ラジアルリード電子部品 | |
| JP2001345017A (ja) | 導電性接合材料および部品実装方法および電子回路ユニット | |
| JP3122932B2 (ja) | 半田ボール付きコネクタ | |
| JPH09153563A (ja) | ピングリッドアレイ半導体装置の製造方法 | |
| KR19980068022A (ko) | 반도체 패키지의 실장방법 | |
| JPS6151945A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |