JP2014003174A - Bgaパッケージ - Google Patents

Bgaパッケージ Download PDF

Info

Publication number
JP2014003174A
JP2014003174A JP2012137817A JP2012137817A JP2014003174A JP 2014003174 A JP2014003174 A JP 2014003174A JP 2012137817 A JP2012137817 A JP 2012137817A JP 2012137817 A JP2012137817 A JP 2012137817A JP 2014003174 A JP2014003174 A JP 2014003174A
Authority
JP
Japan
Prior art keywords
bga
balls
substrate
bga package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012137817A
Other languages
English (en)
Inventor
Atsushi Herai
篤志 戸來
Koichiro Abe
孝一郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2012137817A priority Critical patent/JP2014003174A/ja
Publication of JP2014003174A publication Critical patent/JP2014003174A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】BGAボールのピッチが狭いBGAパッケージを貫通タイプの基板に実装する場合であっても、内周側のBGAボールを確実に外部に接続することができるBGAパッケージを提供する。
【解決手段】基板との接合面に格子状にボールが配列されるBGAパッケージにおいて、格子の特定点に前記ボールが配置されておらず、前記基板の前記特定点に対応する領域に、当該特定点よりも内周側の前記ボールに接続される引き出し配線が形成可能な構成とする。
【選択図】図8

Description

本発明は、BGAパッケージに関し、特に、格子状にBGAボールが配置されるBGAパッケージに関する。
半導体チップを搭載したパッケージを基板に実装する方法として、パッケージの底面にディスペンサなどを用いて溶かした半田等の導電材料を塗布し、導電材料の表面張力で半球状の電極を形成し、半球状の電極を形成したパーケージ(BGA(ball grid array)パッケージと呼ぶ。)を、内部に配線を形成した基板に実装する手法がある。
このBGAパッケージを用いた実装では、接合の強度を高め、接合のバランスを保つために、格子の各点に半球状の電極(BGAボールと呼ぶ。)を配置しているが、近年、半導体チップの高集積化に伴ってBGAボールの密度が高くなっており、BGAボールの配置に関して様々な工夫がされている。
例えば、下記特許文献1には、基板に多数の半田ボールを配設するに際し、各半田ボールの間隔が等間隔となるように配設したBGA型半導体装置の半田ボール配列構造が開示されており、半田ボールを正三角形の各頂点に配置する例が記載されている。
特開平11−40691号公報
通常、ASIC(Application Specific Integrated Circuit)等の半導体チップを搭載するBGAパッケージでは、BGAボールを1.0mmピッチで配置したタイプが使用されている。また、BGAパッケージを実装する基板としては、高密度の配線を実現するために、基板を複数の層で構成し、基板を貫通する孔(Viaと呼ぶ。)を形成して、Via内で、内部の層に形成した配線とBGAパッケージの実装面に形成した電極(Viaランドと呼ぶ。)とを接続する貫通タイプの基板が使用されている。
このような実装構造において、一般的なサイズ(0.7mmφ)のBGAボールを1.0mmピッチで配置した場合、隣り合うBGAボールとの間に形成される隙間は0.3mmとなり、0.1mm幅の配線の両側に0.1mmのマージンを見込むことができるため、最外周よりも1列内側のBGAボールは最外周のBGAボールの間を通る引き出し配線を介して外部に接続することができ、更に内側のBGAボールは基板内部の配線を介して外部に接続することができる。
ここで、一般的なViaの仕様は、Via径(ドリル径)が0.3mmφ、Viaランド径が0.6mmφであるため、Viaランドと対角のBGAボールとの間に十分なマージンを確保することができないことから、現状では、Via径(ドリル径)が0.3mmφ、Viaランド径が0.55mmφの小径Viaを採用している。
しかしなから、近年、半導体チップの高集積化に伴って、BGAボールを0.8mmピッチで配置した狭ピッチのBGAパッケージが採用されており、狭ピッチのBGAパッケージでは、隣り合うBGAボールとの間にできる隙間は0.1mmであるため、最外周よりも1列内側のBGAボールは最外周のBGAボールの間を通る引き出し配線を介して外部に接続することが困難になる。
また、狭ピッチのBGAパッケージでは、小径Viaを採用したとしても、Viaを連続して形成することができない。すなわち、基板内部に形成する内層ベタパターンはViaの加工精度を考慮すると、Via径(ドリル径)+0.6mmが必要であり、0.8mmピッチのBGAパッケージでは隣接する内層ベタパターンが重なり合ってしまう。そのため、最外周よりも2列内側のBGAボールの一部は、基板内部の配線を介して外部に接続することができず、もちろん、BGAボールの間を通る引き出し配線を介して外部に接続することもできない。
この問題に対して、貫通タイプの基板ではなく、携帯電話機等に使用されるビルドアップ基板を用いる方法もあるが、この基板はコストが2〜3倍かかるため、コストダウンが求められる装置に適用することはできない。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、BGAボールのピッチが狭いBGAパッケージを貫通タイプの基板に実装する場合であっても、内周側のBGAボールを確実に外部に接続することができるBGAパッケージを提供することにある。
上記目的を達成するため、本発明は、基板との接合面に格子状にボールが配列されるBGAパッケージにおいて、格子の特定点に前記ボールが配置されておらず、前記基板の前記特定点に対応する領域に、当該特定点よりも内周側の前記ボールに接続される引き出し配線が形成可能なものである。
本発明のBGAパッケージによれば、BGAボールのピッチが狭いBGAパッケージを貫通タイプの基板に実装する場合であっても、内周側のBGAボールを確実に外部に接続することができる。
その理由は、BGAボールが格子状に配置されるBGAパッケージにおいて、格子の特定点にBGAボールが配置されないようにする(例えば、外周側が内周側よりもBGAボールの密度が小さくなるように外周側の格子の特定点にBGAボールが配置されないようにする)からである。
このように、格子の特定点にBGAボールが配置されないようにすることにより、内周側のBGAボールに接続される引き出し配線を、その外周側のBGAボールの間を通して容易に取り出すことができる。これにより、BGAボールのピッチが狭いBGAパッケージを貫通タイプの基板に実装することが可能となり、コストダウンを図ることができる。
BGAパッケージと基板との接合状態を示す側面図であり、(a)は接合前の状態、(b)は接合後の状態を示している。 BGAパッケージの接合面におけるBGAボールの配置を示す平面図である。 貫通タイプの基板の構造を示す側面図である。 ピッチが1.0mmのBGAボールと基板のVia及び引き出し配線との関係を示す図である。 ピッチが1.0mmのBGAボールの隙間を示す拡大図である。 ピッチが0.8mmのBGAボールと基板のVia及び引き出し配線との関係を示す図である。 ピッチが0.8mmのBGAボールの隙間を示す拡大図である。 本発明の一実施例に係るBGAパッケージのBGAボールと基板のVia及び引き出し配線との関係の一例を示す図である。 本発明の一実施例に係るBGAパッケージのBGAボールと基板のVia及び引き出し配線との関係の他の例を示す図である。
背景技術で示したように、一般的なサイズ(0.7mmφ)のBGAボールを1.0mmピッチで配置したBGAパッケージでは、隣り合うBGAボールとの間にできる隙間は0.3mmとなり、0.1mm幅の配線の両側に0.1mmのマージンを見込むことができるため、最外周よりも1列内側のBGAボールは最外周のBGAボールの間を通る引き出し配線を介して外部に接続することができ、更に内側のBGAボールは基板の内部配線を介して外部に接続することができる。
しかしなから、BGAボールを0.8mmピッチで配置した狭ピッチのBGAパッケージでは、隣り合うBGAボールとの間にできる隙間は0.1mmであるため、最外周よりも1列内側のBGAボールは最外周のBGAボールの間を通る引き出し配線を介して取り出すことが困難になる。
また、基板の内部に形成される内層ベタパターンは、Viaの加工精度を考慮するとVia径(ドリル径)+0.6mmが必要であり、0.8mmピッチのBGAパッケージでは隣接する内層ベタパターンが重なり合ってしまうため、Viaを連続して形成することができず、最外周よりも2列内側のBGAボールの一部は、基板の内部配線を介して外部に接続することができない。
この問題に対して、貫通タイプの基板に代えてビルドアップ基板を用いる方法もあるが、ビルドアップ基板はコストがかかるため、コストダウンが求められる装置に適用することはできない。
そこで、本発明の一実施の形態では、格子状にBGAボールが配置されるBGAパッケージに対して、格子の特定点にBGAボールを配置しない構成とする。例えば、最外周のBGAボールを数個おきに抜いたり、更にその内側のBGAボールを数個おきに抜いたりする。
このように、格子の特定点にBGAボールを配置しないことにより、隣り合うBGAボールの間隔を広げることができ、これにより、内周側のBGAボールに接続される引き出し配線をBGAボールの隙間から外部に取り出すことができ、BGAボールのピッチが狭いBGAパッケージを貫通タイプの基板に実装することによってコストダウンを図ることができる。
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の一実施例に係るBGAパッケージについて、図1乃至図9を参照して説明する。図1は、BGAパッケージと基板との接合状態を示す側面図であり、図2は、BGAパッケージの接合面におけるBGAボールの配置を示す平面図、図3は、貫通タイプの基板の構造を示す側面図である。また、図4及び図6は、BGAボールと基板のVia及び引き出し配線との関係を示す図であり、図5及び図7は、BGAボールの隙間を示す拡大図である。また、図8及び図9は、本実施例のBGAパッケージのBGAボールと基板のVia及び引き出し配線との関係を示す図である。
まず、本発明のBGAパッケージについて説明する前に、通常のBGAパッケージの構成及び問題点について説明する。
図1に示すように、ASIC等の半導体チップは、接合面にBGAボール11が配置されたBGAパッケージ10に搭載され、そのBGAパッケージ10は、内部に配線が形成された基板20に接合して使用される。
BGAパッケージ10は、半導体チップを搭載する領域を備え、半導体チップの電極は、当該領域の周囲に形成された電極にボンディング等によって接続され、半導体チップ及びボンディングワイヤは樹脂等で封止される。また、BGAパッケージ10の電極は、接合面に形成されたBGAボール11に接続される。
図2は、このBGAパッケージ10の接合面を示す平面図であり、BGAパッケージ10では、基板20との接合強度を高め、基板20にバランスよく接合するために、BGAボール11は、接合面に格子状に配置される。なお、格子の配列数や配列方法は図の構成に限定されず、接合面のほぼ全面に周期的にBGAボール11が配置された構成であればよい。
図3は、貫通タイプの基板20の構造を示す断面図であり、複数の配線層(図では4層)が絶縁層を介して積層され、基板20を貫通する孔(Via21)を介して、基板20内部の内層ベタパターン23と接合面の電極(Viaランド22)とが接続されている。なお、Viaランド22とは、Via21周辺の層間接続形成を行うめっき部分のことである。
このような構成のBGAパッケージ10と基板20とを接合する場合、従来のBGAパッケージ10では、隣り合うBGAボール11の間隔が広く、その隙間に引き出し配線を配置することができるため、内周側のBGAボール11は引き出し配線を介して外部に接続することができる。また、4つのBGAボール11で囲まれる領域にViaランド22を配置することができ、内層ベタパターン23も隣同士重ならないように配置することができるため、内周側のBGAボール11は基板20の内部配線を介して外部に接続することができる。
例えば、図4に示すように、0.7mmφ(半径が0.35mm)のBGAボール11が1.0mmピッチで配置されるBGAパッケージ10では、図5に示すように、隣り合うBGAボール11の間には、0.3mmのスペースがあり、幅が0.1mmの配線を左右に0.1mmのスペースを空けて配置することができるため、最外周よりも1列内側のBGAボール11に接続される引き出し配線24(図の太い実線)を1本通すことができる。
また、4つのBGAボール11の間に連続してVia21を形成した場合、Via21のピッチも1.0mmとなるため、0.9mmφの内層ベタパターン23は、隣同士重ならないように離して形成することができ、これにより、各々のViaランド22は、Via21で繋がっている内層ベタパターン23を介して内部配線25(図の太い破線)で外部に取り出すことができる。
しかしながら、図6に示すように、0.7mmφ(半径が0.35mm)のBGAボール11が0.8mmピッチで配置されるBGAパッケージ10では、図7に示すように、隣り合うBGAボール11の間には、0.1mmのスペースしかないため、最外周よりも1列内側のBGAボール11に接続される引き出し配線24を通すためには精度が要求される。
また、4つのBGAボール11の間に連続してVia21を形成した場合、Via21のピッチも0.8mmとなるため、0.9mmφの内層ベタパターン23は、隣同士が重なり合ってしまう(図の破線の円が交差してしまう)。そのため、連続して内層ベタパターン23を形成することができず、最外周よりも2列内側のBGAボール11の内の一部のBGAボール11(内層ベタパターン23を省いた部分に対応するBGAボール11)は、内部配線25を用いて外部に取り出すことができず、もちろん、引き出し配線24を用いて外部に取り出すこともできない。
この問題に対して、逐次積層法により一層ずつ層を積み上げ、レーザ加工などにより直径100μm程度の微細なViaを形成した、配線密度の高い多層配線基板であるビルドアップ基板を用いることもできるが、ビルドアップ基板を用いるとコストが大幅に増加してしまう。
そこで、本実施例では、ピッチが小さい(例えば、0.8mmピッチの)BGAパッケージ10を貫通タイプの基板20に実装する場合であっても、最外周よりも1列内側のBGAボール11に接続される引き出し配線24を通しやすくすることができ、更に、最外周よりも2列以上内側のBGAボール11(内層ベタパターン23を省いた部分に対応するBGAボール11)に接続される引き出し配線24も通すことができるように、格子状に配置されるBGAボール11の内の特定点にはBGAボール11が配置されないようにする。
例えば、図8に示すように、最外周のBGAボール11に関して、2つの格子点に連続してBGAボール11を配置したら、その次の格子点にはBGAボール11が配置されないようにする。
この構成では、BGAボール11が隣接する部分では、その間を通す引き出し配線24の形成に精度が要求されるものの、BGAボール11を抜いた部分では、最外周よりも1列内側のBGAボール11に接続される引き出し配線24を通しやすくすることができ、また、最外周よりも2列内側のBGAボール11も、Via21を介さずに取り出すことができる。
すなわち、隣り合う内層ベタパターン23が重なり合ってしまう場合には、部分的に内層ベタパターン23を抜き、抜いた内層ベタパターン23に対応する2列内側のBGAボール11は、引き出し配線24を用いて外部に接続することができ、適切に信号を通すルートを確保することができる。
また、図9に示すように、最外周に加えて、最外周よりも1列内側のBGAボール11に関しても、2つの格子点に連続してBGAボール11を配置したら、その次の格子点にはBGAボール11が配置されないようにすることもできる。
この構成では、最外周よりも1列内側のBGAボール11に接続される引き出し配線24のみならず、2列内側のBGAボール11に接続される引き出し配線24も通しやすくすることができ、また、最外周よりも3列内側のBGAボール11の一部も、Via21を介さずに取り出すことができる。
すなわち、隣り合う内層ベタパターン23が重なってしまう場合には、部分的に内層ベタパターン23を抜き、抜いた内層ベタパターン23に対応する2列内側及び3列内側のBGAボール11は、引き出し配線24を用いて外部に接続することができ、適切に信号を通すルートを確保することができる。
なお、本発明は上記実施例の記載に限定されるものではなく、BGAパッケージ10及び基板20の構成は適宜、変更することができる。
例えば、図8及び図9では、2つの格子点に連続してBGAボール11を配置したら、その次の格子点にはBGAボール11が配置されないようにしたが、連続してBGAボール11が配置されない(BGAボール11を1つ置きに抜く)構成としてもよい。この構成では、BGAボール11の数が減少するが、引き出し配線24を通すスペースを大きくすることができるため、BGAボール11に接続される引き出し配線24をより通しやすくすることができる。
また、3つ以上の格子点に連続してBGAボール11を配置したら、その次の格子点にはBGAボール11が配置されないようにしてもよい。この構成でも、最外周よりも2列若しくは3列内側のBGAボール11に接続される引き出し配線24を通すことができる。
また、図8では、最外周の特定点にBGAボール11を配置しない構成を示し、図9では、最外周及び最外周よりも1列内側の特定点にBGAボール11を配置しない構成を示したが、更に内周側の特定点にもBGAボール11を配置しない構成とすることもでき、この構成では、更に内周側のBGAボール11に接続される引き出し配線24を通すことができる。
また、図9では、最外周と最外周よりも1列内側の隣接する特定点にBGAボール11を配置しない場合を示したが、最外周の特定点と最外周よりも1列内側の特定点の位置をずらしてもよい。
また、図8及び図9では、一定の間隔で特定点にBGAボール11を配置しない場合を示したが、例えば、BGAパッケージ10の各辺の中央部分ではBGAボール11を配置しない頻度を高くし、各辺の端部ではBGAボール11を配置しない頻度を低くするなど、場所に応じて異なる間隔でBGAボール11を配置しないようにしてもよい。
すなわち、本発明は、外周側が内周側よりもBGAボール11の密度が小さくなるような構成であればよく、BGAボール11を配置しない特定点の位置や数は適宜、変更することができる。
また、BGAボール11の径やピッチ、材質、Via21やViaランド22、内層ベタパターン23の径、引き出し配線24の引き回し経路などは例示であり、本発明の趣旨を逸脱しない限りにおいて、これらも適宜、変更することができる。
本発明は、格子状にBGAボールが配置される構造のBGAパッケージ、特に、貫通タイプの基板では配線の引き回しが困難なピッチでBGAボールが配置されるBGAパッケージに利用可能である。
10 BGAパッケージ
11 BGAボール
20 基板
21 Via
22 Viaランド
23 内層ベタパターン
24 引き出し配線
25 内部配線

Claims (7)

  1. 基板との接合面に格子状にボールが配列されるBGAパッケージにおいて、
    格子の特定点に前記ボールが配置されておらず、
    前記基板の前記特定点に対応する領域に、当該特定点よりも内周側の前記ボールに接続される引き出し配線が形成可能である、
    ことを特徴とするBGAパッケージ。
  2. 前記格子の外周側は、内周側よりも前記ボールの密度が小さい、
    ことを特徴とする請求項1に記載のBGAパッケージ。
  3. 前記格子の最外周に前記特定点を有する、
    ことを特徴とする請求項1又は2に記載のBGAパッケージ。
  4. 前記格子の最外周及び当該最外周の一列内側に前記特定点を有する、
    ことを特徴とする請求項1又は2に記載のBGAパッケージ。
  5. 前記最外周の特定点と前記一列内側の特定点とが隣り合っている、
    ことを特徴とする請求項4に記載のBGAパッケージ。
  6. 前記特定点は、規則的に設定されている、
    ことを特徴とする請求項1乃至5のいずれか一に記載のBGAパッケージ。
  7. 前記特定点は、前記ボールが3つ連続して配置されないように設定されている、
    ことを特徴とする請求項6に記載のBGAパッケージ。
JP2012137817A 2012-06-19 2012-06-19 Bgaパッケージ Pending JP2014003174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012137817A JP2014003174A (ja) 2012-06-19 2012-06-19 Bgaパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012137817A JP2014003174A (ja) 2012-06-19 2012-06-19 Bgaパッケージ

Publications (1)

Publication Number Publication Date
JP2014003174A true JP2014003174A (ja) 2014-01-09

Family

ID=50036072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012137817A Pending JP2014003174A (ja) 2012-06-19 2012-06-19 Bgaパッケージ

Country Status (1)

Country Link
JP (1) JP2014003174A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220381A (ja) * 2014-05-20 2015-12-07 ローム株式会社 半導体パッケージ、pcb基板および半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102990A (ja) * 1997-09-29 1999-04-13 Canon Inc 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JP2003007750A (ja) * 2001-06-19 2003-01-10 Nec Corp 半導体装置
US20090065935A1 (en) * 2007-09-06 2009-03-12 Echostar Technologies Corporation Systems and methods for ball grid array (bga) escape routing
JP2012089541A (ja) * 2010-10-15 2012-05-10 Panasonic Corp 多層回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102990A (ja) * 1997-09-29 1999-04-13 Canon Inc 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JP2003007750A (ja) * 2001-06-19 2003-01-10 Nec Corp 半導体装置
US20090065935A1 (en) * 2007-09-06 2009-03-12 Echostar Technologies Corporation Systems and methods for ball grid array (bga) escape routing
JP2012089541A (ja) * 2010-10-15 2012-05-10 Panasonic Corp 多層回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220381A (ja) * 2014-05-20 2015-12-07 ローム株式会社 半導体パッケージ、pcb基板および半導体装置

Similar Documents

Publication Publication Date Title
JP6818534B2 (ja) プリント配線板、プリント回路板及び電子機器
JP6272173B2 (ja) 配線基板
JP5096683B2 (ja) 半導体装置
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP2008153542A (ja) 多層配線基板
JP5613523B2 (ja) 電子回路
US8710667B2 (en) Semiconductor device
JP2007520888A (ja) 回路基板のための経路指定密度を増大する方法及びそのような回路基板
JP5085296B2 (ja) 多層配線基板および半導体装置
JP4343124B2 (ja) 半導体装置
JP2014003174A (ja) Bgaパッケージ
JP2006229186A (ja) 半導体集積回路およびその製造方法
JP6039380B2 (ja) プリント配線板、プリント回路板及び電子機器
JP6469441B2 (ja) 多層配線板
JP2011228486A (ja) 電子機器
JP2008252126A (ja) 半導体装置
JP2005236091A (ja) 多層配線基板
TW201438172A (zh) 半導體裝置及其製造方法
JP5955216B2 (ja) プローブカード用配線基板
JP2011071322A (ja) 電子装置
JP2009010187A (ja) 半導体実装用基板および半導体パッケージ
JP2010177530A (ja) 半導体装置
JP2007027217A (ja) 配線基板およびそれを用いた半導体装置
JP2001144207A (ja) 多層配線基板及び半導体装置
JP2010056121A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160401