JP6013748B2 - 半導体パッケージ - Google Patents

Description

本発明は、ウェハ状態でパッケージングまでを行うウェハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ：Wafer Level Chip Size Package）タイプの半導体パッケージに関する。

例えば撮像素子に発生するノイズは、温度上昇に伴い増大する。特に電子内視鏡では、撮像素子が気密された極めて狭い空間に配置され、かつ熱源となるライトガイドも隣接して配置されるため放熱対策は画質の維持・向上にとって極めて重要である。電子内視鏡において撮像素子は、表面のボンディング電極からボンディングワイヤ、ＴＡＢテープ等を介して裏面に配置された回路基板に接続され、撮像素子の熱はボンディングワイヤやＴＡＢ（Tape Automated Bonding）テープの配線、または撮像素子裏面と回路基板の接合面を通して放熱される。放熱効率を高めるために撮像素子裏面近傍に熱伝導性の高い部材を配置する構成も提案されている（特許文献１）。また近年、電子機器の小型・軽量化に伴い、半導体パッケージをウェハ状態のままパッケージにするＷＬＣＳＰ技術が開発されており、携帯電話などにおいては、ＷＬＣＳＰ技術を用いた撮像素子も採用されている（引用文献２）。

特開２００２−２９１６９３号公報 特開２００８−１３０７３８号公報

このＷＬＣＳＰタイプの撮像素子を電子内視鏡に実装する場合、撮像素子はその裏面に形成されるＢＧＡ（Ball Grid Array）バンプを介して回路基板に接合されることとなり、主な放熱経路はバンプを通したものとなる。一方、電子内視鏡においては、細い可撓管を通して配線を行う必要があるため、撮像素子のＩ／Ｏピンの数が制限され、そのバンプの数も少ない。そのため撮像素子の放熱が十分に行えず、画質の劣化を招く恐れがある。

本発明は、上述のような問題に鑑みてなされたものであり、放熱効率の高いＷLＣＳＰタイプの半導体パッケージを提供することを課題としている。

本発明の半導体パッケージは、ウェハ・レベル・チップサイズ・パッケージ加工を行った半導体パッケージであって、パッケージ底面にＢＧＡバンプが格子状に形成され、ＢＧＡバンプが全ての格子点に配置されたことを特徴としている。

ＢＧＡバンプの一部は例えばダミーバンプであり、ＢＧＡバンプは加工可能な最小ピッチで配置されることが好ましい。本発明の半導体パッケージは例えば撮像素子へのアプリケーションにおいて有効である。ダミーバンプは、例えば半導体パッケージのグランドパターンに接続されることが好ましい。

また本発明の回路基板は、上記半導体パッケージが実装される回路基板であって、ＢＧＡバンプ全てに対応するランドを備えたことを特徴としている。

回路基板において、ダミーバンプに接合される少なくとも１つのランドがグランドパターンに接続されることが好ましい。

本発明の撮像ユニットは、上記半導体パッケージと、半導体パッケージが実装される回路基板とを備え、回路基板がＢＧＡバンプ全てに対応するランドを備えたことを特徴としている。

また撮像ユニットにおいて、ダミーバンプに接合される少なくとも１つのランドがグランドパターンに接続されることが好ましい。

また本発明の電子内視鏡は、上記撮像ユニットが搭載されたことを特徴としている。

本発明によれば、放熱効率の高いＷＬＣＳＰタイプの半導体パッケージを提供することができる。

本発明の一実施形態であるＷＬＣＳＰタイプの半導体パッケージを搭載した撮像ユニットの構成を示す側断面図である。 本実施形態の半導体パッケージを底面側から見た平面図である。 半導体パッケージの変形例の底面側から見た平面図である。

以下、本発明の実施の形態を、図面を参照して説明する。図１は、本発明の一実施形態であるＷＬＣＳＰタイプの半導体パッケージを搭載した撮像ユニットの構成を示す側断面図である。

撮像ユニット１０は、例えば電子内視鏡に搭載され、ＷＬＣＳＰタイプの半導体パッケージ１１と回路基板パッケージ１２を備える。本実施形態において半導体パッケージ１１は撮像素子であり、ガラス層１３、樹脂層１４、シリコン層１５、および格子状に配列されたＢＧＡバンプ１６から主に構成される。

回路基板パッケージ１２には、例えば半導体パッケージ１１の全てのＢＧＡバンプに対応して格子状に配列されるランド１７が形成され、例えば全てのＢＧＡバンプ１６は対応する各ランド１７に半田付けなどにより接合される。また、シリコン層１５と回路基板パッケージ１２と間にはＢＧＡバンプ１６の高さ分の隙間が形成されるが、この隙間は熱伝導性の高い樹脂充填剤１８により充填される。

また回路基板パッケージ１２には、ケーブル接続用の複数のケーブル接合用ランド１９が設けられ、ケーブル２０の各信号線２１が半田等を用いて接合される。図１では、回路基板パッケージ１２の一部が破断図として示され、グランドパターン２２の配線の一部が模式的に示される。図１の例において、バンプ１６Ｇは、例えば半導体パッケージ１１のグランドパターン（図示せず）を構成するグランド端子であり、ランド１７Ｇを介してケーブル２０のグランド線２１Ｇに接続される。またバンプ１６Ｄは、後述するダミーバンプであり、ダミーバンプ１６Ｄに対応するランド１７Ｄはダミーランドとなる。図示例ではダミーランド１７Ｄはグランドパターン２２（ランド１７Ｇ）に接続される。なお、回路基板パッケージ１２には必要に応じて電子部品２３、２４等が実装される。

図２は本実施形態の半導体パッケージ１１を底面側から見た平面図である。本実施形態において、半導体パッケージ１１の底面には格子状にＢＧＡバンプが配置され、図２の例では、縦横５×５、合計２５個の格子点を有する正方格子状にＢＧＡバンプ（白丸および黒丸）が配置されている。格子点の全てにＢＧＡバンプが形成され、図２では２５個のＢＧＡバンプのうち白丸で示される１８個のＢＧＡバンプ１６Ｅが半導体パッケージ１１のＩ／Ｏピンであり、黒丸で示される７個のＢＧＡバンプ１６Ｄがダミーバンプである。

従来、ＷＬＣＳＰタイプの半導体パッケージでは、必要なＩ／Ｏピンに応じてバンプピッチを設定し、余ったスペースにバンプを配することは基本的にない。例えば、Ｉ／Ｏピンは底面の周縁部に集められ底面中央付近はバンプが形成されない空き領域とされる。これに対して本実施形態では、例えば半導体パッケージ製造の後工程において安定処理可能な最小のピッチで配置できる全てのバンプが形成される。すなわち本実施形態では半導体パッケージに必要なＩ／Ｏピンの数からＢＧＡバンプの行数、列数を割り付けるのではなく、例えばパッケージサイズと製造工程における加工可能ピッチから、ＢＧＡバンプによる全接合面積がなるべく大きくなるように設置可能な限りの数のＢＧＡバンプを配置する。

例えば、図２の例では、Ｉ／Ｏピンは１８個なので、５行×４列としてダミーバンプ１６Ｄを２個とすることもできるが、本実施形態ではより大きな接合面積を得るためＢＧＡバンプの配列を５行×５列としている（バンプ断面積は一定であることを前提としている）。本実施形態では、このように配置されるＢＧＡバンプのうち、Ｉ／Ｏピン以外の７個のバンプをダミーバンプ１６Ｄとする。ダミーバンプ１６Ｄは、電気的にフローティングされた状態であってもよいが、本実施形態のように半導体パッケージ１１内のグランドパターンに接続する構成とすることで放熱効果を更に向上できる。なおダミーバンプ１６Ｄは、任意の格子点上に配置できるが、回路基板パッケージ１２側において配線の引き回しが容易な位置に配置されることが好ましい。

またバンプサイズとバンプの最小加工ピッチの組合せが選択可能な場合には、全バンプ接合面積に当たるバンプ数×バンプ断面積がより大きくなる組合せを選択してもよい。例えば、図２の例において、バンプサイズを大きくして前述のようにＢＧＡを４行×５列とすることもできる。図３に、パッケージサイズが図２と同サイズの半導体パッケージにおいて必要なＩ／Ｏピン数が１６個のとき、バンプサイズを大きくするとともにＢＧＡを４行×４列とし、ダミーバンプをなくした構成を示す。

以上のように、本実施形態によればＷＬＣＳＰタイプの半導体パッケージにおいて、バンプ接合面積を大きくすることができ、バンプを通してより効率的に熱を回路基板側へと伝達することができるので放熱効率が向上される。

また本実施形態では、回路基板パッケージに半導体パッケージの全てのバンプに対応してランドを設けたり、ダミーバンプをグラウンドパターンに接続したりすることにより放熱効果を更に高めている。また本実施形態では回路基板のダミーランドもグランパターン、ケーブルのグランド線へと接続されているため熱は効率よくケーブルへと排出される。

なお、本実施形態では半導体パッケージの全てのＢＧＡバンプに対応したランドを回路基板パッケージに設けたが、ランド数はバンプ数と異なってもよい。またダミーバンプ、ダミーランドは、必ずしもグランドパターンに接続されていなくともよい。また、ＢＧＡバンプの配置は正方格子に限定されず、六角格子状などの配置であってもよく、バンプ、ランド、信号線の接合方法も半田付け以外の方法を用いてもよい。また本実施形態では電子内視鏡を例に説明を行ったが、放熱を十分に考慮する必要がある他の電子機器（特に撮像ユニット）においても適用可能である。

１０ 撮像ユニット
１１ ＷＬＣＳＰタイプ半導体パッケージ
１２ 回路基板パッケージ
１３ ガラス層
１５ シリコン層
１６ ＢＧＡバンプ
１６Ｄ ダミーバンプ
１６Ｅ Ｉ／Ｏピン
１６Ｇ グランド端子（バンプ）
１７ バンプ接合ランド
１７Ｄ ダミーランド
１９ ケーブル接合用ランド
２０ ケーブル
２１ 信号線
２１Ｇ グランド線
２２ グランドパターン

Claims (9)

1. ウェハ・レベル・チップサイズ・パッケージ加工を行った半導体パッケージであって、パッケージ底面にＢＧＡバンプが格子状に形成され、前記ＢＧＡバンプが全ての格子点に配置され、
   前記ＢＧＡバンプの一部がダミーバンプであり、前記ＢＧＡバンプが加工可能な最小ピッチで配置され、
   前記ＢＧＡバンプによる全接合面積がなるべく大きくなるようにパッケージサイズに対して設置可能な限りの数のＢＧＡバンプが配置される
   ことを特徴とする半導体パッケージ。
2. 前記半導体パッケージが撮像素子を含むことを特徴とする請求項１に記載の半導体パッケージ。
3. 前記ダミーバンプの少なくとも１つが前記半導体パッケージのグランドパターンに接続されることを特徴とする請求項１〜２の何れか一項に記載の半導体パッケージ。
4. 請求項１〜３の何れか一項に記載の半導体パッケージが実装される回路基板であって、前記ＢＧＡバンプ全てに対応するランドを備えることを特徴とする回路基板。
5. 前記ダミーバンプに接合される少なくとも１つのランドがグランドパターンに接続されることを特徴とする請求項４に記載の回路基板。
6. 請求項１〜３の何れか一項に記載の半導体パッケージと、前記半導体パッケージが実装される回路基板とを備え、前記回路基板が前記ＢＧＡバンプ全てに対応するランドを備えることを特徴とする撮像ユニット。
7. 前記ダミーバンプに接合される少なくとも１つのランドがグランドパターンに接続されることを特徴とする請求項６に記載の撮像ユニット。
8. 請求項６または請求項７の何れか一項に記載の撮像ユニットが搭載されたことを特徴とする電子内視鏡。
9. 前記パッケージ底面と前記回路基板との間に高熱伝導性樹脂を充填したことを特徴とする請求項６に記載の撮像ユニット。
   

Images