JP2018523313A - 異なる寸法の開口を有するボンドパッド - Google Patents

異なる寸法の開口を有するボンドパッド Download PDF

Info

Publication number
JP2018523313A
JP2018523313A JP2018506259A JP2018506259A JP2018523313A JP 2018523313 A JP2018523313 A JP 2018523313A JP 2018506259 A JP2018506259 A JP 2018506259A JP 2018506259 A JP2018506259 A JP 2018506259A JP 2018523313 A JP2018523313 A JP 2018523313A
Authority
JP
Japan
Prior art keywords
die
zone
openings
bond pads
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018506259A
Other languages
English (en)
Other versions
JP6636611B2 (ja
Inventor
ヴィクラム・ヴェンカタドリ
Original Assignee
アナログ ディヴァイスィズ インク
アナログ ディヴァイスィズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ ディヴァイスィズ インク, アナログ ディヴァイスィズ インク filed Critical アナログ ディヴァイスィズ インク
Publication of JP2018523313A publication Critical patent/JP2018523313A/ja
Application granted granted Critical
Publication of JP6636611B2 publication Critical patent/JP6636611B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

集積回路ダイは、ボンディングのためのボンドパッドを露出させる複数の異なる寸法の開口を有するパッシベーション層を備える。ボンドパッドの寸法は、ボンドパッドの非対称な分布による、フリップチップ熱圧着ボンディングのような、ボンディング中の応力を少なくとも部分的に相殺する様式で異なる。

Description

本開示は、概して、集積回路ダイを非対称に分布したボンドパッドと電気的に接続することに関する。
半導体パッケージングは、集積回路（ＩＣ）内のボンドパッドへの電気接続を形成することを含む。通常、ボンドパッドは、ＩＣのメタライゼーションレベルにおいて形成され、パッシベーション層で覆われる。パッシベーション層を通って開口が形成され、ボンドパッドを露出させて、より大きいシステムへの電気接続のためのボンディングを可能にする。その接続は、例えば、パッケージング基板から外方に向くボンドパッドへのワイヤボンディング、またはＰＣＢなどのパッケージング基板のコンタクトパッドの真上にフェースダウンされた、ボンドパッドを用いるフリップチップ接続によって行うことができる。ワイヤボンディングは、対応するボンドパッド上の各ワイヤボンドへの熱、圧力、および／または超音波エネルギーの個々の印加を含む。フリップチップボンディングは、ボンドパッドに半田ボール、金バンプ、銅ピラー、または同等の導電性突起を適用すること、パッケージング基板（例えば、ＰＣＢ、セラミック、フレキシブルなど）のコンタクトパッド上にＩＣを反転させること、およびＩＣ全体にわたって圧力を加えるプラテン（ボンドヘッドとしても知られている）との熱圧着ボンディングをすることを含む。
ボンドパッドが非対称に分布している場合、ボンディング工程により、ＩＣを損傷し、かつ／またはＩＣの電気的性能を変化させ得る不均一な応力が引き起こされる。したがって、ボンディング中にＩＣへのこのような応力を回避するための方法および装置に対する必要性が存在する。
一態様では、複数のボンドパッドを備える集積回路ダイが開示される。集積回路ダイは、複数のボンドパッドを露出させる複数の異なる寸法の開口を有するダイパッシベーション層を含み得る。別の態様では、半導体ダイを備えるパッケージされたチップが開示される。パッケージング基板は、ダイに電気的に接続することができる。ダイは、複数の異なる寸法の開口を有するダイパッシベーション層を含み得る。
別の態様では、集積回路ダイをパッケージングする方法が開示される。この方法は、複数のボンドパッドを有するダイを準備することを含み得る。この方法は、ダイ上にパッシベーション層を形成することを含み得る。この方法は、対応する複数のボンドパッドを露出させるために、パッシベーション層中に複数の異なる寸法の開口を作製することを含み得る。
本明細書で説明される主題の１つ以上の実施の詳細は、添付の図面および以下の記載に述べられる。他の特徴、態様、および利点は、記載、図面、および特許請求の範囲から明らかになるであろう。以下の図の相対的な寸法は一定の縮尺で描かれていないことに留意されたい。
実施形態を以下の図面を参照して説明するが、これは限定ではなく例として提供される。
対称的に分布したボンドパッドを有する集積回路の概略平面図である。 図１に示す集積回路のボンドパッドの概略断面図である。 非対称に分布したボンドパッドを有する集積回路の概略平面図である。 非対称に分布したボンドパッドを露出させる異なる寸法の開口を有するパッシベーション層を有するダイの概略平面図である。 非対称に分布したボンドパッドを露出させる異なる寸法の開口を有するパッシベーション層を有するダイの概略平面図である。 熱圧着ボンディングを容易にするための圧縮性層を含む、図４に示すダイのような、異なる寸法の開口を有するダイの概略断面図である。 第１の寸法の開口によって露出された、図４における１つのグループからのボンドパッドの概略断面図である。 第２の寸法の開口によって露出された、図４における別のグループからのボンドパッドの概略断面図である。 第３の寸法の開口によって露出された、図４における第３のグループからのボンドパッドの概略断面図である。 第４の寸法の開口によって露出された、図４における第３のグループからのボンドパッドの概略断面図である。 一実施形態に係る、複数の異なる寸法のボンドパッド開口を有する集積回路ダイを製造する方法を示す流れ図である。 一実施形態に係る、非対称に分布したボンドパッドを有するプロセッサダイを組み込んだ撮像システムの概略平面図である。 一実施形態による、センサモジュールのアレイの一部分の三次元概略斜視図である。 一実施形態による、図１２に描かれたセンサモジュールアレイに示されたセンサモジュールの１つの概略斜視透視図である。
本明細書で開示される実施形態では、非対称な分布のボンドパッドを有する集積回路への電気的コンタクトを形成することに関するシステム、方法、および装置が説明される。このような非対称性は、種々の異なる状況において生じ得る。例えば、混合信号集積回路（ＩＣ）は、すべてのアナログ入力ピンをＩＣの一方の側に一緒に配置し、デジタル出力ピンを２つ以上の他の側に分布することにより利益を得ることができ、その結果、アナログ側は単位面積または単位長当たりのボンドパッドの密度がより高くなる。パッケージング基板上のコンタクトおよび配線の物理的配置により、ＩＣ上のボンドパッドの対応する位置が非対称パターンに制約されることもある。一例では、センサモジュールのアナログ／デジタル変換器（混合信号プロセッサＩＣ）は、センサダイからの信号がプロセッサダイに送られるときに発生し得る寄生損失を低減するために、関連するセンサダイの近くに物理的に位置決めされる。
本明細書で説明される実施形態では、そのような非対称に分布したボンドパッドは、異なる寸法の開口によりパッシベーション層を通って露出される。
図１は、露出された複数の対称的に分布したボンドパッド１０１を備えた従来の集積回路１００の非限定的な例を示す。ボンドパッド１０１の上面は、１つ以上のダイパッシベーション層１０３の対応する複数の開口１０２を通って露出されている。図２は、図１に示した集積回路１００の概略断面図を示す。特に、図２は、ボンドパッド１０１の上面の一部を露出させるダイパッシベーション層１０３の例示的な開口１０２を示す。ダイパッシベーション層は、ダイ材料１０４の上に形成され、シリコン酸化物、シリコン酸窒化物などのようないくつかの好適な誘電体材料のうちのいずれかであり得る。図２はまた、ボンドパッドの露出した上面と接触して形成されたバンプ１０５を示す。バンプは、例えば、はんだボール、金バンプ、銅柱または他の導電突起であり得る。基板１０４は、集積回路１００の回路を形成するために、金属、誘電体および半導体材料のいくつかの他のパターン化された層を有することができることが理解されよう。
フリップチップ実装集積回路、すなわちダイは、当該技術分野において周知である。図１および図２に示した集積回路１００のフリップチップ取り付け中に、かつ一般にフリップチップ取り付け中に、ダイの上面全体への熱圧着ボンディング中、プラテンによって均一な荷重が加えられ、荷重は、ボンドパッドに接続された複数のバンプ（例えば、金、銅ピラー、はんだボールなど）を通って、下にあるパッケージング基板（例えば、ＰＣＢ、フレキシブル基板、リードフレーム、セラミック基板など）に転送される。しかし、加えられた荷重の一部が基板に転送されるときはいつも、バンプとその下にあるボンドパッドに反作用力が作用する。このため、均等に加えられた荷重が、ボンディング中に、露出されたボンドパッド上に一様に広がるよう、対称的に分布したボンドパッドを有するダイが、従来、フリップチップ実装に用いられてきた。
図３は、パッシベーション層の複数の開口３０２を通って露出された複数の非対称に分布したボンドパッド３０１を備えたダイ３００の概略平面図を示す。ボンドパッド３０１は、側面Ａ、Ｂ、およびＣには分布しているが、側面Ｄには分布していない。示すように、非対称のボンドパッド分布により、フリップチップボンディング中に、側面Ｄの側で最も大きく、側面Ｃに向かって最も小さい応力の勾配３０３を側面ＡおよびＢに沿って形成することになる。側面Ｃの応力は均一である。ボンドパッド３０１上の応力は、２つ以上の領域間の相対的な非対称性がボンディング中に圧力集中を引き起こすダイ上の位置の近くで最大になり得る。例えば、側面ＡおよびＢに沿った側面Ｄに最も近いパッド３０１に対する応力は、側面ＡおよびＢに最も近い側面Ｃに沿ったパッド３０１上の応力よりも一桁大きい場合がある。側面Ｄにバンプが存在しないと、加えられた荷重を広げるためのバンプが少なくなるので、側面Ｄに最も近いボンドパッドに大きな応力が生じる。ボンディング中に応力勾配が形成される結果、ボンドパッドが破損したり、内部応力によって集積回路が電気的挙動を変えたり、故障したりする可能性がある。
ボンディング中の非対称ボンドパッド分布の影響を緩和するために、パッシベーション層を通って複数の異なる寸法の開口を形成し、複数の非対称に分布したボンドパッドを露出させることができる。異なる寸法の開口は、ボンドパッドの上面の異なる量を露出させることによって、ボンディング中に生成される応力をより均一に分散させる働きをする。ボンドパッドの露出の多少によって、バンプとボンドパッドとの間の接触領域がそれぞれ増加または減少される。開口は、高い応力の区域の近くで大きくてもよく、その結果、加えられた荷重は、より大きいボンドパッド表面積に分散され、その逆もまた同様である。したがって、異なる領域で異なる量のボンドパッドを露出させることによって、非対称なボンドパッド分布の影響を緩和するか、または相殺することができる。下にあるボンドパッドは、ＩＣダイにわたって同じであってもよく、またはダイパッシベーション層の開口がボンドパッドの寸法と一致する、異なる寸法のボンドパッドを使用してもよい。例えば、ダイが非対称ボンドパッド分布を有するフリップチップ取り付け用に設計されている場合、露出されない金属を最小限に抑えるために異なる寸法のボンドパッドを使用することができ、それは、材料の損失および寄生容量に寄与する。しかしながら、異なる開口寸法は、ボンドパッドが均一であるか異なる寸法であるかにかかわらず、もともと均一な開口を有するワイヤボンディング用に設計されたチップにも適用可能である。
図４Ａは、複数の非対称に分布したボンドパッドを露出させる複数の異なる寸法の開口を有するパッシベーション層を含む、ダイ４００の非限定的な例の概略平面図を示す。当業者であれば、他の好適な非対称ボンドパッド分布またはパターンも可能であることを容易に理解するであろう。図４Ａに示すように、ダイ４００は、側面Ａ、Ｂ、Ｃ、およびＤを備えることができ、側面Ａ、Ｂ、およびＣにはボンドパッドが分布しているが、側面Ｄには分布していない。例えば、ダイ４００は、側面Ｃに１３２個（１２８個のアナログ入力チャネルおよび４個のグランド接続）のボンドパッド、側面Ａおよび側面Ｂに６６個（６４個のデジタル出力チャネルおよび２個のグランド接続）のボンドパッド、および側面Ｄに０個のボンドパッドを有する１２８個のチャネルのアナログ／デジタルコンバータであってもよい。他の高密度非対称ボンドパッド分布も想定され、ボンドパッドの分布がダイのある区域からダイの別の区域にかけて変化する低密度分布のような非対称分布を含む他の密度も同様に考えられる。本明細書で説明される開口は正方形であるが、当業者であれば、任意の他の好適な形状（例えば、円形、卵形、三角形、偏心矩形など）を使用できることを理解するであろう。
図４Ａにさらに示すように、複数の異なる寸法の開口は、例えば、側面ＡおよびＢに沿った開口４１１、４２１、および４３１、ならびに側面Ｃの開口４４１のような２つ以上の異なる平均開口寸法を含み得る。一実施形態では、開口４４１が最小の寸法を有し、開口４３１が最も大きく、開口部４２１および４３１の寸法がそれらの間のどこかに順に入る。例えば、一実施形態では、開口４４１、４１１、４２１、および４３１は、それぞれ、およそ６２５μｍ２（２５×２５μｍ）、７２９μｍ２（２７×２７μｍ）、１，２２５μｍ２（３５×３５μｍ）、および１，７６４μｍ２（４２×４２μｍ）の平均開口寸法を含むほぼ正方形の開口を有し得る。開口４４１は、名目上、開口４３１と最大横寸法が１７μｍ（６８％）、または面積が１１３９μｍ２（１８２％）だけ異なる。開口４４１は、名目上、開口４１１と最大横寸法が２μｍ（８％）、または面積が１０４μｍ２（１７％）だけ異なる。種々の開口４４１、４１１、４２１、および４３１は、それぞれ、およそ５００〜６９０μｍ２、７００〜９００μｍ２、１０００〜１４００μｍ２、および１６００〜２０００μｍ２から露出されたボンドパッドの表面積の範囲であり得る。開口の各タイプは、その平均寸法またはその公称寸法が上記範囲（または他の範囲）に入ることによって特定され得る。上記の例では、横方向の寸法および面積は、パッシベーション層の上面の開口の上部で測定される。
より一般的には、最小開口（例えば、開口４４１）と最大開口（例えば、開口４３１）の最大横寸法の寸法差は、製造公差から生じる寸法の差よりも大きい。例えば、一実施形態では、最小開口（例えば、開口４４１）の最大公称横方向寸法と、最大開口（例えば、開口４３１）の最大公称横寸法との間の寸法差は、例えば約２μｍ〜１００μｍであり得る。特定の実施形態では、最も小さい開口に対する、最小開口の公称最大横方向寸法と最大開口の公称最大横方向寸法との間の百分率差は、約５％〜５００％、１０％〜２００％、または任意の他の好適な公称百分率差であり得る。開口の公称表面積は、最小開口と最大開口との間で、約２００μｍ２〜２０００μｍ２、５００μｍ２〜１５００μｍ２、１０％〜５００％、または１５％〜２００％だけ異なり得る。当業者であれば、この範囲がボンドパッドの非対称な分布による応力を低減するための寸法差の非限定的な例であり、他の範囲も可能であることを理解するであろう。特に、より小さい差は、ボンドパッド開口の最も希薄な濃度に対して最も濃密な濃度の方向に対応する方向に、開口寸法を最小から最大まで等級分けするために有用であり得る。本明細書で使用されるように、開口グループ間の平均寸法開口は、その差が製造公差内に入る場合、「異なる」とはみなされない。開口の「公称」寸法は、製造工程で定義された設計開口寸法を意味するので、製造公差を考慮する必要はない。当業者であれば、異なるパターニング技術によって製造公差が異なり得ることを理解するであろう。
複数の異なる寸法の開口は、同じ平均開口寸法を有する開口が同じグループ内にあるように、グループまたはゾーンにさらに配置されてもよい。例えば、図４Ａにおいて、開口４４１は、側面Ｃで１つのゾーンにグループ化され、開口４１１、４２１、および４３１は、側面ＡおよびＢでそれぞれゾーン４１０、４２０、および４３０にグループ化されている。例えば、側面ＡおよびＢに沿った２つのゾーン、または側面ＡおよびＢに沿った４つのゾーンならびに側面Ｃの２つのゾーンなど、他のゾーンも想定され、各ゾーンは、他のゾーンの平均開口寸法と異なる自らの平均開口寸法を有する。
ゾーンは任意に定義することができ、各ゾーンの計算された平均開口寸法により、同じゾーン内に複数の異なる寸法の開口を含み得ることに留意されたい。例えば、図４Ｂは、水平中心線４７０で分割されて、２つのゾーン、すなわち、ダイの第１の半分の第１のゾーン４５０と、ダイの第２の半分の第２のゾーン４６０との２つのゾーンに分けられた、図４Ａのダイを示す。しがって、図４Ｂに示すように、第１のゾーン４５０は、側面Ｃの全て、ならびに側面ＡおよびＢの上半分を含むことができ、第２のゾーン４６０は、側面Ｄの全て、ならびに側面ＡおよびＢの下半分を含むことができる。図４Ｂに示すように、第１のゾーン４５０は、側面ＡおよびＢの各々に沿った開口４１１および４２１と、側面Ｃの開口４４１とを含む３つの異なる寸法の開口を含む。第２のゾーン４６０は、２つの異なる寸法の開口、すなわち、側面ＡおよびＢに沿った開口４２１および４３１を含む。第１の平均開口寸法と呼ぶことができる第１のゾーン４５０の総平均開口寸法は、第２の平均開口寸法と呼ぶことができる第２のゾーン４６０の総平均開口寸法と異なってもよい。例えば、図４Ａに関して説明した寸法を有する、図示された実施形態では、第１のゾーンが第２のゾーンに比べてより多くのボンドパッドを有する場合、第１のゾーン４５０における第１の平均開口寸法は、第２のゾーン４６０における第２の平均開口寸法よりも小さい。同じ非対称のボンドパッド分布に対してパッシベーション層中に均一な開口を使用するのと比較して、第１のゾーンで露出された総ボンドパッド表面積は、第２のゾーンで露出された総ボンドパッド表面積により近いことが理解されるであろう。
一実施形態では、第１のゾーンは、非対称ボンドパッド分布に部分的に基づく第２のゾーンに比べてより多くのボンドパッドを有することができる。一般に、複数の開口寸法は、より低いボンドパッド密度のゾーンにおいてより大きくてもよい。一実施形態では、ダイの隣接する２つの半分のボンドパッドの数を比較することによって非対称性を判定することができる。別の実施形態では、ダイの隣接する象限上のボンドパッドの数を比較することによって非対称性を判定することができる。一般に、非対称は、ダイ上の２つ以上の隣接する、および／または隣接しない任意に規定された、領域上のボンドパッドの数を比較することによって決定され得ることが理解される。類似の表面積の２つの隣接する領域またはゾーン間でボンドパッドの数が異なる場合に非対称性が存在し、より大きい平均開口寸法が、より少ないボンドパッドを有するダイの区域に関連し得て、均一な開口を有する非対称数のボンドパッドに熱圧着が加えられることになる非対称応力を相殺する。例えば、図４Ａおよび図４Ｂにおいて、より大きい開口寸法は、ダイの下半分でボンドパッドがより少ないので、ダイの上半分（取り囲み側面Ｃ）に比べてダイの下半分（取り囲み側面Ｄ）に関連する。
図４Ｂにさらに示すように、一実施形態では、側面ＡおよびＢは、側面Ｃの下部の限界から側面Ｄの上部の限界まで垂直に延び、垂直中心線４７１に向かって、いくらか内方に水平に延びている。ここで、垂直および水平はページの視点からのものである。側面Ｃはダイの上端から距離４７２だけ内方に延びてもよく、側面ＡおよびＢは、ダイの左右の端部からそれぞれ距離４７３だけ内方に延びてもよい。一実施形態では、距離４７３は、側面ＡおよびＢに沿った定数であってもよい。他の実施形態では、ダイ上の異なるゾーンが、垂直中心線４７１に向かって異なる距離４７３だけ内方に延びることができる。側面Ｄは、側面ＡおよびＢ上のボンドパッドを有する区域の間にあるように、水平中心線４７０に向かって、内方にいくらか延びることができる。側面Ｄがボンドパッドを有する実施形態では、側面Ｄは、ダイの下端部から水平中心線４７０に向かって内方に延びることができる。
さらに、図４Ａおよび図４Ｂには示していないが、隣接するゾーンは、開口寸法がある寸法から次の寸法に段階的に増加的に変化する遷移区域を有することができる。遷移区域は、１つ以上の異なる大きさの開口を含んでもよい。さらに他の実施形態では、ゾーンの代わりに、複数の異なる寸法の開口の寸法が、開口から次の開口まで、または２つ以上の開口ごとに次の２つ以上の開口まで、徐々に変化してもよい。複数の異なる寸法の開口がダイにわたって動的に変えられ、かつ／または一定の寸法のグループにおいて不連続に変えられるかに関わらず、一実施形態では、相対的により大きい寸法の開口が、最小の密度を有するか、またはボンドパッドがないダイの最も近い側面に位置決めされる。例えば、図４Ａおよび図４Ｂにおいて、最大開口寸法を有する複数の開口は、例えばゾーン４３０（図４Ａ）またはゾーン４６０（図４Ｂ）など、最も近い側面Ｄに位置付けられ得る。さらに他の実施形態では、ボンドパッドの密度と開口の寸法の両方を二次元で非対称に分布させることができる。図４Ａおよび図４Ｂの図示された例は、水平軸（例えば、水平中心線４７０）を中心として非対称を示し、垂直中心線４７１を中心として対称を示しているが、ボンドパッド密度および相殺開口寸法は図示のパターンに従う必要はないことが理解されよう。
図５は、シリコン層５０６上に形成された一般的なボンドパッド４０１の概略断面図を示す。図６〜９は、図４Ａおよび図４Ｂに示されたダイ４００の異なるボンドパッドの断面図を示す。
図５を参照すると、１つ以上のダイパッシベーション層を通る開口５００が示されている。開口５００は、少なくとも誘電性パッシベーション層、特に図示の実施形態ではポリイミド層５０１のようなポリマーまたは他の適合性材料を通って形成される。示すように、開口５００は、ポリイミド層５０１、およびシリコン酸化物、シリコン窒化物またはシリコン酸窒化物などの無機パッシベーション層５０２を含む図示の実施形態では、複数の誘電層を貫通して形成することができる。上方から見ると、開口５００は、正方形、円形、楕円形、偏心矩形、三角形、または任意の他の好適な形状の一般的な形態をとることができる。
さらに、開口５００は、開口５００の製造中の異なる湿式エッチング露出時間の結果として、下部開口寸法５０４とは異なる上部開口寸法５０３を含み得る。例えば、上部開口寸法５０３と下部開口寸法５０４との間の寸法差は、２〜１５μｍの範囲内であり得る。開口の傾斜は、上面に対して３０°〜９０°（垂直）の範囲であり得る。開口５００によって露出されるボンドパッド４０１の上面の量は、下部開口寸法５０４の面積に対応してもよい。
上述したように、図５に示す開口５００は、ダイにわたって、異なるボンドパッドに対して変えることができる。したがって、図４Ａおよび図４Ｂに示すダイ４００は、複数の異なる寸法の開口４１１、４２１、４３１、４４１を含む。図５に示すように、開口５００においてバンプ５０５を形成し、ボンドパッド４０１の露出した上面と接触させることができる。バンプ５０５は複数の材料または層を含むことができる。開口５００の寸法は、ボンディング中に形成される応力勾配が緩和されるように、ダイにわたって変えるのが効果的である。例えば、より小さなボンドパッド密度の区域に、より大きい開口５００を作製して、より小さなボンドパッド密度の区域において、ボンドパッド４０１に対してバンプ５０５によって及ぼされる大きな反作用力が放散される、より大きい表面積を有するようにすることができる。言い換えれば、開口寸法は、ボンディング中に加えられる荷重を、より大きい区域にわたって分散し、それにより、ダイにわたる非対称ボンドパッド分布を有する均等な寸法の開口を使用して形成されることになる応力勾配を緩和するように変えることができる。
図６〜９は、開口４１１、４２１、４３１、および４４１が、ボンディング中の、特に、ダイ４００の熱圧着フリップチップボンディング中の、ボンドパッドの非対称分布の結果としての応力勾配の形成を緩和するのに効果的な大きさにされるダイ４００の概略断面図を示す。一実施形態では、図６〜９における各バンプ５０５は、例えば、５０μｍ×５０μｍなどの同じ平均寸法を有する。一実施形態では、異なる寸法の開口４１１、４２１、４３１、および４４１は、各開口の上部で測定して、約２７×２７、３５×３５、４２×４２、および２５×２５μｍ２の平均面積を有するほぼ正方形の開口に対応してもよい。各開口の下部で測定するときに約１０μｍの差を仮定すると、一実施形態における異なる寸法の開口４１１、４２１、４３１、および４４１は、１７×１７、２５×２５、３２×３２、および１５×１５μｍ２の平均面積を有する。開口の寸法が上部または下部で測定されるかに関わらず、より大きい開口は、より大きい応力の区域に位置決めされ、ボンディング中に加えられる荷重がより大きい表面積にわたって分散され得る。他の実施形態では、開口４１１、４２１、４３１、および４４１の寸法は、ボンドパッドをパターニングするために使用されるマスク開口に対応する、各開口の上部から測定したときに、例えば、それぞれ、およそ５００〜９００μｍ２、１０００〜１４００μｍ２、１６００〜２０００μｍ２、および５００〜９００μｍ２の範囲であり得る。図示された実施形態では、開口４１１、４２１、４３１、および４４１の露出したボンドパッド表面５０７は、各開口の下部で測定された開口寸法に対応し、それぞれ、略２５０〜４００μｍ２、５００〜８００μｍ２、９００〜１２００μｍ２、および５０〜２４０μｍ２である寸法の範囲であり得る。当然のことながら、当業者であれば、これらの数字は、開口の傾きの異なる度合いに対して変化し、より大きいか、またはより小さい全体的な開口の寸法に対してスケーリングすることができることを理解するであろう。
図６〜９は、複数の誘電体パッシベーション層が使用される場合、下部無機パッシベーション層および上部ポリマーパッシベーション層を通る開口の寸法を整列させることができるが、同じ寸法である必要はないことも示している。例えば、下部無機パッシベーション層５０２を通る開口は、ダイにわたって均一であり、ダイシング前にウェハレベルで形成することができる。ポリイミド層５０１を通る開口は、ダイにわたって異なるゾーンで異なる寸法にすることができ、ウェハレベルで、またはダイシング後に、好ましくはウェハレベルで形成することができる。図示された実施形態では、無機パッシベーション層５０２を通る開口は均一であり、最大開口４３１より僅かに大きい。他の実施形態では、上にあるポリマー層と下にある無機層を通る開口は一致していてもよい。
上述したように、複数の異なる寸法の開口は、ポリイミド層を通って形成することができる。ポリイミドは、半導体製造およびパッケージングにおいてしばしば使用される適合性材料であり、ダイの非対称性の影響を緩和するためにさらに役立つ応力緩衝材として機能することができる。これは、フリップチップ取り付け中にバンプに加えられる圧力のいくらかを吸収することによってそうする。ポリイミドが言及されているが、例えばポリベンゾオキサゾール（ＰＢＯ）などの他の好適なパッシベーション層材料の使用も想定される。
再び図５を参照すると、ボンドパッド４０１は、およそ０．２〜３．５μｍの平均厚さ範囲を有し、ポリイミド層５０１の厚さは、およそ２．０〜２０．０μｍの範囲であり得る。ダイにわたる平均開口寸法は、開口の上部で測定した任意の他の好適な範囲の中で、およそ１００μｍ２〜２，５００μｍ２の範囲であり得る。例えば、図４Ａおよび図４Ｂに示すように、開口４１１、４２１、４３１、および４４１は、開口の上部で測定して、約７２９μｍ２、１２２５μｍ２、１７６４μｍ２、および６２５μｍ２の平均表面積を有する略正方形（または他の好適な形状）の開口に対応し得る。
ここで、図１０を参照すると、フロー図は、一実施形態に係る、複数のボンドパッドを露出させる複数の異なる寸法の開口を備えるダイを製造する方法を示す。工程１０００は、ブロック１００１から始まる。ブロック１００１において、複数のボンドパッドを含むダイが準備される。一実施形態では、複数のボンドパッドは、ダイにわたって非対称に分布している。工程１０００は、ダイ上にパッシベーション層が形成される、ブロック１００２に続く。上述したように、この層は、ポリイミドまたはＰＢＯ等の別の好適な材料のような適合性材料を含み得る。パッシベーション層は、また、ないしは代わりに、シリコン酸化物またはシリコン酸窒化物のような無機誘電体を含んでいてもよい。工程１０００はブロック１００３に続き、堆積されたパッシベーション層に異なる寸法の開口が作製され、ブロック１００１のボンドパッドの異なる表面積を露出させる。一実施形態では、複数の異なる寸法の開口は、異なる平均開口寸法を有する複数の開口グループを含む。異なる寸法の開口の分布は、ボンドパッドがどのように非対称に分布しているかに部分的に基づいている。上述したように、より大きい開口寸法は、より多くのボンドパッド（またはより高いボンドパッド密度）を有するゾーンまたはグループに比べて、より少ないボンドパッド（またはより低いボンドパッド密度）を有するゾーンまたはグループに関連付けられる。この方法は、ＰＣＢ基板、フレキシブル基板または業界で知られている「フレックス」、リードフレームまたはセラミック基板のようなパッケージング基板のコンタクトまたはリードに、ダイのボンディングパッドをボンディング（例えば、フリップチップ取り付けのための熱圧着ボンディング）することで継続することができる。したがって、パッケージング基板は電気的および機械的にダイに接続される。
上述の構造および工程は、ボンドパッドが非対称に分布している任意のダイ、または対称的に分布したボンドパッドを有するが非対称パターンのサブセットのみが接触されるダイに適用可能である。ウェハまたはダイレベルで行うことができる上述の開口寸法を調整する以外に、ダイを再設計する必要はない。あるいは、上述のように、ダイは、対応する異なる寸法の開口のための複数の異なる寸法のボンドパッドを有するように設計することができる。このようにして、複数の開口により、複数の異なる寸法のボンドパッドのより大きい百分率の上面を露出させ、無駄になる金属を少なくし、寄生容量を低減することができる。
上述の実施形態で説明したダイパッシベーション層を通って複数のボンドパッドを露出させる複数の異なる寸法の開口により、そうでなければ不均衡な応力にさらされることになる、ボンドパッドの密度がより低いダイ区域におけるより広いボンドパッド表面積にわたり、ボンディング中に加えられる荷重を拡散することによって、非対称に分布したボンドパッドを有するダイのボンディング中の応力勾配の形成を緩和することができる。ダイパッシベーション層に複数の異なる寸法の開口を形成することにより、もともとワイヤボンディングのために設計された非対称ボンドパッド分布を有するダイは、フリップチップに適合するように費用のかかる再設計を行う必要がない。あるいは、新たに設計された集積回路は、クロストーク、ノイズ、漏れなどを低減することができるように、より高いボンドパッド密度の領域においてより小さいダイパッドを使用することができる。
図１１〜１３は、非対称ボンドパッドパターンおよびフリップチップ実装を有するダイが有用なモジュールまたはパッケージの例を示す。図１１〜１３は、センサを処理電子機器の近くに位置決めするコンパクトなセンサモジュールを示す。特に、非対称に分布したボンドパッドを有するアナログ／デジタル変換器（ＡＤＣ）のようなプロセッサダイは、センサダイと電気通信するプロセッサ基板にフリップチップ実装することができる。上述の構造および方法は、ボンディング作業中の応力を緩和するために使用することができる。
図１１は、一実施形態に係る撮像システム１０を示し、撮像システム１０は、非対称に分布したボンドパッドを備えたプロセッサダイを有する複数の小型センサモジュールを含む。いくつかの実施形態では、撮像システム１０は、コンピュータ断層撮影（ＣＴ）装置であってもよい。ＣＴ装置は、医用撮像、産業用撮像、非破壊検査、および地下撮像を含む種々の分野で有用である。図１１の撮像システム１０では、放射源１１は、撮像される対象物（例えば、患者）１３の方向に放射線１２を放出することができる。一実施形態では、放射源１１はＸ線を放出する。当業者であれば、撮像目的で放射線を放出するための種々の従来のメカニズムがあることを理解するであろう。放射線１２の一部は、対象物１３を通過した後、放射源１１に対向して位置決めされたセンサモジュール１の一次元（１Ｄ）または二次元（２Ｄ）アレイに到達する。センサモジュール１は、この撮像例のセンサであり得るフォトダイオードアレイ（ＰＤＡ）を使用して、検出された放射線（例えば、可視光）を電気信号に変換するように構成することができる。いくつかの実施形態では、センサモジュール１は、検出されたＸ線を可視光に変換するように構成されてもよく、またはシステム１０は、その目的のために別個のシンチレータを含み得る。他の実施形態では、検出されたＸ線は、他の方法で電気信号に変換されてもよい。センサモジュール１はまた、ＰＤＡから受け取ったアナログ信号を伝達要素１５によって外部制御モジュール１４に伝導することができるデジタル信号に変換するように構成されている。センサモジュール１はまた、制御モジュール１４への伝達の前に、検出された信号に対して種々の他の事前処理動作および／または事前調整動作を行うことができる。処理されたデジタル信号が制御モジュール１４によって受け取られた後に、制御モジュール１４は、デジタル信号を、表示装置上の画像または受け取られた信号から計算された種々の測定値の報告などの可読出力にさらに処理することができる。対象物１３の完全な３Ｄ画像を得るために、システム１０は、対象物１３の周りを図１１に示す方向Ａに回転して、種々の角度で対象物１３の画像を得ることができる。
他の実施形態では、撮像システムは、ＰＥＴスキャンやガンマ線撮像技術などの超音波または核撮像技術を使用することができる。さらに他の実施形態では、センサモジュールは、センサおよびプロセッサの両方を含むコンパクトモジュールを使用する、電気、電子、または光学用途などの種々の非撮像構成で使用することができる。例えば、ＭＥＭＳマイクロホンおよび加速度計などの微小電気機械システム（ＭＥＭＳ）デバイスは、センサからの信号を処理するために、センサの近くにセンサダイおよびプロセッサダイの両方を含むことができる。これらの実施形態では、センサをプロセッサから電磁的に遮蔽および／または断熱しながら、コンパクトなセンサパッケージを提供するのに、本明細書に示したセンサモジュールと同様のセンサジュールを使用することができる。
図１２は、センサモジュール２１のアレイの一部の例示的な三次元概略斜視図である。図１２に示すように、各センサモジュール２１は、より大きい撮像システム２０の一部であるブラケット３０に取り付けることができる。撮像システム２０は、図１１に関して上述した撮像システム１０と同じであってもよく、または類似していてもよい。例えば、撮像システムは、ＣＴ装置、Ｘ線装置、超音波装置などを備えることができる。図１２の例では、４つのセンサモジュール２１が縦方向Ｘ軸に沿って延びるストリング２７内に位置決めされているが、４つより多くの、または４つより少ないモジュール２１が、Ｘ軸に沿って互いに隣接してストリング２７内に位置決めされ得ることが理解されるべきである。図１２には示されていないが、モジュール２１のアレイは、Ｘ軸を横切る方向に沿って互いに隣接する複数のストリング２７を含むことができる。いくつかの実施形態では、ストリング２７は、曲面に沿って位置決めすることができ、各ストリング２７は図１１のモジュール１の１つを表す。図１２に示すように、例えば、図示されたストリング２７のＹ軸は、モジュール２１のアレイがそれに沿って位置決めされる曲面に接することができる。種々の構成では、患者をアレイの湾曲した表面の内側に位置決めさせることができ、システム２０は患者の体の一部を画像化することができる。
図１３は、図１２に示すセンサモジュール２１の模式的斜視透視図である。特に、第１のプロセッサ基板２８ａおよび第２のプロセッサ基板２８ｂは、各々可撓性のパッケージング基板から形成することができ、キャリア３８の対向する側面の周りに巻き付けることができる。プロセッサ基板２８ａ、２８ｂは、センサ基板３３が巻き付けられる軸にほぼ平行な軸の周りに巻き付けられてもよい。１つ以上のプロセッサダイ３９および受動電子部品３７は、フレキシブルプロセッサ基板２８ａ、２８ｂに取り付けられ、フレキシブルプロセッサ基板２８ａ、２８ｂに電気的に接続され得る。プロセッサダイ３９は、例えば、アナログ信号をデジタル信号に変換するなど、センサダイ３２から伝導された信号に対して種々の処理動作を行うことができる。
センサダイ３２とプロセッサダイ３９との間の電気的連絡を提供するために、センサ基板３３の下部セグメント３３ａがプロセッサ基板２８ａ、２８ｂに電気的に接続することができる。プロセッサ基板２８ａ、２８ｂとプロセッサダイ３９との間の電気的結合により、センサダイ３２とプロセッサダイ３９との間の電気経路を完成させることができる。種々の実施形態において、センサ基板３３は、プロセッサ基板２８ａ、２８ｂに、はんだ付けすることができる。他の実施形態では、センサ基板３３は、ＡＣＦないしＮＣＰ技術を使用してプロセッサ基板２８ａ、２８ｂに電気的に結合することができる。センサダイ３２と同様に、プロセッサダイ３９は、銅リードとの金熱圧着ボンドを使用してプロセッサ基板２８ａ、２８ｂに電気的に結合されてもよく、他の構成では、はんだが使用されてもよく、またはＡＣＦないしＮＣＰ技術が使用されてもよい。
多数のアナログ入力およびデジタル出力（例えば、それぞれ１２８個）を収容するために、図４Ａおよび４Ｂに関して説明したように、プロセッサダイには、ボンドパッドの非対称分布が設けられる。したがって、プロセッサダイ３９には、図４Ａ〜１０に関して上述したように、それらのボンドパッドを露出させるために異なる寸法の開口を設けることができ、基板２８ａ、２８ｂにフリップチップ実装され得る。
本発明は特定の実施形態および実施例の文脈で開示されたが、本発明は、具体的に開示された実施形態を超えて拡張され、本発明の他の代替の実施形態および／または使用、ならびに明白な改変およびその等価物にまで及ぶことが当業者には理解されよう。さらに、本発明のいくつかの変形例を示し、詳細に説明してきたが、本発明の範囲内にある他の変形例が、この開示に基づいて当業者には容易に明らかであろう。実施形態の特定の特徴および態様の様々な組合せまたは部分的な組み合わせがなされ得、それでもなお本発明の範囲内に入ることが企図されている。開示された実施形態の種々の特徴および態様は、開示された発明の種々の方法を形成するために、互いに組み合わせるか、または互いに置き換えることができることを理解されたい。したがって、本明細書に開示された本発明の範囲は、上述の特定の開示された実施形態によって限定されるべきではなく、以下の特許請求の範囲を公正に読むことによってのみ決定されるべきである。さらに、「〜まで」、「少なくとも」、「〜を超える」、「〜未満」、「〜の間」等のような言葉は、列挙された数字を含む。本明細書で使用される「およそ」、「約」、および「実質的には」などの用語の前に付された数字は、列挙された数字（例えば、約１０％＝１０％）を含み、なお所望の機能を実行するか、または所望の結果を達成する、記載された量に近い量を表す。例えば、「およそ」、「約」、および「実質的には」という用語は、記載された量の１０％未満、５％未満、１％未満、０．１％未満、および０．０１％未満である量を指すことができる。
１ センサモジュール
１０ 撮像システム
１１ 放射源
１２ 放射線
１３ 対象物
１４ 制御モジュール
１５ 伝達要素
２０ 撮像システム
２１ モジュール
２７ ストリング
２８ａ プロセッサ基板
２８ｂ プロセッサ基板
３０ ブラケット
３２ センサダイ
３３ センサ基板
３３ａ 下部セグメント
３７ 受動電子部品
３８ キャリア
３９ プロセッサダイ
１００ 集積回路
１０１ ボンドパッド
１０２ 開口
１０３ ダイパッシベーション層
１０４ ダイ材料
１０５ バンプ
３００ ダイ
３０１ ボンドパッド
３０２ 開口
３０３ 勾配
４００ ダイ
４０１ ボンドパッド
４１０ ゾーン
４１１ 開口
４２０ ゾーン
４２１ 開口
４３０ ゾーン
４３１ 開口
４４１ 開口
４５０ 第１のゾーン
４６０ 第２のゾーン
４７０ 水平中心線
４７１ 垂直中心線
４７２ 距離
４７３ 距離
５００ 開口
５０１ ポリイミド層
５０２ 無機パッシベーション層
５０３ 上部開口寸法
５０４ 下部開口寸法
５０５ バンプ
５０６ シリコン層
５０７ ボンドパッド表面

Claims (28)

  1. 複数のボンドパッドと、
    複数の前記ボンドパッドを露出させる複数の異なる寸法の開口を有するダイパッシベーション層と、を備える、集積回路ダイ。
  2. 前記複数の異なる寸法の開口が２つ以上の開口グループを含み、各グループが他のグループに比べて異なる平均開口寸法を有する、請求項１に記載の集積回路ダイ。
  3. 前記グループのうちの２つの平均最大横方向寸法間の寸法差が約２μｍよりも大きい、請求項２に記載の集積回路ダイ。
  4. 前記開口グループが、前記ダイの第１の半分を備える第１のゾーンおよび前記ダイの第２の半分を備える第２のゾーンを含む前記ダイの２つのゾーンに対応し、前記第１のゾーンおよび前記第２のゾーンが異なる平均開口寸法を有する、請求項２に記載の集積回路ダイ。
  5. 前記第１のゾーンの前記開口が第１の平均開口寸法を有し、前記第２のゾーンの前記開口が第２の平均開口寸法を有し、前記第１の平均開口寸法が前記第２の平均開口寸法よりも小さく、前記第１のゾーンが前記第２のゾーンと比較してより多数の露出されたボンドパッドを有する、請求項４に記載の集積回路ダイ。
  6. 前記ダイが、第１の側面、前記第１の側面に対向する第２の側面、第３の側面、および前記第３の側面に対向する第４の側面を有し、前記第１のゾーンが前記第３の側面を含み、前記第２のゾーンが前記第４の側面を含み、前記第３の側面が前記第４の側面と比較してより多数の露出されたボンドパッドを有する、請求項５に記載の集積回路ダイ。
  7. 前記複数の異なる寸法の開口の寸法が、前記複数のボンドパッドの非対称な分布に起因する前記ダイ上の応力を少なくとも部分的に相殺する様式で異なる、請求項１に記載の集積回路ダイ。
  8. 第１の側面、前記第１の側面に対向する第２の側面、第３の側面、前記第３の側面に対向する第４の側面を有し、
    前記複数の開口が、前記第１の側面および前記第２の側面に沿って異なる寸法の開口を備え、前記第３の側面に沿って複数の開口を備え、前記第４の側面に沿って開口を備えていない、請求項１に記載の集積回路ダイ。
  9. 前記第１の側面および前記第２の側面の前記開口が、少なくとも３つの異なる寸法を備え、前記３つの異なる寸法の前記開口が、前記第３の側面に隣接して位置決めされた最小寸法を有し、前記３つの異なる寸法の前記開口が、前記第４の側面に隣接して位置決めされた最大寸法を有する、請求項８に記載の集積回路ダイ。
  10. 前記第３の側面に沿った前記複数の開口が、前記ダイ上のボンドパッドを露出させる前記最小開口を備える、請求項８に記載の集積回路ダイ。
  11. 前記開口が、正方形の開口を備える、請求項１に記載の集積回路ダイ。
  12. 半導体ダイと、
    前記ダイに電気的に接続されたパッケージング基板と、を備え、
    前記ダイが、複数の異なる寸法の開口を有するダイパッシベーション層を含む、パッケージチップ。
  13. 前記半導体ダイが、複数の非対称に分布したボンドパッドをさらに備え、前記複数の異なる寸法の開口が対応する複数の前記ボンドパッドを露出させる、請求項１２に記載のパッケージチップ。
  14. 前記パッケージング基板が熱圧着ボンディングにより前記ダイに電気的に接続され、前記複数の異なる寸法の開口が、前記熱圧着ボンディングからの前記ダイ内の応力勾配を、均一な寸法を有する開口に比べて低減するように構成される、請求項１２に記載のパッケージチップ。
  15. 前記複数の異なる寸法の開口が２つ以上の開口グループを備え、各グループが異なる平均開口寸法を有する、請求項１２に記載のパッケージチップ。
  16. 前記開口グループが、前記ダイの第１の半分を備える第１のゾーンおよび前記ダイの第２の半分を備える第２のゾーンを含む前記ダイの２つのゾーンに対応し、前記第１のゾーンが前記第２のゾーンと比較して異なる平均開口寸法を有する、請求項１５に記載のパッケージチップ。
  17. 前記第１のゾーンおよび前記第２のゾーンの各々が複数の開口タイプを備え、１つの前記ゾーン内の各開口タイプが異なる平均開口寸法を有する、請求項１６に記載のパッケージチップ。
  18. 前記第１のゾーンの第１の平均開口寸法が前記第２のゾーンの第２の平均開口寸法よりも小さく、前記第１のゾーンが前記第２のゾーンと比較してより多数の露出されたボンドパッドを有する、請求項１６に記載のパッケージチップ。
  19. 集積回路ダイをパッケージングする方法であって、
    複数のボンドパッドを有するダイを準備することと、
    前記ダイ上にパッシベーション層を形成することと、
    前記パッシベーション層に異なる寸法の複数の開口を形成して、対応する複数の前記ボンドパッドを露出させることと、を含む、方法。
  20. 前記パッシベーション層がポリイミドを含む、請求項１９に記載の方法。
  21. 前記パッシベーション層が無機誘電体層をさらに備える、請求項１９に記載の方法。
  22. 前記ボンドパッドが前記ダイにわたって非対称に分布している、請求項１９に記載の方法。
  23. 前記複数の異なる寸法の開口が複数の開口グループを備え、各グループが異なる平均開口寸法を有する、請求項１９に記載の方法。
  24. 第１のグループが第１の平均開口寸法を有し、かつボンドパッドの第１の面密度を有するゾーンに位置決めされ、第２のグループが第２の平均開口寸法を有し、かつボンドパッドの第２の面密度を有するゾーンに位置決めされるように、前記複数の異なる寸法の開口を位置決めすることをさらに含み、前記第１の平均開口寸法が前記第２の平均開口寸法より小さく、ボンドパッドの前記第１の面密度がボンドパッドの前記第２の面密度よりも大きい、請求項２３に記載の方法。
  25. 前記ダイをパッケージング基板にフリップチップ取り付けすることをさらに含む、請求項１９に記載の方法。
  26. 前記複数の異なる寸法の開口の寸法を、前記複数のボンドパッドの非対称な分布に起因する前記ダイ上の応力を少なくとも部分的に相殺する様式で変えることをさらに含む、請求項１９に記載の方法。
  27. 前記ダイをパッケージング基板に熱圧縮ボンディングすることをさらに含む、請求項１９に記載の方法。
  28. 均一な開口寸法に比べて前記ダイの応力勾配を低減させるように前記複数の異なる寸法の開口を位置決めすることをさらに含む、請求項１９に記載の方法。
JP2018506259A 2015-08-07 2016-07-26 異なる寸法の開口を有するボンドパッド Active JP6636611B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/821,228 US10074624B2 (en) 2015-08-07 2015-08-07 Bond pads with differently sized openings
US14/821,228 2015-08-07
PCT/US2016/044070 WO2017027203A1 (en) 2015-08-07 2016-07-26 Bond pads with differently sized openings

Publications (2)

Publication Number Publication Date
JP2018523313A true JP2018523313A (ja) 2018-08-16
JP6636611B2 JP6636611B2 (ja) 2020-01-29

Family

ID=57984069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018506259A Active JP6636611B2 (ja) 2015-08-07 2016-07-26 異なる寸法の開口を有するボンドパッド

Country Status (5)

Country Link
US (1) US10074624B2 (ja)
JP (1) JP6636611B2 (ja)
CN (1) CN107924876B (ja)
DE (1) DE112016003614B4 (ja)
WO (1) WO2017027203A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
US10756041B1 (en) 2019-03-14 2020-08-25 International Business Machines Corporation Finned contact
US20230253353A1 (en) * 2022-02-08 2023-08-10 Sandisk Technologies Llc Bonded assembly containing different size opposing bonding pads and methods of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613382A (ja) * 1992-06-24 1994-01-21 Sony Corp Ｉｃ半導体装置のバンプ構造及びその形成方法
JP2009260255A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 半導体装置および多層配線基板ならびにそれらの製造方法
JP2010147141A (ja) * 2008-12-17 2010-07-01 Canon Inc 電子部品及びインクジェット記録ヘッド
JP2010177254A (ja) * 2009-01-27 2010-08-12 Fujitsu Ltd 半導体装置、半導体素子、及び半導体装置の製造方法
JP2011176011A (ja) * 2010-02-23 2011-09-08 Panasonic Corp 半導体集積回路装置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883967A (en) 1987-05-26 1989-11-28 Matsushita Electric Industrial Co., Ltd. Radiation detector and method of manufacturing the same
US6004834A (en) 1995-11-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a fuse
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
US5874776A (en) 1997-04-21 1999-02-23 International Business Machines Corporation Thermal stress relieving substrate
AU4168599A (en) 1998-06-18 2000-01-05 Hamamatsu Photonics K.K. Scintillator panel and radiation image sensor
US6365977B1 (en) 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
US6396898B1 (en) 1999-12-24 2002-05-28 Kabushiki Kaisha Toshiba Radiation detector and x-ray CT apparatus
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
JP2002022841A (ja) 2000-07-04 2002-01-23 Canon Inc 放射線撮影装置及びそれを備えたシステム
JP4532782B2 (ja) 2000-07-04 2010-08-25 キヤノン株式会社 放射線撮像装置及びシステム
US6683380B2 (en) * 2000-07-07 2004-01-27 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
IL143980A0 (en) 2001-06-25 2002-04-21 Imarad Imaging Systems Ltd Three dimensional radiation detection
US6776817B2 (en) 2001-11-26 2004-08-17 Honeywell International Inc. Airflow sensor, system and method for detecting airflow within an air handling system
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP4596748B2 (ja) 2003-05-07 2010-12-15 キヤノン株式会社 放射線画像撮影装置及び放射線画像撮影装置における再構成方法
DE10335662A1 (de) 2003-08-04 2005-03-10 Siemens Ag Detektormodul für einen Detektor zur Detektion ionisierender Strahlung sowie Detektor
US6903271B2 (en) 2003-09-30 2005-06-07 Intel Corporation Electronic assembly with thermally separated support
JP4580633B2 (ja) 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7067817B2 (en) 2004-01-29 2006-06-27 Hamamatsu Photonics K.K. Radiation image sensor and making method of same
US7714931B2 (en) 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
DE102005014187B4 (de) 2005-03-29 2017-02-23 Siemens Healthcare Gmbh Detektormodul, Detektor und Computertomographiegerät
US20060223227A1 (en) 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package
US7947978B2 (en) * 2005-12-05 2011-05-24 Megica Corporation Semiconductor chip with bond area
US7544947B2 (en) 2006-03-08 2009-06-09 Aeroflex Colorado Springs Inc. Cross-talk and back side shielding in a front side illuminated photo detector diode array
US7834325B2 (en) 2006-03-24 2010-11-16 Fujifilm Corporation Radiation image information capturing apparatus and method of detecting temperature of amplifier thereof
US7495226B2 (en) 2006-05-26 2009-02-24 Carestream Health, Inc. Compact and durable encasement for a digital radiography detector
US7504637B2 (en) 2006-07-11 2009-03-17 Aeroflex Colorado Springs Inc. Two component photodiode detector
US7589327B2 (en) 2007-05-15 2009-09-15 Aeroflex Colorado Springs Inc. Energy sensitive direct conversion radiation detector
US7468514B1 (en) 2007-06-15 2008-12-23 Hamamatsu Photonics K.K. Radiation image conversion panel, scintillator panel, and radiation image sensor
TWI368286B (en) * 2007-08-27 2012-07-11 Megica Corp Chip assembly
JP4733092B2 (ja) 2007-09-28 2011-07-27 富士フイルム株式会社 放射線画像撮影装置
JP5137763B2 (ja) 2008-09-26 2013-02-06 富士フイルム株式会社 放射線検出装置及び放射線画像撮影システム
US11134598B2 (en) 2009-07-20 2021-09-28 Set North America, Llc 3D packaging with low-force thermocompression bonding of oxidizable materials
US8325048B2 (en) 2009-12-08 2012-12-04 Kimberly-Clark Worldwide, Inc. Thermal stress indicator
US8835217B2 (en) 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5613635B2 (ja) 2011-07-21 2014-10-29 株式会社ジャパンディスプレイ 表示装置
US8558229B2 (en) * 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip
US8829454B2 (en) 2012-02-27 2014-09-09 Analog Devices, Inc. Compact sensor module
KR101332865B1 (ko) 2012-03-09 2013-11-22 앰코 테크놀로지 코리아 주식회사 팬-인 타입 반도체 장치
US9116022B2 (en) 2012-12-07 2015-08-25 Analog Devices, Inc. Compact sensor module
US9455236B2 (en) * 2014-06-13 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613382A (ja) * 1992-06-24 1994-01-21 Sony Corp Ｉｃ半導体装置のバンプ構造及びその形成方法
JP2009260255A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 半導体装置および多層配線基板ならびにそれらの製造方法
JP2010147141A (ja) * 2008-12-17 2010-07-01 Canon Inc 電子部品及びインクジェット記録ヘッド
JP2010177254A (ja) * 2009-01-27 2010-08-12 Fujitsu Ltd 半導体装置、半導体素子、及び半導体装置の製造方法
JP2011176011A (ja) * 2010-02-23 2011-09-08 Panasonic Corp 半導体集積回路装置

Also Published As

Publication number Publication date
DE112016003614B4 (de) 2021-04-08
WO2017027203A1 (en) 2017-02-16
US10074624B2 (en) 2018-09-11
CN107924876A (zh) 2018-04-17
DE112016003614T5 (de) 2018-05-03
JP6636611B2 (ja) 2020-01-29
US20170040275A1 (en) 2017-02-09
CN107924876B (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US7230332B2 (en) Chip package with embedded component
CN109326567B (zh) 用于将集成电路管芯安装到载体的负圆角
TW201816966A (zh) 異質球形圖案封裝
JP6636611B2 (ja) 異なる寸法の開口を有するボンドパッド
US11688709B2 (en) Integrated device packages with passive device assemblies
US7772696B2 (en) IC package having IC-to-PCB interconnects on the top and bottom of the package substrate
KR20210099604A (ko) 차폐된 통합된 디바이스 패키지들
US8138594B2 (en) Semiconductor device and manufacturing method of a semiconductor device
KR100485111B1 (ko) 반도체 패키지
JP5509724B2 (ja) マルチチップモジュールの製造方法
TWI621194B (zh) 測試介面板組件
JP6013748B2 (ja) 半導体パッケージ
US9859187B2 (en) Ball grid array package with protective circuitry layout and a substrate utilized in the package
TWI311354B (en) Multi-chip package structure
US20210375770A1 (en) Semiconductor package structure comprising rigid-flexible substrate and manufacturing method thereof
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
WO2018092242A1 (ja) 素子接合体、撮像モジュール、内視鏡、および素子接合体の製造方法
JP7491923B2 (ja) シールドされた一体型デバイスパッケージ
JP6239048B2 (ja) 半導体パッケージ
KR20110001159A (ko) 반도체 패키지
KR20100069006A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191218

R150 Certificate of patent or registration of utility model

Ref document number: 6636611

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250