JP2000100871A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JP2000100871A
JP2000100871A JP10273256A JP27325698A JP2000100871A JP 2000100871 A JP2000100871 A JP 2000100871A JP 10273256 A JP10273256 A JP 10273256A JP 27325698 A JP27325698 A JP 27325698A JP 2000100871 A JP2000100871 A JP 2000100871A
Authority
JP
Japan
Prior art keywords
semiconductor chip
terminal
terminal portions
conductive pattern
intermediate substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10273256A
Other languages
English (en)
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10273256A priority Critical patent/JP2000100871A/ja
Publication of JP2000100871A publication Critical patent/JP2000100871A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの主面に形成された回路素子を
保護するとともに、半導体チップの小型化・多機能化に
ともなう種々の弊害を回避しつつ十分な機械的強度をも
って所定の接続対象物に半導体チップを実装する。 【解決手段】 半導体チップ3の端子部31と所定の実
装対象物1の端子部11とが互いに対向配置されてこれ
らの端子部11,31の間が接続された半導体チップ3
の実装構造において、上記半導体チップ3の端子部形成
面30と上記実装対象物1の端子部形成面2Aとの間
を、絶縁性を有する樹脂成分40内に導電成分41を分
散させた構造を有する異方性導電接着材4の上記樹脂成
分40によって機械的に接続し、上記半導体チップ3の
端子部31と上記実装対象物1の端子部11との間をこ
れらの端子部11,31の間に介在する上記導電成分4
1によって電気的に接続した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、所定の実装対象
物への半導体チップの実装構造に関する。
【0002】
【従来の技術】所定の配線パターンが形成された回路基
板などに半導体チップ(ベアチップ)などの電子部品を
実装する場合には、従来よりハンダリフローの手法が採
用されている。この方法では、電子部品の端子部または
回路基板に形成された端子部に予めクリームハンダを塗
布しておき、電子部品を回路基板に載置した状態でハン
ダを再溶融・固化させることによって電子部品が回路基
板に実装される。
【0003】
【発明が解決しようとする課題】しかしながら、半導体
チップなどの電子部品においては、端子部が形成された
面(主面)に回路素子が一体的に造り込まれているた
め、ハンダによって電子部品と回路基板とを接続した後
に、樹脂などによって電子部品と回路基板の間の空間を
充填して回路素子を保護する必要が生じる。また、電子
部品の小型化および多機能化にともない、たとえば半導
体チップに形成される回路素子が複雑化・細密化の傾向
にあることから、半導体チップに形成される各端子部が
微細化し、各端子部が極めて近接して形成される傾向に
ある。このため、半導体チップと回路基板などとの間の
接続面積が小さいため、ハンダのみでは電子部品と回路
基板との間の機械的な接続強度を維持するのが困難な場
合がある一方で、機械的な接続強度を高めるべく比較的
に多量のハンダを使用した場合には隣接する端子部どう
してが溶融したハンダによって接触してしまうといった
不具合も生じ得る。
【0004】本願発明は、上記した事情のもとで考え出
されたものであって、半導体チップの主面に形成された
回路素子を保護するとともに、半導体チップの小型化・
多機能化にともなう種々の弊害を回避しつつ十分な機械
的強度をもって所定の接続対象物に半導体チップを実装
することをその課題としている。
【0005】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。すなわち、本願発明
により提供される半導体チップの実装構造は、半導体チ
ップ端子部と所定の実装対象物の端子部とが互いに対向
配置されてこれらの端子部の間が接続された半導体チッ
プの実装構造であって、上記半導体チップの端子部形成
面と上記実装対象物の端子部形成面との間が、絶縁性を
有する樹脂成分内に導電成分を分散させた構造を有する
異方性導電接着材の上記樹脂成分によって機械的に接続
されているとともに、上記半導体チップの端子部と上記
実装対象物の端子部との間がこれらの端子部の間に介在
する上記導電成分によって電気的に接続されていること
を特徴としている。なお、上記異方性導電接着剤として
は、エポキシ樹脂などの熱硬化性樹脂からなる樹脂成分
内にボール状とされた導電成分が分散されたものが好適
に採用される。
【0006】上記実装構造では、上記半導体チップと上
記実装対象物との間の接続に異方性導電接着材に採用す
ることによって、上記半導体チップの端子部と上記実装
対象物の端子部との間に導電成分が介在して電気的に接
続されていると同時に、上記実装対象物と上記半導体チ
ップとの間が樹脂成分によって機械的に接続されてい
る。上記半導体チップにおける端子部形成面には、回路
素子が一体的に造り込まれていることから、各端子部形
成面の間が上記樹脂成分によって機械的に接続されてい
れば、上記樹脂成分によって回路素子が封止されて回路
素子が保護されていることになる。このため、従来のよ
うなハンダにより実装対象物の端子部と半導体チップの
端子部との間が接続された構造のように、回路素子を保
護すべく半導体チップの端子部形成面と実装対象物の端
子部形成面の間に改めて樹脂などを介在させる必要はな
い。しかも、接着成分としての上記樹脂成分によって半
導体チップと実装対象物との間の機械的な強度が十分に
確保されており、たとえ半導体チップの多機能化・小型
化にともなう端子部の近接化および小型化により実装対
象物と半導体チップとの間の接続面積が低減する場合に
も十分に対応することができる。
【0007】また、上記実装対象物と上記半導体チップ
のそれぞれの端子部の間の電気的な接続が導電成分によ
って実現されている。この導電成分は、粒子径がたとえ
ば5μm程度もしくはそれ以下のボール状、あるいは直
径が5μm程度もしくはそれ以下の繊維状とされる。こ
のため、半導体チップや実装対象物における隣接する端
子部の間に導電成分が存在したとしても、隣接する端子
部の双方に導電成分が接触することはなく、ハンダを使
用した実装構造のように隣接する端子部どうしが電気的
に接触してしまうことを懸念する必要はない。このこと
は、半導体チップの多機能化・小型化にともなって半導
体チップに形成された複数の端子部どうしが極めて隣接
して形成されたとしても同様である。このように、本願
発明では、半導体チップの小型化、回路素子の微細化に
対応した実装構造が提供される。
【0008】ところで、上記半導体チップは、たとえば
大部分がシリコンなどの素材によって形成されている
が、実装対象物は必ずしも半導体チップと同一の素材に
よって形成されているとは限らない。半導体チップを実
装対象物に実装するときに半導体チップが加熱される場
合や半導体チップを駆動させたときの熱などによって半
導体チップや実装対象物は熱膨張するが、それぞれの熱
膨張量は素材の相違に起因して異なったものとなる。こ
のとき、半導体チップと実装対象物との間に応力が作用
するが、この応力の大きさはそれぞれの膨張量の差に依
存している。本願発明の実装構造では、半導体チップと
実装対象物の間に異方性導電接着材(樹脂成分)が介在
しているため、上記樹脂成分として加熱時の膨張量が半
導体チップと実装対象物の中間程度のもの使用した場合
には加熱時に作用する応力を緩和することができる。
【0009】なお、上記実装対象物としては、半導体チ
ップや回路基板なとが挙げられるが、これらには限定さ
れない。すなわち、上記実装対象物としては、一面側お
よび他面側に第1導電パターンおよび第2導電パターン
がそれぞれ形成された中間基板であってもよい。好まし
くは、この中間基板には、上記第1導電パターンは、上
記半導体チップの複数の端子部にそれぞれ対応して形成
された複数の端子部を有しており、上記第2導電パター
ンは、上記実装対象物および半導体チップが積層される
積層対象物の複数の端子部に対応してそれぞれ形成され
た複数の端子部を有しており、上記第1導電パターンの
各端子部と、これと対応する上記第2導電パターンの各
端子部とがそれぞれ導通している。
【0010】このように、本願発明の技術思想は、半導
体チップを他の半導体チップや回路基板などの積層対象
物に実装対象物としての中間基板を介在させた状態で半
導体チップを積層する場合において、上記中間基板に対
する半導体チップの実装構造として採用することができ
る。
【0011】ところで、異方性導電接着材を用いて半導
体チップを実装対象物に実装した場合には、半導体チッ
プと実装対象物との間の機械的に接続は主として樹脂成
分によって維持されている。この樹脂成分としては、熱
硬化性樹脂などが好適に採用されるが、樹脂成分を所定
温度以上に加熱した場合には樹脂成分が軟化して機械的
な強度が弱められるため、この状態では半導体チップを
実装対象物から容易に剥離することができる。しかも、
異方性導電接着材を用いて半導体チップを実装する場合
には、半導体チップや実装対象物の端子部が平坦面とさ
れていなくとも各端子部の間に導電成分を介在させて良
好に電気的な接続を図ることができる。したがって、た
とえ半導体チップを実装対象物から剥離したときに導電
成分が付着するなどして各端子部が平坦面とされていな
くとも、再び異方性導電接着材を用いて剥離した半導体
チップあるいは新たな半導体チップを実装対象物に実装
することができる。このように、本願発明の半導体チッ
プの実装構造では、リペア性が向上するといった利点が
得られる。とくに、半導体チップを中間基板を介在させ
て回路基板に実装した場合において、故障した半導体チ
ップの取り替えが必要になったとすれば、故障した半導
体チップのみを中間基板から剥離し、正常な半導体チッ
プを改めて中間基板に良好な接続状態を確保しつつ実装
することができるといった利点が得られる。
【0012】また、半導体チップを直接的に回路基板に
積層する場合を考えれば、回路基板に形成される端子部
は、半導体チップの主面側に形成された端子部に対応さ
せて形成する必要がある。このため、半導体チップが小
型化および多機能化して比較的に小さい多数の端子部が
それぞれ極めて近接して形成された場合には、回路基板
にも比較的に小さい多数の端子部を極めて近接させて形
成する必要が生じる。ところが、中間基板を採用した場
合には、回路基板などの積層対象物に形成される端子部
を比較的に大きくすることができ、しかもそれぞれの端
子部をさほど近接させて形成する必要はない。すなわ
ち、上記第2導電パターンは、上記第1導電パターンに
導通するとともに上記積層対象物に形成された各端子部
に対応して形成される必要はあるが、上記半導体チップ
の各端子部の大きさや配置には制約を受けない。このた
め、回路基板に形成される多数の端子部のそれぞれを比
較的に大きくし、しかも各端子部の配置を半導体チップ
に形成された多数の端子部の配置よりも離散的としても
問題が生じない。
【0013】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【0014】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を図面を参照して具体的に説明する。図1は、本願
発明に係る半導体チップの実装構造を説明するための断
面図、図2は、図1に表された半導体チップを裏面側か
ら見た全体斜視図、図3は、図1に表された中間基板を
裏面側から見た全体斜視図、図4は、上記実装構造を分
解した状態を表す斜視図である。
【0015】本実施形態では、図1および図2に示した
ように回路基板1に中間基板2を介して半導体チップ3
を実装した構造において、半導体チップ3と中間基板2
との間に本願発明に係る半導体チップの実装構造が採用
された場合について説明する。すなわち、上記半導体チ
ップ3と上記中間基板2との間が異方性導電接着材4を
介して機械的かつ電気的に接続されている。
【0016】上記半導体チップ3は、たとえばICチッ
プやLSIチップなどのベアチップであり、主面30側
の中央部に集中して回路素子(図示略)が一体的に造り
込まれている。半導体チップ3の主面30の周縁部には
さらに、図2および図3に示したように回路素子を導通
するようにして複数の端子部31,…が形成されてい
る。各端子部31は、回路素子と同時に形成された端子
パッド(図示略)上に金メッキを施すなどしてバンプ状
に形成されている。
【0017】上記回路基板1は、半導体チップ3やチッ
プ抵抗器などの電子部品を実装して所定の用途に使用す
るものであり、たとえばガラスエポキシ製の基材10の
表面に回路パターン(図示略)が形成され、図2に示し
たように回路パターンと導通するようにして各電子部品
用に複数の端子部11,…が形成されている。なお、図
2においては、半導体チップ3が実装される領域のみが
表されており、半導体チップ3の端子部31,…と同数
の端子部11,…が形成されている。回路基板1の各端
子部11は、回路パターンと同時に形成される端子パッ
ド(図示略)上に金メッキを施すなどしてバンプ状に形
成されているが、半導体チップ3の各端子部31に比較
して回路基板1の各端子部11は、比較的に離散して形
成されている。
【0018】上記中間基板2は、図1、図2および図4
に示したように、たとえばポリイミド樹脂などの絶縁性
基材20の一面20Aおよび他面20Bに第1導電パタ
ーン21および第2導電パターン22がそれぞれ形成さ
れた構成とされている。第1導電パターン21は、上記
半導体チップ3の各端子部31に対応して形成された複
数の端子部21a,…からなる。これらの端子部21a
の一部は、半導体チップ3の各端子部31と直接接続さ
れる領域から中間基板2の中心または周縁に向けて延び
る形状とされており、これにより第1導電パターン21
の各端子部21aが回路基板1の各端子部11と対応し
たものとされている。第2導電パターン22は、回路基
板1の各端部11に対応して形成された複数の端子部2
2a,…からなり、第1導電パターン21の端子部21
aと第2導電パターン22の端子部22aとがそれぞれ
同数とされている。そして、第1導電パターン21の各
端子部21aは、対応する第2導電パターン22の各端
子部22aと導通している。具体的には、図1に良く表
れているように、絶縁性基材20には、第1および第2
導電パターン21,22のそれぞれの各端子部21a,
22aに繋がる貫通孔23,…が複数形成されており、
これらの貫通孔23,…の内面が導電層とされ、この導
電層が各導電パターン21,22のそれぞれの端子部2
1a,22aと導通接続されて、第1および第2導電パ
ターン21,22のそれぞれの各端子部21a,22a
が導通している。
【0019】なお、第1導電パターン21および第2導
電パターンは、絶縁性基材20の一面20Aおよび他面
20Bにそれぞれ蒸着やスパッタリングなどの公知の手
法によって銅被膜を形成した後に、各端子部21a,2
2aとなるべき領域を残すようにしてエッチング処理を
施すことによって形成される。
【0020】上記したように、半導体チップ3と中間基
板2とは異方性導電接着剤4を介して機械的かつ電気的
に接続されている。異方性導電接着材4は、エポキシ樹
脂などの熱硬化性樹脂からなる樹脂成分40内に、球状
とされた導電成分41を分散させた形態を有している。
導電成分41は、樹脂ボールの表面にニッケルや金など
によってメッキが施されて導電性が付与され、あるいは
金属によりボール状とされており、その粒子径はたとえ
ば5μmもしくはそれ以下とされている。
【0021】このような異方性導電接着材4を用いて半
導体チップ3を中間基板2に実装する場合には、半導体
チップ3と中間基板2と間に異方性導電接着材4介在さ
せた状態で樹脂成分40を軟化させ、半導体チップ3を
中間基板2に対して押圧しつつ樹脂成分40を熱硬化さ
せればよい。このとき、中間基板2における第1導電パ
ターン21および半導体チップ3のそれぞれの端子部2
1a,31の間に存在する軟化させられた樹脂成分40
は、半導体チップ3を押圧することによって押し退けら
れ、各端子部21a,31の間には導電成分41が選択
的に介在させられる。これにより、各端子部21a,3
1の間が電気的に接続される。上記導電成分41は、5
μm程度もしくはそれ以下の微細粒とされているとか
ら、半導体チップ3に形成される端子部31が小型化お
よび微細化し、隣接する端子部31,31どうしが極め
て近接して形成されたとしても、ハンダを用いて半導体
チップ3を実装する場合のように隣接する端子部31,
31どうしが互いに電気的に接触してしまうこともな
い。すなわち、隣接する端子部31,31の間に導電成
分41が存在したとしても、これらの端子部31,31
の双方に微細粒とされた導電成分が接触することはな
い。このようなことは、第1導電パターン21の隣接す
る端子部21a,21aについても同様である。
【0022】一方、半導体チップ3の主面30および中
間基板2の一面20Aの間には、熱硬化した樹脂成分4
0が介在しており、この樹脂成分40によって半導体チ
ップ3の主面30および中間基板2の一面20Aの間が
機械的に接続される。この状態においては、半導体チッ
プ3の主面30が樹脂成分40によって覆われているこ
とから、半導体チップ3の主面30に一体的に形成され
た回路素子が樹脂成分40によって保護されることとな
る。
【0023】中間基板2と回路基板1とは、たとえばハ
ンダによって接続されている。具体的には、中間基板2
の第2導電パターン22の各端子部22aまたは回路基
板1の各端子部11に予めクリームハンダを塗布してお
き、この状態において回路基板1上に半導体チップ3が
実装された中間基板2を載置して加熱炉に搬入してハン
ダを再溶融させることによって中間基板2の第2導電パ
ターン21および回路基板の各端子部22a,11の間
が電気的に接続される。もちろん、中間基板2および回
路基板1との間の接続に異方性導電接着材4を使用して
もよい。
【0024】第1導電パターン21の各端子部21a
は、第2導電パターン22の各端子部22aと導通して
いることから、上記したように半導体チップ3を中間基
板2に導通接続するとともに中間基板2を回路基板1に
導通接続すれば、半導体チップ3が回路基板1に導通接
続されることになる。本実施形態のように、表裏の異な
る導電パターン21,22が形成された中間基板2を介
在させれば、回路基板1の各端子部11を半導体チップ
3の各端子部31よりも離散的に配置形成することがで
きる。したがって、たとえ半導体チップ3に形成される
端子部31が小型化および微細化し、隣接する端子部3
1どうしが極めて近接して形成されたとしても、半導体
チップ3を回路基板1に良好に実装することができる。
【0025】また、異方性導電接着材4を用いて半導体
チップ3を中間基板2に実装した場合には、半導体チッ
プ3と中間基板2との間の機械的な接続は主として異方
性導電接着材4の樹脂成分40によって維持されてい
る。この樹脂成分40としては、熱硬化性樹脂などが好
適に採用されることから、樹脂成分40を所定温度以上
に加熱した場合には樹脂成分40が軟化して機械的な強
度が弱められるため、この状態では半導体チップ3を中
間基板2から容易に剥離することができる。しかも、異
方性導電接着材4を用いて半導体チップ3を実装する場
合には、半導体チップ3の各端子部31や中間基板2の
第1導電パターンの21aが平坦面とされていなくとも
各端子部31,21aの間に導電成分41を介在させて
良好に電気的な接続を図ることができる。したがって、
たとえ半導体チップ3を中間基板2から剥離したときに
導電成分41が付着するなどして各端子部21a,31
が平坦面とされていなくとも、再び異方性導電接着材4
を用いて剥離した半導体チップ3あるいは新たな半導体
チップ3を中間基板2に実装することができる。このよ
うに、本願発明の半導体チップの実装構造では、リペア
性が向上するといった利点が得られる。とくに、半導体
チップ3を中間基板2を介在させて回路基板1に実装し
た場合において、故障した半導体チップ3の取り替えが
必要になったとすれば、故障した半導体チップ3のみを
中間基板2から剥離し、正常な半導体チップ3を改めて
中間基板2に良好な接続状態を確保しつつ実装すること
ができるといった利点が得られる。
【0026】なお、本実施形態においては、中間基板2
に対する半導体チップ3の実装構造において本願発明が
適用された場合について説明したが、本願発明の技術思
想は半導体チップを回路基板上に直接実装する場合や他
の半導体チップ上に実装する場合についても適用可能で
あるのはいうまでもない。
【図面の簡単な説明】
【図1】本願発明に係る半導体チップの実装構造を説明
するための断面図である。
【図2】図1に表された半導体チップを裏面側から見た
全体斜視図である。
【図3】図1に表された中間基板を裏面側から見た全体
斜視図である。
【図4】上記実装構造を分解した状態を表す斜視図であ
る。
【符号の説明】
1 回路基板 2 中間基板(実装対象物としての) 20A 一面(中間基板の) 20B 他面(中間基板の) 21 第1導電パターン(中間基板の一面側に形成され
た) 21a 端子部(第1導電パターンを構成する) 22 第2導電パターン(中間基板の一面側に形成され
た) 22a 端子部(第2導電パターンを構成する) 3 半導体チップ 30 主面(半導体チップの端子形成面としての) 31 端子部(半導体チップの) 4 異方性導電接着材 40 樹脂成分(異方性導電接着材の) 41 導電成分(異方性導電接着材の)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ端子部と所定の実装対象物
    の端子部とが互いに対向配置されてこれらの端子部の間
    が接続された半導体チップの実装構造であって、 上記半導体チップの端子部形成面と上記実装対象物の端
    子部形成面との間が、絶縁性を有する樹脂成分内に導電
    成分を分散させた構造を有する異方性導電接着材の上記
    樹脂成分によって機械的に接続されているとともに、上
    記半導体チップの端子部と上記実装対象物の端子部との
    間がこれらの端子部の間に介在する上記導電成分によっ
    て電気的に接続されていることを特徴とする、半導体チ
    ップの実装構造。
  2. 【請求項2】 上記実装対象物は、一面側および他面側
    に第1導電パターンおよび第2導電パターンがそれぞれ
    形成された中間基板であり、かつ、 上記第1導電パターンは、上記半導体チップの複数の端
    子部にそれぞれ対応して形成された複数の端子部を有し
    ており、上記第2導電パターンは、上記実装対象物およ
    び半導体チップが積層される積層対象物の複数の端子部
    に対応してそれぞれ形成された複数の端子部を有してお
    り、上記第1導電パターンの各端子部と、これと対応す
    る上記第2導電パターンの各端子部とがそれぞれ導通し
    ている、請求項1に記載の半導体チップの実装構造。
JP10273256A 1998-09-28 1998-09-28 半導体チップの実装構造 Pending JP2000100871A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10273256A JP2000100871A (ja) 1998-09-28 1998-09-28 半導体チップの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10273256A JP2000100871A (ja) 1998-09-28 1998-09-28 半導体チップの実装構造

Publications (1)

Publication Number Publication Date
JP2000100871A true JP2000100871A (ja) 2000-04-07

Family

ID=17525305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10273256A Pending JP2000100871A (ja) 1998-09-28 1998-09-28 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JP2000100871A (ja)

Similar Documents

Publication Publication Date Title
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
US6420787B1 (en) Semiconductor device and process of producing same
JPH1070362A (ja) 基板を結合する方法および構造
KR100206866B1 (ko) 반도체 장치
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20030122237A1 (en) Semiconductor device
JP3728847B2 (ja) マルチチップモジュールおよびその製造方法
JP5052605B2 (ja) 半導体チップ
JP2000277649A (ja) 半導体装置及びその製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
US6281437B1 (en) Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2002231765A (ja) 半導体装置
JP2000100871A (ja) 半導体チップの実装構造
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP3676590B2 (ja) 半導体装置
JP3676591B2 (ja) 半導体装置
JP2000252320A (ja) 半導体装置およびその製造方法
JP3337922B2 (ja) 半導体装置及びその製造方法
JPS6057957A (ja) 接続構造
JP3982124B2 (ja) フリップチップ及びフリップチップの取り付け方法
US20030161123A1 (en) Bonding structure for bonding substrates by metal studs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060314