JP3982124B2 - フリップチップ及びフリップチップの取り付け方法 - Google Patents
フリップチップ及びフリップチップの取り付け方法 Download PDFInfo
- Publication number
- JP3982124B2 JP3982124B2 JP32827299A JP32827299A JP3982124B2 JP 3982124 B2 JP3982124 B2 JP 3982124B2 JP 32827299 A JP32827299 A JP 32827299A JP 32827299 A JP32827299 A JP 32827299A JP 3982124 B2 JP3982124 B2 JP 3982124B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- frame
- wire
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】
本発明は、様々な基板又は、ＩＣチップに対してフリップチップの実装をすることが出来るように、ＩＣチップの電極位置を基板上のパッド位置に再配列することが可能なフリップチップ及びフリップチップの取り付け方法を提供するものである。
【０００２】
【従来技術】
近年、１チップの集積度の向上に伴い、同一の回路規模では周囲に配置できるバンプのピッチは小さくなっている。また、ＩＣの回路規模が増大するに伴ってＩＣのチップサイズは大型化している。このためＩＣチップに形成されるバンプの寸法を小さくしたり、微小なピッチでチップの対向する２辺に集めることにより、ＩＣチップのサイズを可能な限り小さくするようにしている。
【０００３】
また、ＩＣチップがフリップチップ実装される配線基板のパターンルールも微細化が進んでいるが、量産可能なレベルにおける配線基板のパターンルールとＩＣチップのバンプピッチとは異なり、配線基板のパターンルールはＩＣチップのバンプピッチよりも大きなパターンルールである。例えば、量産可能なレベルにおけるＩＣチップのバンプピッチは８０〔μｍ〕程度であるのに対して、配線基板の電極ピッチは現状では１５０〔μｍ〕程度である。また配線基板の製造コストは、配線基板のパターンルールを微細化すればするほど上昇するので、コストを低減するためには、配線基板のパターンルールをできるだけ大きくすることが望ましい。
【０００４】
一方、配線基板のパターンルールにあわせてＩＣチップの大きさを変えるとするとコスト増加を招くことになる。
【０００５】
【発明が解決しようとする課題】
ここで、上記問題を解決するために特開平９−９７７９５号公報等に記載されているように、ウェハ加工工程の中で新たな配線を設けてチップ上の電極位置を再配列する方法がある。しかし、この方法によると膜形成等による工程数の増加に加え、膜形成の際にスパッタリングと呼ばれる方法を用いると、高い電圧や磁界を加えるときに紫外線が発生し、又、真空蒸着による膜形成の方法では、同様に高い電圧や磁界を加えるとＸ線が発生してしまうことから、該紫外線やＸ線の影響からトランジスタの特性が変動してしまうこともある。従って、様々なウェハでの電極位置の再配列を行うことが困難になっている。
【０００６】
また、図１３に示すようなビルドアップ基板を用いた再配列の方法では、ＩＣチップ８０からビルドアップ基板５１に形成された配線５４の一端に向けてワイヤ５３を引き延ばして取り付け、さらに、樹脂５２を充填する。また、配線５４の他端にバンプ５０を形成することにより基板１００上の図示しないパッドとの間で再配列を行っていた。この方法では、ビルドアップ基板５１自体が高価なものであり、さらに、ＩＣチップごとに配線５４のパターンを変更しなければならないので、少量多品種なものには特にコストがかかり実用上好ましくない。
【０００７】
そこで、本発明は上記問題を解決すべく、工程数を減らし、さらに低コストな電極の再配置を可能とするフリップチップ及びフリップチップの取り付け方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記問題を解決するために、請求項１に記載の発明によれば、第一の電極を有するＩＣチップを搭載するチップ搭載部と、枠部と、チップ搭載部から枠部に延びるリード部とを有するフレームに、第一の電極にその一端が取り付けられたワイヤが固定され、さらに、ワイヤの他端が基板上の第二の電極に接続されている。
【０００９】
この結果、ワイヤのみでチップ上の第一の電極位置を基板上の第二の電極位置へ再配置することができるため、従来のような膜形成による工程数の増加やチップの特性の変化を防ぐことができる。
【００１０】
また、ビルドアップ基板等のような高価な基板を用いず、さらに、工程数の増加に伴うコストの増加を極力抑えることができるため、従来に比べて低コストな電極の再配置が可能となる。
【００１１】
さらに、ワイヤのみでは剛性がないためフレームを用いることによりワイヤを支えることが可能となる。
【００１２】
また、請求項２に記載の発明によれば、枠部の少なくともワイヤを固定する部分には接着材が取り付けられている。
【００１３】
これにより、チップ上に形成された第一の電極に取り付けられたワイヤの他端を枠部分に固定できるため、基板上の第二の電極に取り付ける際にワイヤがずれるのを防ぐことができ、確実な再配置が可能となる。
【００１４】
さらに、請求項３に記載の発明によれば、接着材は絶縁物質から成る。
【００１５】
これにより、チップ上の第一の電極とワイヤとフレームとが導通することにより、ＩＣチップがショートすることを防ぐことができる。
【００１６】
また、請求項４に記載の発明によれば、接着材が、枠部の少なくともワイヤで固定する部分が突起した形状となるように取り付けられており、さらに、請求項５に記載の発明によれば、枠部は、枠部の中央で折れ曲がった形状を有している。
【００１７】
これによれば、フェイスダウンによりチップを基板上に取り付ける場合に、枠部が平坦な場合に比べ、取り付けの際に加える圧力が少なくてすむ。
【００１８】
さらに、請求項６に記載の発明によれば、フレームには径の異なる枠部がさらに内側に取り付けられている。
【００１９】
これによれば、基板上の電極ピッチを小さくするために、基板上に第二の電極が千鳥状に配置してある場合であっても、それに対応したチップ上の第一の電極の再配置が可能となる。
【００２２】
さらに、請求項７に記載の発明によれば、チップ搭載部と、枠部と、チップ搭載部から枠部に延びるリード部とを有するフレームを用意する工程と、チップ搭載部にＩＣチップを取り付けるとともに、ＩＣチップ上の第一の電極にワイヤの一端を取り付ける工程と、第一の電極に取り付けられたワイヤの他端をフレームの枠部に固定する工程と、基板上の第二の電極に、フレーム枠部に取り付けられたワイヤの他端を取り付ける工程とを有する。
【００２３】
この結果、ワイヤのみでチップ上の第一の電極位置を基板上の第二の電極位置へ再配置することができるため、従来のような膜形成による工程数の増加やチップの特性の変化を防ぐことができる。
【００２４】
また、ビルドアップ基板等のような高価な基板を用いず、さらに、工程数の増加に伴うコストの増加を極力抑えることができるため、従来に比べて低コストな電極の再配置が可能となる。
【００２５】
さらに、ワイヤのみでは剛性がないためフレームを用いることによりワイヤを支えることが可能となる。
【００２６】
請求項８に記載の発明によれば、第一の電極に取り付けられたワイヤの他端を接着材によりフレームの枠部に固定することができる。
【００２７】
これにより、チップ上に形成された第一の電極に取り付けられたワイヤの他端をフレーム枠部分に固定できるため、基板上の第二の電極に取り付ける際にワイヤがずれるのを防ぐことができ、確実な再配置が可能となる。
【００２８】
【実施例】
以下に本発明の実施例を図面を参照して説明する。
【００２９】
［第一の実施例］
まず、第一の実施例について説明する。
【００３０】
図１に、基板上にＩＣチップを取り付けた際の本実施例の全体構成図を示す。
【００３１】
本実施例のフリップチップは、チップ搭載部３と枠部２とチップ搭載部３から枠部２に延びるリード部４とからなるフレーム１（詳細は後述する）を有している。
【００３２】
そして、ＩＣチップ８がフレーム１のチップ搭載部３に接着材等により固定され、ＩＣチップ８に形成されたＡｌパッド７（本発明の第一の電極に相当する）にＡｕワイヤ６の一端が取り付けられ、さらにその他端は、基板１０上の第二の電極１２上にあるＡｕランド１３に取り付けられている。
【００３３】
次に、図２から図５を用いて、本実施例のフリップチップの取り付け方法について順に説明する。
【００３４】
まず、図２に示すようなフレーム１を用意する。フレーム１は、銅、４２アロイ等の材質から成り、図２（ａ）に示すように、正方形状のチップ搭載部３と、基板１０上の第二の電極１２上にあるＡｕランド１３に対向するロの字型の枠部２と、チップ搭載部３から枠部２に向けて一定の仰角を成して対角に延びている４本のリード部４により構成されている。
【００３５】
また、図２（ｂ）に示すように、枠部２は中央で折れ曲がった形状２ａになっており、さらに、図３（ａ）の部分的拡大図に示すように、枠部２の折れ曲がった形状の表面には絶縁性の接着材であるポリイミド９が接着されている。
【００３６】
なお、枠部２は、図３（ｂ）に示すように、その形状自体は平面形状とし、接着する部分に突出部９ａを有するポリイミド９を形成した状態で取り付けてもよい。
【００３７】
次に、図４に示すように、フレーム１のチップ搭載部３をＩＣチップ８に接着材９０により取り付ける。さらに、ＩＣチップ８の任意の位置にあるＡｌパッド７に、既存の技術でＡｕワイヤ６をボンディングし、Ａｌパッド７から枠部２に向けてＡｕワイヤ６を引き出し、ポリイミド９により接着する。かかる場合、Ａｕワイヤ６は枠部２上であって、図１に示した基板１０上の第二の電極１２上にあるＡｕランド１３に対向する位置に取り付けられる。
【００３８】
そして、図５に示すように、フレーム１を搭載したＩＣチップ８をフェイスダウンした状態で基板１０上の第二の電極１２上にあるＡｕランド１３とＡｕワイヤ６との位置合わせを行い、パルスヒータ１１により枠部２の上部から加熱、加圧し、Ａｕワイヤ６とＡｕランド１３とを接続することによりチップ８の実装を行う。
【００３９】
以上説明したように本実施例によれば、フレーム１とＡｕワイヤ６のみでＩＣチップ８上に配置されるＡｌパッド７を、基板１０上の第二の電極１２上にあるＡｕランド１３へ再配置することができる。
【００４０】
この結果、Ａｕワイヤ６のみでＩＣチップ８上のＡｌパッド７を、基板１０上の第二の電極１２上にあるＡｕランド１３へ再配置することができるため、従来のような膜形成による工程数の増加やＩＣチップ８の特性の変化を防ぐことができる。
【００４１】
また、ビルドアップ基板等のような高価な基板を用いることもなく、比較的安価なフレームを一つ用意するだけでよいため、従来に比べて低コストな電極の再配置が可能となる。
【００４２】
さらに、Ａｕワイヤ６のみでは剛性が十分ではないためフレーム１を用いることによりＡｕワイヤ６を支えることが可能となる。
【００４３】
また、基板１０上の第二の電極１２のピッチに応じてフレーム１のリード部４の長さや枠部３の大きさを決めることにより、かかる１種類のフレーム１により様々なピッチを有するＩＣチップに対応することが可能となる。
【００４４】
また、枠部２は中央で折れ曲がった形状になっており、その面には絶縁性の接着材であるポリイミド９が接着されている。
【００４５】
この結果、フェイスダウンした状態でＩＣチップ８を基板１０上に圧着する場合に、枠部２が平坦な場合に比べ、圧着の際に加える圧力が少なくてすむ。
【００４６】
尚、このような効果は、枠部２の形状を図３（ｂ）に示したように平面形状とし、突出部９ａを有するポリイミド９を形成した場合でも同様である。
【００４７】
さらに、枠部２には絶縁性の接着材であるポリイミド９が接着されており、Ａｌパッド７から引き出されたＡｕワイヤ６を接着によりフレーム枠部分２に固定されている。
【００４８】
これにより、基板１０上の第二の電極１２に取り付ける際に、Ａｕワイヤ６がずれるのを防ぐことができ、確実な電極の再配置が可能となる。
【００４９】
また、ポリイミド９は絶縁物質であるため、ＩＣチップ８上のＡｌパッド７とＡｕワイヤ６とフレーム１とが導通することにより、ＩＣチップ８がショートすることを防ぐことができる。
【００５０】
［第二の実施例］
次に、第二の実施例について説明する。
【００５１】
フレーム１を取り付けたＩＣチップ８を基板１０にフェイスダウンした状態で圧着する際に、図６に示すように、Ａｕワイヤ６を内側にて取り付ける必要がある場合がある。
【００５２】
かかる場合、枠部２の上部から圧縮、加熱することができないため、チップ８の上にパルスヒータ１１ａをのせて加熱する。その際、基板１０上の第二の電極には、Ａｕランド１３の代わりに、はんだランド１４を形成しておく。そして、パルスヒータ１１ａの加熱により、ＩＣチップ８、Ａｕワイヤ６を通してはんだランド１４に熱を伝えることによりはんだランド１４を溶かし、その後、Ａｕワイヤ６をはんだランド１４により固定してＩＣチップ８の実装を行う。
【００５３】
本実施例によれば、Ａｕワイヤ６を内側にて取り付ける必要がある場合においても、第一の実施例と同様な効果を得ることができる。
【００５４】
［第三の実施例］
次に、第三の実施例について説明する。
【００５５】
基板１０上の第二の電極１２のピッチが、例えば１５０〔μｍ〕との制限がある時に、さらにその半分の７５〔μｍ〕のピッチを作るために、基板１０上に千鳥状に配置した第二の電極１２上のＡｕランド１３を形成することがある。
【００５６】
かかる場合、図７に示すように、径の小さい枠部２ａを枠部２の内側に取り付けるようにすればよい。
【００５７】
あるいは、図８に示すように、枠部２の一部をカットし、カットされた部分は枠部２の外側にＡｕワイヤ６を取り付け、カットされない部分は枠部２の内側にＡｕワイヤ６を取り付けるようにすればよい。
【００５８】
なお、図７，８は、フレーム２の右半分だけを示した図である。
【００５９】
本実施例によれば、基板１０上の第二の電極１２のピッチを小さくするため、基板１０上に第二の電極１２上にあるＡｕランド１３が千鳥上に配置してある場合でも、それに対応したＡｌパッド７の再配置が可能となる。
【００６０】
［第四の実施例］
次に、第四の実施例について説明する。
【００６１】
ＩＣチップ８の実装に際しては、実装後に図９の左面に示すように、エポキシ系の樹脂１５等によりＩＣチップ８全体を充填させる（オーバーコート）ことができる。
【００６２】
また、図９の右面に示すように、エポキシ系の樹脂にシリコンフィラーを混ぜた樹脂２５等をＩＣチップ８のＡｕワイヤ６の部分にのみ充填させる（アンダーフィル）ことも可能である。
【００６３】
本実施例によれば、Ａｕワイヤ６同士の接触、断線の発生を防ぐことができ、また、耐湿性を向上させることができる。
【００６４】
［第五の実施例］
次に、第五の実施例について説明する。
【００６５】
図１０に示すように、ＩＣチップ８の実装に際して、フレーム１を用意する時に、リード部４の長さや俯角（図中のθに相当する）を変えたものを用意する。
【００６６】
本実施例によれば、ＩＣチップ８8と抵抗等の他のＳＭＤ（Surface Mount Device）部品１６とを重ねて実装することができる。
【００６７】
［第六の実施例］
次に、第六の実施例について説明する。
【００６８】
図１１に示すように、ＩＣチップ８の実装に際して、箱型の形状を有するフレーム１７を用い、その底面にＩＣチップ８を実装する。この時、ＩＣチップ８上及びＩＣチップ８とフレーム１７との間には樹脂３５を充填させておく。
【００６９】
本実施例によれば、ＩＣチップ８から発生する熱をフレーム１７を通して基板１０上に逃がすことができるため、熱伝導性を向上させることができる。
【００７０】
［第七の実施例］
次に、第七の実施例について説明する。
【００７１】
通常ＩＣチップ８の裏面電位は通常一定値とはならないため、その電位の変化による特性の変化が生じる場合がある。
【００７２】
かかる場合、図１２に示すように、ＩＣチップ８の表面にフレーム１を取り付けるのではなく、ＩＣチップ８の裏面にフレーム１を取り付ける。この時、フレーム１の一部が基板１０上に接地されているものとする。なお、ＩＣチップ８の裏面にフレーム１を取り付ける際には、導電性のもの例えば、銀ペースト等で取り付けるものとする。
【００７３】
本実施例によれば、フレーム１をＩＣチップの裏面に取り付け、基板１０上に接地することにより、裏面電位を一定（０電位）にすることができるため、電位の変化による特性の変化を防ぐこともできる。
【図面の簡単な説明】
【図１】基板上にＩＣチップを取り付けた際の第一の実施例を表す全体構成図。
【図２】第一の実施例を表すフレームの図であり、（ａ）上面図（ｂ）側面図である。
【図３】第一の実施例を表す枠部の一部の拡大図であり、（ａ）中央で折れ曲がっている形状の枠部を表す図（ｂ）枠部が突出した形状となるように接着材を取り付けた図である。
【図４】第一の実施例を表すフレームにＩＣチップを取り付けた図であり、（ａ）上面図（ｂ）側面図である。
【図５】第一の実施例を表すＡｕランドにより圧着実装する工程を示した図である。
【図６】第二の実施例を表すはんだランドにより圧着実装する工程を示した図である。
【図７】第三の実施例を表す径の小さい枠部を内側に取り付けた図である。
【図８】第三の実施例を表す枠部の一部をカットした図である。
【図９】第四の実施例を表す実装品にオーバーコート、アンダーフィルを行った図である。
【図１０】第五の実施例を表すＩＣチップにＳＭＤ部品等を重ねて実装した図である。
【図１１】第六の実施例を表すリードを箱型形状にしてその底面にチップを取り付けた図である。
【図１２】第七の実施例を表すＩＣチップの裏面にフレームを取り付けた図である。
【図１３】従来のビルドアップ基板を用いた電極の再配列を表す図である。
【符号の説明】
１…フレーム ２…枠部 ３…チップ搭載部 ４…リード部 ６…Ａｕワイヤ７…Ａｌパッド ８…ＩＣチップ ９…ポリイミド １０…基板 １１…パルスヒータ １１ａ…パルスヒータ １２…第二の電極 １３…Ａｕランド １４…はんだランド １７…フレーム
【発明の属する技術分野】
本発明は、様々な基板又は、ＩＣチップに対してフリップチップの実装をすることが出来るように、ＩＣチップの電極位置を基板上のパッド位置に再配列することが可能なフリップチップ及びフリップチップの取り付け方法を提供するものである。
【０００２】
【従来技術】
近年、１チップの集積度の向上に伴い、同一の回路規模では周囲に配置できるバンプのピッチは小さくなっている。また、ＩＣの回路規模が増大するに伴ってＩＣのチップサイズは大型化している。このためＩＣチップに形成されるバンプの寸法を小さくしたり、微小なピッチでチップの対向する２辺に集めることにより、ＩＣチップのサイズを可能な限り小さくするようにしている。
【０００３】
また、ＩＣチップがフリップチップ実装される配線基板のパターンルールも微細化が進んでいるが、量産可能なレベルにおける配線基板のパターンルールとＩＣチップのバンプピッチとは異なり、配線基板のパターンルールはＩＣチップのバンプピッチよりも大きなパターンルールである。例えば、量産可能なレベルにおけるＩＣチップのバンプピッチは８０〔μｍ〕程度であるのに対して、配線基板の電極ピッチは現状では１５０〔μｍ〕程度である。また配線基板の製造コストは、配線基板のパターンルールを微細化すればするほど上昇するので、コストを低減するためには、配線基板のパターンルールをできるだけ大きくすることが望ましい。
【０００４】
一方、配線基板のパターンルールにあわせてＩＣチップの大きさを変えるとするとコスト増加を招くことになる。
【０００５】
【発明が解決しようとする課題】
ここで、上記問題を解決するために特開平９−９７７９５号公報等に記載されているように、ウェハ加工工程の中で新たな配線を設けてチップ上の電極位置を再配列する方法がある。しかし、この方法によると膜形成等による工程数の増加に加え、膜形成の際にスパッタリングと呼ばれる方法を用いると、高い電圧や磁界を加えるときに紫外線が発生し、又、真空蒸着による膜形成の方法では、同様に高い電圧や磁界を加えるとＸ線が発生してしまうことから、該紫外線やＸ線の影響からトランジスタの特性が変動してしまうこともある。従って、様々なウェハでの電極位置の再配列を行うことが困難になっている。
【０００６】
また、図１３に示すようなビルドアップ基板を用いた再配列の方法では、ＩＣチップ８０からビルドアップ基板５１に形成された配線５４の一端に向けてワイヤ５３を引き延ばして取り付け、さらに、樹脂５２を充填する。また、配線５４の他端にバンプ５０を形成することにより基板１００上の図示しないパッドとの間で再配列を行っていた。この方法では、ビルドアップ基板５１自体が高価なものであり、さらに、ＩＣチップごとに配線５４のパターンを変更しなければならないので、少量多品種なものには特にコストがかかり実用上好ましくない。
【０００７】
そこで、本発明は上記問題を解決すべく、工程数を減らし、さらに低コストな電極の再配置を可能とするフリップチップ及びフリップチップの取り付け方法を提供するものである。
【０００８】
【課題を解決するための手段】
上記問題を解決するために、請求項１に記載の発明によれば、第一の電極を有するＩＣチップを搭載するチップ搭載部と、枠部と、チップ搭載部から枠部に延びるリード部とを有するフレームに、第一の電極にその一端が取り付けられたワイヤが固定され、さらに、ワイヤの他端が基板上の第二の電極に接続されている。
【０００９】
この結果、ワイヤのみでチップ上の第一の電極位置を基板上の第二の電極位置へ再配置することができるため、従来のような膜形成による工程数の増加やチップの特性の変化を防ぐことができる。
【００１０】
また、ビルドアップ基板等のような高価な基板を用いず、さらに、工程数の増加に伴うコストの増加を極力抑えることができるため、従来に比べて低コストな電極の再配置が可能となる。
【００１１】
さらに、ワイヤのみでは剛性がないためフレームを用いることによりワイヤを支えることが可能となる。
【００１２】
また、請求項２に記載の発明によれば、枠部の少なくともワイヤを固定する部分には接着材が取り付けられている。
【００１３】
これにより、チップ上に形成された第一の電極に取り付けられたワイヤの他端を枠部分に固定できるため、基板上の第二の電極に取り付ける際にワイヤがずれるのを防ぐことができ、確実な再配置が可能となる。
【００１４】
さらに、請求項３に記載の発明によれば、接着材は絶縁物質から成る。
【００１５】
これにより、チップ上の第一の電極とワイヤとフレームとが導通することにより、ＩＣチップがショートすることを防ぐことができる。
【００１６】
また、請求項４に記載の発明によれば、接着材が、枠部の少なくともワイヤで固定する部分が突起した形状となるように取り付けられており、さらに、請求項５に記載の発明によれば、枠部は、枠部の中央で折れ曲がった形状を有している。
【００１７】
これによれば、フェイスダウンによりチップを基板上に取り付ける場合に、枠部が平坦な場合に比べ、取り付けの際に加える圧力が少なくてすむ。
【００１８】
さらに、請求項６に記載の発明によれば、フレームには径の異なる枠部がさらに内側に取り付けられている。
【００１９】
これによれば、基板上の電極ピッチを小さくするために、基板上に第二の電極が千鳥状に配置してある場合であっても、それに対応したチップ上の第一の電極の再配置が可能となる。
【００２２】
さらに、請求項７に記載の発明によれば、チップ搭載部と、枠部と、チップ搭載部から枠部に延びるリード部とを有するフレームを用意する工程と、チップ搭載部にＩＣチップを取り付けるとともに、ＩＣチップ上の第一の電極にワイヤの一端を取り付ける工程と、第一の電極に取り付けられたワイヤの他端をフレームの枠部に固定する工程と、基板上の第二の電極に、フレーム枠部に取り付けられたワイヤの他端を取り付ける工程とを有する。
【００２３】
この結果、ワイヤのみでチップ上の第一の電極位置を基板上の第二の電極位置へ再配置することができるため、従来のような膜形成による工程数の増加やチップの特性の変化を防ぐことができる。
【００２４】
また、ビルドアップ基板等のような高価な基板を用いず、さらに、工程数の増加に伴うコストの増加を極力抑えることができるため、従来に比べて低コストな電極の再配置が可能となる。
【００２５】
さらに、ワイヤのみでは剛性がないためフレームを用いることによりワイヤを支えることが可能となる。
【００２６】
請求項８に記載の発明によれば、第一の電極に取り付けられたワイヤの他端を接着材によりフレームの枠部に固定することができる。
【００２７】
これにより、チップ上に形成された第一の電極に取り付けられたワイヤの他端をフレーム枠部分に固定できるため、基板上の第二の電極に取り付ける際にワイヤがずれるのを防ぐことができ、確実な再配置が可能となる。
【００２８】
【実施例】
以下に本発明の実施例を図面を参照して説明する。
【００２９】
［第一の実施例］
まず、第一の実施例について説明する。
【００３０】
図１に、基板上にＩＣチップを取り付けた際の本実施例の全体構成図を示す。
【００３１】
本実施例のフリップチップは、チップ搭載部３と枠部２とチップ搭載部３から枠部２に延びるリード部４とからなるフレーム１（詳細は後述する）を有している。
【００３２】
そして、ＩＣチップ８がフレーム１のチップ搭載部３に接着材等により固定され、ＩＣチップ８に形成されたＡｌパッド７（本発明の第一の電極に相当する）にＡｕワイヤ６の一端が取り付けられ、さらにその他端は、基板１０上の第二の電極１２上にあるＡｕランド１３に取り付けられている。
【００３３】
次に、図２から図５を用いて、本実施例のフリップチップの取り付け方法について順に説明する。
【００３４】
まず、図２に示すようなフレーム１を用意する。フレーム１は、銅、４２アロイ等の材質から成り、図２（ａ）に示すように、正方形状のチップ搭載部３と、基板１０上の第二の電極１２上にあるＡｕランド１３に対向するロの字型の枠部２と、チップ搭載部３から枠部２に向けて一定の仰角を成して対角に延びている４本のリード部４により構成されている。
【００３５】
また、図２（ｂ）に示すように、枠部２は中央で折れ曲がった形状２ａになっており、さらに、図３（ａ）の部分的拡大図に示すように、枠部２の折れ曲がった形状の表面には絶縁性の接着材であるポリイミド９が接着されている。
【００３６】
なお、枠部２は、図３（ｂ）に示すように、その形状自体は平面形状とし、接着する部分に突出部９ａを有するポリイミド９を形成した状態で取り付けてもよい。
【００３７】
次に、図４に示すように、フレーム１のチップ搭載部３をＩＣチップ８に接着材９０により取り付ける。さらに、ＩＣチップ８の任意の位置にあるＡｌパッド７に、既存の技術でＡｕワイヤ６をボンディングし、Ａｌパッド７から枠部２に向けてＡｕワイヤ６を引き出し、ポリイミド９により接着する。かかる場合、Ａｕワイヤ６は枠部２上であって、図１に示した基板１０上の第二の電極１２上にあるＡｕランド１３に対向する位置に取り付けられる。
【００３８】
そして、図５に示すように、フレーム１を搭載したＩＣチップ８をフェイスダウンした状態で基板１０上の第二の電極１２上にあるＡｕランド１３とＡｕワイヤ６との位置合わせを行い、パルスヒータ１１により枠部２の上部から加熱、加圧し、Ａｕワイヤ６とＡｕランド１３とを接続することによりチップ８の実装を行う。
【００３９】
以上説明したように本実施例によれば、フレーム１とＡｕワイヤ６のみでＩＣチップ８上に配置されるＡｌパッド７を、基板１０上の第二の電極１２上にあるＡｕランド１３へ再配置することができる。
【００４０】
この結果、Ａｕワイヤ６のみでＩＣチップ８上のＡｌパッド７を、基板１０上の第二の電極１２上にあるＡｕランド１３へ再配置することができるため、従来のような膜形成による工程数の増加やＩＣチップ８の特性の変化を防ぐことができる。
【００４１】
また、ビルドアップ基板等のような高価な基板を用いることもなく、比較的安価なフレームを一つ用意するだけでよいため、従来に比べて低コストな電極の再配置が可能となる。
【００４２】
さらに、Ａｕワイヤ６のみでは剛性が十分ではないためフレーム１を用いることによりＡｕワイヤ６を支えることが可能となる。
【００４３】
また、基板１０上の第二の電極１２のピッチに応じてフレーム１のリード部４の長さや枠部３の大きさを決めることにより、かかる１種類のフレーム１により様々なピッチを有するＩＣチップに対応することが可能となる。
【００４４】
また、枠部２は中央で折れ曲がった形状になっており、その面には絶縁性の接着材であるポリイミド９が接着されている。
【００４５】
この結果、フェイスダウンした状態でＩＣチップ８を基板１０上に圧着する場合に、枠部２が平坦な場合に比べ、圧着の際に加える圧力が少なくてすむ。
【００４６】
尚、このような効果は、枠部２の形状を図３（ｂ）に示したように平面形状とし、突出部９ａを有するポリイミド９を形成した場合でも同様である。
【００４７】
さらに、枠部２には絶縁性の接着材であるポリイミド９が接着されており、Ａｌパッド７から引き出されたＡｕワイヤ６を接着によりフレーム枠部分２に固定されている。
【００４８】
これにより、基板１０上の第二の電極１２に取り付ける際に、Ａｕワイヤ６がずれるのを防ぐことができ、確実な電極の再配置が可能となる。
【００４９】
また、ポリイミド９は絶縁物質であるため、ＩＣチップ８上のＡｌパッド７とＡｕワイヤ６とフレーム１とが導通することにより、ＩＣチップ８がショートすることを防ぐことができる。
【００５０】
［第二の実施例］
次に、第二の実施例について説明する。
【００５１】
フレーム１を取り付けたＩＣチップ８を基板１０にフェイスダウンした状態で圧着する際に、図６に示すように、Ａｕワイヤ６を内側にて取り付ける必要がある場合がある。
【００５２】
かかる場合、枠部２の上部から圧縮、加熱することができないため、チップ８の上にパルスヒータ１１ａをのせて加熱する。その際、基板１０上の第二の電極には、Ａｕランド１３の代わりに、はんだランド１４を形成しておく。そして、パルスヒータ１１ａの加熱により、ＩＣチップ８、Ａｕワイヤ６を通してはんだランド１４に熱を伝えることによりはんだランド１４を溶かし、その後、Ａｕワイヤ６をはんだランド１４により固定してＩＣチップ８の実装を行う。
【００５３】
本実施例によれば、Ａｕワイヤ６を内側にて取り付ける必要がある場合においても、第一の実施例と同様な効果を得ることができる。
【００５４】
［第三の実施例］
次に、第三の実施例について説明する。
【００５５】
基板１０上の第二の電極１２のピッチが、例えば１５０〔μｍ〕との制限がある時に、さらにその半分の７５〔μｍ〕のピッチを作るために、基板１０上に千鳥状に配置した第二の電極１２上のＡｕランド１３を形成することがある。
【００５６】
かかる場合、図７に示すように、径の小さい枠部２ａを枠部２の内側に取り付けるようにすればよい。
【００５７】
あるいは、図８に示すように、枠部２の一部をカットし、カットされた部分は枠部２の外側にＡｕワイヤ６を取り付け、カットされない部分は枠部２の内側にＡｕワイヤ６を取り付けるようにすればよい。
【００５８】
なお、図７，８は、フレーム２の右半分だけを示した図である。
【００５９】
本実施例によれば、基板１０上の第二の電極１２のピッチを小さくするため、基板１０上に第二の電極１２上にあるＡｕランド１３が千鳥上に配置してある場合でも、それに対応したＡｌパッド７の再配置が可能となる。
【００６０】
［第四の実施例］
次に、第四の実施例について説明する。
【００６１】
ＩＣチップ８の実装に際しては、実装後に図９の左面に示すように、エポキシ系の樹脂１５等によりＩＣチップ８全体を充填させる（オーバーコート）ことができる。
【００６２】
また、図９の右面に示すように、エポキシ系の樹脂にシリコンフィラーを混ぜた樹脂２５等をＩＣチップ８のＡｕワイヤ６の部分にのみ充填させる（アンダーフィル）ことも可能である。
【００６３】
本実施例によれば、Ａｕワイヤ６同士の接触、断線の発生を防ぐことができ、また、耐湿性を向上させることができる。
【００６４】
［第五の実施例］
次に、第五の実施例について説明する。
【００６５】
図１０に示すように、ＩＣチップ８の実装に際して、フレーム１を用意する時に、リード部４の長さや俯角（図中のθに相当する）を変えたものを用意する。
【００６６】
本実施例によれば、ＩＣチップ８8と抵抗等の他のＳＭＤ（Surface Mount Device）部品１６とを重ねて実装することができる。
【００６７】
［第六の実施例］
次に、第六の実施例について説明する。
【００６８】
図１１に示すように、ＩＣチップ８の実装に際して、箱型の形状を有するフレーム１７を用い、その底面にＩＣチップ８を実装する。この時、ＩＣチップ８上及びＩＣチップ８とフレーム１７との間には樹脂３５を充填させておく。
【００６９】
本実施例によれば、ＩＣチップ８から発生する熱をフレーム１７を通して基板１０上に逃がすことができるため、熱伝導性を向上させることができる。
【００７０】
［第七の実施例］
次に、第七の実施例について説明する。
【００７１】
通常ＩＣチップ８の裏面電位は通常一定値とはならないため、その電位の変化による特性の変化が生じる場合がある。
【００７２】
かかる場合、図１２に示すように、ＩＣチップ８の表面にフレーム１を取り付けるのではなく、ＩＣチップ８の裏面にフレーム１を取り付ける。この時、フレーム１の一部が基板１０上に接地されているものとする。なお、ＩＣチップ８の裏面にフレーム１を取り付ける際には、導電性のもの例えば、銀ペースト等で取り付けるものとする。
【００７３】
本実施例によれば、フレーム１をＩＣチップの裏面に取り付け、基板１０上に接地することにより、裏面電位を一定（０電位）にすることができるため、電位の変化による特性の変化を防ぐこともできる。
【図面の簡単な説明】
【図１】基板上にＩＣチップを取り付けた際の第一の実施例を表す全体構成図。
【図２】第一の実施例を表すフレームの図であり、（ａ）上面図（ｂ）側面図である。
【図３】第一の実施例を表す枠部の一部の拡大図であり、（ａ）中央で折れ曲がっている形状の枠部を表す図（ｂ）枠部が突出した形状となるように接着材を取り付けた図である。
【図４】第一の実施例を表すフレームにＩＣチップを取り付けた図であり、（ａ）上面図（ｂ）側面図である。
【図５】第一の実施例を表すＡｕランドにより圧着実装する工程を示した図である。
【図６】第二の実施例を表すはんだランドにより圧着実装する工程を示した図である。
【図７】第三の実施例を表す径の小さい枠部を内側に取り付けた図である。
【図８】第三の実施例を表す枠部の一部をカットした図である。
【図９】第四の実施例を表す実装品にオーバーコート、アンダーフィルを行った図である。
【図１０】第五の実施例を表すＩＣチップにＳＭＤ部品等を重ねて実装した図である。
【図１１】第六の実施例を表すリードを箱型形状にしてその底面にチップを取り付けた図である。
【図１２】第七の実施例を表すＩＣチップの裏面にフレームを取り付けた図である。
【図１３】従来のビルドアップ基板を用いた電極の再配列を表す図である。
【符号の説明】
１…フレーム ２…枠部 ３…チップ搭載部 ４…リード部 ６…Ａｕワイヤ７…Ａｌパッド ８…ＩＣチップ ９…ポリイミド １０…基板 １１…パルスヒータ １１ａ…パルスヒータ １２…第二の電極 １３…Ａｕランド １４…はんだランド １７…フレーム
Claims (8)
- 第一の電極を有するＩＣチップと、
前記ＩＣチップを搭載するチップ搭載部と、枠部と、前記チップ搭載部から前記枠部に延びるリード部とを有するフレームと、
前記第一の電極にその一端が接続され、その他端が前記枠部に固定された状態にて、基板上の第二の電極に接続されているワイヤとを有することを特徴とするフリップチップ。 - 前記枠部には少なくとも前記ワイヤを固定する部分に接着材が取り付けられていることを特徴とする請求項１に記載のフリップチップ。
- 前記接着材は、絶縁物質から成ることを特徴とする請求項２に記載のフリップチップ。
- 前記接着材は、前記枠部に少なくとも前記ワイヤを固定する部分が突起した形状となるように取り付けられることを特徴とする請求項２又は３に記載のフリップチップ。
- 前記枠部は、前記枠部の中央で折れ曲がった形状を有することを特徴とする請求項１乃至４の何れかに記載のフリップチップ。
- 前記フレームは、径が小さな別の枠部をさらに前記枠部の内側に有することを特徴とする請求項１乃至５の何れかに記載のフリップチップ。
- チップ搭載部と、枠部と、前記チップ搭載部から前記枠部に延びるリード部とを有するフレームを用意する工程と、
前記フレームのチップ搭載部にＩＣチップを取り付ける工程と、
前記ＩＣチップ上の第一の電極にワイヤの一端を取り付けるとともに、前記ワイヤの他端を前記枠部に固定する工程と、
基板上に形成された第二の電極に、前記枠部に取り付けられた前記ワイヤの他端を取り付ける工程とを備えることを特徴とするフリップチップの取り付け方法。 - 前記第一の電極に取り付けられた前記ワイヤの他端を前記フレームの枠部に取り付ける工程は、接着材により取り付けることを特徴とする請求項７に記載のフリップチップの取り付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32827299A JP3982124B2 (ja) | 1999-11-18 | 1999-11-18 | フリップチップ及びフリップチップの取り付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32827299A JP3982124B2 (ja) | 1999-11-18 | 1999-11-18 | フリップチップ及びフリップチップの取り付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001148400A JP2001148400A (ja) | 2001-05-29 |
| JP3982124B2 true JP3982124B2 (ja) | 2007-09-26 |
Family
ID=18208379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32827299A Expired - Fee Related JP3982124B2 (ja) | 1999-11-18 | 1999-11-18 | フリップチップ及びフリップチップの取り付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3982124B2 (ja) |
-
1999
- 1999-11-18 JP JP32827299A patent/JP3982124B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001148400A (ja) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297582B2 (en) | BVA interposer | |
| JP4790157B2 (ja) | 半導体装置 | |
| JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| US6958537B2 (en) | Multiple chip semiconductor package | |
| TWI280641B (en) | Chip structure | |
| US6489181B2 (en) | Method of manufacturing a semiconductor device | |
| US20040183187A1 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| US6952047B2 (en) | Assemblies having stacked semiconductor chips and methods of making same | |
| US7923825B2 (en) | Integrated circuit package | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3982124B2 (ja) | フリップチップ及びフリップチップの取り付け方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JPH10112472A (ja) | 半導体装置及びその製造方法 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| US6433415B2 (en) | Assembly of plurality of semiconductor devices | |
| JP2000299399A (ja) | 半導体装置 | |
| JP3934011B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000100871A (ja) | 半導体チップの実装構造 | |
| JP2001060603A (ja) | 電子部品の実装方法、及び電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |