JP2001148400A - フリップチップ及びフリップチップの取り付け方法 - Google Patents
フリップチップ及びフリップチップの取り付け方法Info
- Publication number
- JP2001148400A JP2001148400A JP32827299A JP32827299A JP2001148400A JP 2001148400 A JP2001148400 A JP 2001148400A JP 32827299 A JP32827299 A JP 32827299A JP 32827299 A JP32827299 A JP 32827299A JP 2001148400 A JP2001148400 A JP 2001148400A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- chip
- wire
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は様々な基板に対してフリップチップ
の実装をすることが出来るように、ＩＣチップの電極位
置を基板上のパッド位置に再配列することが可能はフリ
ップチップ及びフリップチップの取り付け方法を提供す
るものである。 【解決手段】 フリップチップは、チップ搭載部３と枠
部２とチップ搭載部３から枠部２に延びるリード部４と
からなるフレーム１を有している。そして、ＩＣチップ
８がフレーム１のチップ搭載部３に接着剤等により固定
され、ＩＣチップ８に形成されたＡｌパッド７にＡｕワ
イヤ６の一端が取り付けられ、さらにその他端は、基板
１０上の第二の電極１２上にあるＡｕランド１３に取り
付けられている。
の実装をすることが出来るように、ＩＣチップの電極位
置を基板上のパッド位置に再配列することが可能はフリ
ップチップ及びフリップチップの取り付け方法を提供す
るものである。 【解決手段】 フリップチップは、チップ搭載部３と枠
部２とチップ搭載部３から枠部２に延びるリード部４と
からなるフレーム１を有している。そして、ＩＣチップ
８がフレーム１のチップ搭載部３に接着剤等により固定
され、ＩＣチップ８に形成されたＡｌパッド７にＡｕワ
イヤ６の一端が取り付けられ、さらにその他端は、基板
１０上の第二の電極１２上にあるＡｕランド１３に取り
付けられている。
Description
【０００１】
【発明の属する技術分野】本発明は、様々な基板又は、
ＩＣチップに対してフリップチップの実装をすることが
出来るように、ＩＣチップの電極位置を基板上のパッド
位置に再配列することが可能なフリップチップ及びフリ
ップチップの取り付け方法を提供するものである。
ＩＣチップに対してフリップチップの実装をすることが
出来るように、ＩＣチップの電極位置を基板上のパッド
位置に再配列することが可能なフリップチップ及びフリ
ップチップの取り付け方法を提供するものである。
【０００２】
【従来技術】近年、１チップの集積度の向上に伴い、同
一の回路規模では周囲に配置できるバンプのピッチは小
さくなっている。また、ＩＣの回路規模が増大するに伴
ってＩＣのチップサイズは大型化している。このためＩ
Ｃチップに形成されるバンプの寸法を小さくしたり、微
小なピッチでチップの対向する２辺に集めることによ
り、ＩＣチップのサイズを可能な限り小さくするように
している。
一の回路規模では周囲に配置できるバンプのピッチは小
さくなっている。また、ＩＣの回路規模が増大するに伴
ってＩＣのチップサイズは大型化している。このためＩ
Ｃチップに形成されるバンプの寸法を小さくしたり、微
小なピッチでチップの対向する２辺に集めることによ
り、ＩＣチップのサイズを可能な限り小さくするように
している。
【０００３】また、ＩＣチップがフリップチップ実装さ
れる配線基板のパターンルールも微細化が進んでいる
が、量産可能なレベルにおける配線基板のパターンルー
ルとＩＣチップのバンプピッチとは異なり、配線基板の
パターンルールはＩＣチップのバンプピッチよりも大き
なパターンルールである。例えば、量産可能なレベルに
おけるＩＣチップのバンプピッチは８０〔μｍ〕程度で
あるのに対して、配線基板の電極ピッチは現状では１５
０〔μｍ〕程度である。また配線基板の製造コストは、
配線基板のパターンルールを微細化すればするほど上昇
するので、コストを低減するためには、配線基板のパタ
ーンルールをできるだけ大きくすることが望ましい。
れる配線基板のパターンルールも微細化が進んでいる
が、量産可能なレベルにおける配線基板のパターンルー
ルとＩＣチップのバンプピッチとは異なり、配線基板の
パターンルールはＩＣチップのバンプピッチよりも大き
なパターンルールである。例えば、量産可能なレベルに
おけるＩＣチップのバンプピッチは８０〔μｍ〕程度で
あるのに対して、配線基板の電極ピッチは現状では１５
０〔μｍ〕程度である。また配線基板の製造コストは、
配線基板のパターンルールを微細化すればするほど上昇
するので、コストを低減するためには、配線基板のパタ
ーンルールをできるだけ大きくすることが望ましい。
【０００４】一方、配線基板のパターンルールにあわせ
てＩＣチップの大きさを変えるとするとコスト増加を招
くことになる。
てＩＣチップの大きさを変えるとするとコスト増加を招
くことになる。
【０００５】
【発明が解決しようとする課題】ここで、上記問題を解
決するために特開平９−９７７９５号公報等に記載され
ているように、ウェハ加工工程の中で新たな配線を設け
てチップ上の電極位置を再配列する方法がある。しか
し、この方法によると膜形成等による工程数の増加に加
え、膜形成の際にスパッタリングと呼ばれる方法を用い
ると、高い電圧や磁界を加えるときに紫外線が発生し、
又、真空蒸着による膜形成の方法では、同様に高い電圧
や磁界を加えるとＸ線が発生してしまうことから、該紫
外線やＸ線の影響からトランジスタの特性が変動してし
まうこともある。従って、様々なウェハでの電極位置の
再配列を行うことが困難になっている。
決するために特開平９−９７７９５号公報等に記載され
ているように、ウェハ加工工程の中で新たな配線を設け
てチップ上の電極位置を再配列する方法がある。しか
し、この方法によると膜形成等による工程数の増加に加
え、膜形成の際にスパッタリングと呼ばれる方法を用い
ると、高い電圧や磁界を加えるときに紫外線が発生し、
又、真空蒸着による膜形成の方法では、同様に高い電圧
や磁界を加えるとＸ線が発生してしまうことから、該紫
外線やＸ線の影響からトランジスタの特性が変動してし
まうこともある。従って、様々なウェハでの電極位置の
再配列を行うことが困難になっている。
【０００６】また、図１３に示すようなビルドアップ基
板を用いた再配列の方法では、ＩＣチップ８０からビル
ドアップ基板５１に形成された配線５４の一端に向けて
ワイヤ５３を引き延ばして取り付け、さらに、樹脂５２
を充填する。また、配線５４の他端にバンプ５０を形成
することにより基板１００上の図示しないパッドとの間
で再配列を行っていた。この方法では、ビルドアップ基
板５１自体が高価なものであり、さらに、ＩＣチップご
とに配線５４のパターンを変更しなければならないの
で、少量多品種なものには特にコストがかかり実用上好
ましくない。
板を用いた再配列の方法では、ＩＣチップ８０からビル
ドアップ基板５１に形成された配線５４の一端に向けて
ワイヤ５３を引き延ばして取り付け、さらに、樹脂５２
を充填する。また、配線５４の他端にバンプ５０を形成
することにより基板１００上の図示しないパッドとの間
で再配列を行っていた。この方法では、ビルドアップ基
板５１自体が高価なものであり、さらに、ＩＣチップご
とに配線５４のパターンを変更しなければならないの
で、少量多品種なものには特にコストがかかり実用上好
ましくない。
【０００７】そこで、本発明は上記問題を解決すべく、
工程数を減らし、さらに低コストな電極の再配置を可能
とするフリップチップ及びフリップチップの取り付け方
法を提供するものである。
工程数を減らし、さらに低コストな電極の再配置を可能
とするフリップチップ及びフリップチップの取り付け方
法を提供するものである。
【０００８】
【課題を解決するための手段】上記問題を解決するため
に、請求項１に記載の発明によれば、第一の電極を有す
るＩＣチップを搭載するチップ搭載部と、枠部と、チッ
プ搭載部から枠部に延びるリード部とを有するフレーム
に、第一の電極にその一端が取り付けられたワイヤが固
定され、さらに、ワイヤの他端が基板上の第二の電極に
接続されている。
に、請求項１に記載の発明によれば、第一の電極を有す
るＩＣチップを搭載するチップ搭載部と、枠部と、チッ
プ搭載部から枠部に延びるリード部とを有するフレーム
に、第一の電極にその一端が取り付けられたワイヤが固
定され、さらに、ワイヤの他端が基板上の第二の電極に
接続されている。
【０００９】この結果、ワイヤのみでチップ上の第一の
電極位置を基板上の第二の電極位置へ再配置することが
できるため、従来のような膜形成による工程数の増加や
チップの特性の変化を防ぐことができる。
電極位置を基板上の第二の電極位置へ再配置することが
できるため、従来のような膜形成による工程数の増加や
チップの特性の変化を防ぐことができる。
【００１０】また、ビルドアップ基板等のような高価な
基板を用いず、さらに、工程数の増加に伴うコストの増
加を極力抑えることができるため、従来に比べて低コス
トな電極の再配置が可能となる。
基板を用いず、さらに、工程数の増加に伴うコストの増
加を極力抑えることができるため、従来に比べて低コス
トな電極の再配置が可能となる。
【００１１】さらに、ワイヤのみでは剛性がないためフ
レームを用いることによりワイヤを支えることが可能と
なる。
レームを用いることによりワイヤを支えることが可能と
なる。
【００１２】また、請求項２に記載の発明によれば、枠
部の少なくともワイヤを固定する部分には接着材が取り
付けられている。
部の少なくともワイヤを固定する部分には接着材が取り
付けられている。
【００１３】これにより、チップ上に形成された第一の
電極に取り付けられたワイヤの他端を枠部分に固定でき
るため、基板上の第二の電極に取り付ける際にワイヤが
ずれるのを防ぐことができ、確実な再配置が可能とな
る。
電極に取り付けられたワイヤの他端を枠部分に固定でき
るため、基板上の第二の電極に取り付ける際にワイヤが
ずれるのを防ぐことができ、確実な再配置が可能とな
る。
【００１４】さらに、請求項３に記載の発明によれば、
接着材は絶縁物質から成る。
接着材は絶縁物質から成る。
【００１５】これにより、チップ上の第一の電極とワイ
ヤとフレームとが導通することにより、ＩＣチップがシ
ョートすることを防ぐことができる。
ヤとフレームとが導通することにより、ＩＣチップがシ
ョートすることを防ぐことができる。
【００１６】また、請求項４に記載の発明によれば、接
着材が、枠部の少なくともワイヤで固定する部分が突起
した形状となるように取り付けられており、さらに、請
求項５に記載の発明によれば、枠部は、枠部の中央で折
れ曲がった形状を有している。
着材が、枠部の少なくともワイヤで固定する部分が突起
した形状となるように取り付けられており、さらに、請
求項５に記載の発明によれば、枠部は、枠部の中央で折
れ曲がった形状を有している。
【００１７】これによれば、フェイスダウンによりチッ
プを基板上に取り付ける場合に、枠部が平坦な場合に比
べ、取り付けの際に加える圧力が少なくてすむ。
プを基板上に取り付ける場合に、枠部が平坦な場合に比
べ、取り付けの際に加える圧力が少なくてすむ。
【００１８】さらに、請求項６に記載の発明によれば、
フレームには径の異なる枠部がさらに内側に取り付けら
れている。
フレームには径の異なる枠部がさらに内側に取り付けら
れている。
【００１９】これによれば、基板上の電極ピッチを小さ
くするために、基板上に第二の電極が千鳥状に配置して
ある場合であっても、それに対応したチップ上の第一の
電極の再配置が可能となる。
くするために、基板上に第二の電極が千鳥状に配置して
ある場合であっても、それに対応したチップ上の第一の
電極の再配置が可能となる。
【００２０】また、請求項７に記載の発明によれば、フ
レームは箱型形状となっており、その底面にＩＣチップ
が取り付けられている。
レームは箱型形状となっており、その底面にＩＣチップ
が取り付けられている。
【００２１】その結果、チップから発生する熱をフレー
ムを通して基板上に逃がすことができ、熱伝導性を向上
させることが出来る。また、取り付けに必要な部分だけ
露出し、必要でない部分はフレームにより覆っておくこ
とにより、フレーム一単位として取り扱えるため、取り
扱いが容易となる。
ムを通して基板上に逃がすことができ、熱伝導性を向上
させることが出来る。また、取り付けに必要な部分だけ
露出し、必要でない部分はフレームにより覆っておくこ
とにより、フレーム一単位として取り扱えるため、取り
扱いが容易となる。
【００２２】さらに、請求項８に記載の発明によれば、
チップ搭載部と、枠部と、チップ搭載部から枠部に延び
るリード部とを有するフレームを用意する工程と、チッ
プ搭載部にＩＣチップを取り付けるとともに、ＩＣチッ
プ上の第一の電極にワイヤの一端を取り付ける工程と、
第一の電極に取り付けられたワイヤの他端をフレームの
枠部に固定する工程と、基板上の第二の電極に、フレー
ム枠部に取り付けられたワイヤの他端を取り付ける工程
とを有する。
チップ搭載部と、枠部と、チップ搭載部から枠部に延び
るリード部とを有するフレームを用意する工程と、チッ
プ搭載部にＩＣチップを取り付けるとともに、ＩＣチッ
プ上の第一の電極にワイヤの一端を取り付ける工程と、
第一の電極に取り付けられたワイヤの他端をフレームの
枠部に固定する工程と、基板上の第二の電極に、フレー
ム枠部に取り付けられたワイヤの他端を取り付ける工程
とを有する。
【００２３】この結果、ワイヤのみでチップ上の第一の
電極位置を基板上の第二の電極位置へ再配置することが
できるため、従来のような膜形成による工程数の増加や
チップの特性の変化を防ぐことができる。
電極位置を基板上の第二の電極位置へ再配置することが
できるため、従来のような膜形成による工程数の増加や
チップの特性の変化を防ぐことができる。
【００２４】また、ビルドアップ基板等のような高価な
基板を用いず、さらに、工程数の増加に伴うコストの増
加を極力抑えることができるため、従来に比べて低コス
トな電極の再配置が可能となる。
基板を用いず、さらに、工程数の増加に伴うコストの増
加を極力抑えることができるため、従来に比べて低コス
トな電極の再配置が可能となる。
【００２５】さらに、ワイヤのみでは剛性がないためフ
レームを用いることによりワイヤを支えることが可能と
なる。
レームを用いることによりワイヤを支えることが可能と
なる。
【００２６】請求項９に記載の発明によれば、第一の電
極に取り付けられたワイヤの他端を接着材によりフレー
ムの枠部に固定することができる。
極に取り付けられたワイヤの他端を接着材によりフレー
ムの枠部に固定することができる。
【００２７】これにより、チップ上に形成された第一の
電極に取り付けられたワイヤの他端をフレーム枠部分に
固定できるため、基板上の第二の電極に取り付ける際に
ワイヤがずれるのを防ぐことができ、確実な再配置が可
能となる。
電極に取り付けられたワイヤの他端をフレーム枠部分に
固定できるため、基板上の第二の電極に取り付ける際に
ワイヤがずれるのを防ぐことができ、確実な再配置が可
能となる。
【００２８】
【実施例】以下に本発明の実施例を図面を参照して説明
する。
する。
【００２９】［第一の実施例］まず、第一の実施例につ
いて説明する。
いて説明する。
【００３０】図１に、基板上にＩＣチップを取り付けた
際の本実施例の全体構成図を示す。
際の本実施例の全体構成図を示す。
【００３１】本実施例のフリップチップは、チップ搭載
部３と枠部２とチップ搭載部３から枠部２に延びるリー
ド部４とからなるフレーム１（詳細は後述する）を有し
ている。
部３と枠部２とチップ搭載部３から枠部２に延びるリー
ド部４とからなるフレーム１（詳細は後述する）を有し
ている。
【００３２】そして、ＩＣチップ８がフレーム１のチッ
プ搭載部３に接着材等により固定され、ＩＣチップ８に
形成されたＡｌパッド７（本発明の第一の電極に相当す
る）にＡｕワイヤ６の一端が取り付けられ、さらにその
他端は、基板１０上の第二の電極１２上にあるＡｕラン
ド１３に取り付けられている。
プ搭載部３に接着材等により固定され、ＩＣチップ８に
形成されたＡｌパッド７（本発明の第一の電極に相当す
る）にＡｕワイヤ６の一端が取り付けられ、さらにその
他端は、基板１０上の第二の電極１２上にあるＡｕラン
ド１３に取り付けられている。
【００３３】次に、図２から図５を用いて、本実施例の
フリップチップの取り付け方法について順に説明する。
フリップチップの取り付け方法について順に説明する。
【００３４】まず、図２に示すようなフレーム１を用意
する。フレーム１は、銅、４２アロイ等の材質から成
り、図２（ａ）に示すように、正方形状のチップ搭載部
３と、基板１０上の第二の電極１２上にあるＡｕランド
１３に対向するロの字型の枠部２と、チップ搭載部３か
ら枠部２に向けて一定の仰角を成して対角に延びている
４本のリード部４により構成されている。
する。フレーム１は、銅、４２アロイ等の材質から成
り、図２（ａ）に示すように、正方形状のチップ搭載部
３と、基板１０上の第二の電極１２上にあるＡｕランド
１３に対向するロの字型の枠部２と、チップ搭載部３か
ら枠部２に向けて一定の仰角を成して対角に延びている
４本のリード部４により構成されている。
【００３５】また、図２（ｂ）に示すように、枠部２は
中央で折れ曲がった形状２ａになっており、さらに、図
３（ａ）の部分的拡大図に示すように、枠部２の折れ曲
がった形状の表面には絶縁性の接着材であるポリイミド
９が接着されている。
中央で折れ曲がった形状２ａになっており、さらに、図
３（ａ）の部分的拡大図に示すように、枠部２の折れ曲
がった形状の表面には絶縁性の接着材であるポリイミド
９が接着されている。
【００３６】なお、枠部２は、図３（ｂ）に示すよう
に、その形状自体は平面形状とし、接着する部分に突出
部９ａを有するポリイミド９を形成した状態で取り付け
てもよい。
に、その形状自体は平面形状とし、接着する部分に突出
部９ａを有するポリイミド９を形成した状態で取り付け
てもよい。
【００３７】次に、図４に示すように、フレーム１のチ
ップ搭載部３をＩＣチップ８に接着材９０により取り付
ける。さらに、ＩＣチップ８の任意の位置にあるＡｌパ
ッド７に、既存の技術でＡｕワイヤ６をボンディング
し、Ａｌパッド７から枠部２に向けてＡｕワイヤ６を引
き出し、ポリイミド９により接着する。かかる場合、Ａ
ｕワイヤ６は枠部２上であって、図１に示した基板１０
上の第二の電極１２上にあるＡｕランド１３に対向する
位置に取り付けられる。
ップ搭載部３をＩＣチップ８に接着材９０により取り付
ける。さらに、ＩＣチップ８の任意の位置にあるＡｌパ
ッド７に、既存の技術でＡｕワイヤ６をボンディング
し、Ａｌパッド７から枠部２に向けてＡｕワイヤ６を引
き出し、ポリイミド９により接着する。かかる場合、Ａ
ｕワイヤ６は枠部２上であって、図１に示した基板１０
上の第二の電極１２上にあるＡｕランド１３に対向する
位置に取り付けられる。
【００３８】そして、図５に示すように、フレーム１を
搭載したＩＣチップ８をフェイスダウンした状態で基板
１０上の第二の電極１２上にあるＡｕランド１３とＡｕ
ワイヤ６との位置合わせを行い、パルスヒータ１１によ
り枠部２の上部から加熱、加圧し、Ａｕワイヤ６とＡｕ
ランド１３とを接続することによりチップ８の実装を行
う。
搭載したＩＣチップ８をフェイスダウンした状態で基板
１０上の第二の電極１２上にあるＡｕランド１３とＡｕ
ワイヤ６との位置合わせを行い、パルスヒータ１１によ
り枠部２の上部から加熱、加圧し、Ａｕワイヤ６とＡｕ
ランド１３とを接続することによりチップ８の実装を行
う。
【００３９】以上説明したように本実施例によれば、フ
レーム１とＡｕワイヤ６のみでＩＣチップ８上に配置さ
れるＡｌパッド７を、基板１０上の第二の電極１２上に
あるＡｕランド１３へ再配置することができる。
レーム１とＡｕワイヤ６のみでＩＣチップ８上に配置さ
れるＡｌパッド７を、基板１０上の第二の電極１２上に
あるＡｕランド１３へ再配置することができる。
【００４０】この結果、Ａｕワイヤ６のみでＩＣチップ
８上のＡｌパッド７を、基板１０上の第二の電極１２上
にあるＡｕランド１３へ再配置することができるため、
従来のような膜形成による工程数の増加やＩＣチップ８
の特性の変化を防ぐことができる。
８上のＡｌパッド７を、基板１０上の第二の電極１２上
にあるＡｕランド１３へ再配置することができるため、
従来のような膜形成による工程数の増加やＩＣチップ８
の特性の変化を防ぐことができる。
【００４１】また、ビルドアップ基板等のような高価な
基板を用いることもなく、比較的安価なフレームを一つ
用意するだけでよいため、従来に比べて低コストな電極
の再配置が可能となる。
基板を用いることもなく、比較的安価なフレームを一つ
用意するだけでよいため、従来に比べて低コストな電極
の再配置が可能となる。
【００４２】さらに、Ａｕワイヤ６のみでは剛性が十分
ではないためフレーム１を用いることによりＡｕワイヤ
６を支えることが可能となる。
ではないためフレーム１を用いることによりＡｕワイヤ
６を支えることが可能となる。
【００４３】また、基板１０上の第二の電極１２のピッ
チに応じてフレーム１のリード部４の長さや枠部３の大
きさを決めることにより、かかる１種類のフレーム１に
より様々なピッチを有するＩＣチップに対応することが
可能となる。
チに応じてフレーム１のリード部４の長さや枠部３の大
きさを決めることにより、かかる１種類のフレーム１に
より様々なピッチを有するＩＣチップに対応することが
可能となる。
【００４４】また、枠部２は中央で折れ曲がった形状に
なっており、その面には絶縁性の接着材であるポリイミ
ド９が接着されている。
なっており、その面には絶縁性の接着材であるポリイミ
ド９が接着されている。
【００４５】この結果、フェイスダウンした状態でＩＣ
チップ８を基板１０上に圧着する場合に、枠部２が平坦
な場合に比べ、圧着の際に加える圧力が少なくてすむ。
チップ８を基板１０上に圧着する場合に、枠部２が平坦
な場合に比べ、圧着の際に加える圧力が少なくてすむ。
【００４６】尚、このような効果は、枠部２の形状を図
３（ｂ）に示したように平面形状とし、突出部９ａを有
するポリイミド９を形成した場合でも同様である。
３（ｂ）に示したように平面形状とし、突出部９ａを有
するポリイミド９を形成した場合でも同様である。
【００４７】さらに、枠部２には絶縁性の接着材である
ポリイミド９が接着されており、Ａｌパッド７から引き
出されたＡｕワイヤ６を接着によりフレーム枠部分２に
固定されている。
ポリイミド９が接着されており、Ａｌパッド７から引き
出されたＡｕワイヤ６を接着によりフレーム枠部分２に
固定されている。
【００４８】これにより、基板１０上の第二の電極１２
に取り付ける際に、Ａｕワイヤ６がずれるのを防ぐこと
ができ、確実な電極の再配置が可能となる。
に取り付ける際に、Ａｕワイヤ６がずれるのを防ぐこと
ができ、確実な電極の再配置が可能となる。
【００４９】また、ポリイミド９は絶縁物質であるた
め、ＩＣチップ８上のＡｌパッド７とＡｕワイヤ６とフ
レーム１とが導通することにより、ＩＣチップ８がショ
ートすることを防ぐことができる。
め、ＩＣチップ８上のＡｌパッド７とＡｕワイヤ６とフ
レーム１とが導通することにより、ＩＣチップ８がショ
ートすることを防ぐことができる。
【００５０】［第二の実施例］次に、第二の実施例につ
いて説明する。
いて説明する。
【００５１】フレーム１を取り付けたＩＣチップ８を基
板１０にフェイスダウンした状態で圧着する際に、図６
に示すように、Ａｕワイヤ６を内側にて取り付ける必要
がある場合がある。
板１０にフェイスダウンした状態で圧着する際に、図６
に示すように、Ａｕワイヤ６を内側にて取り付ける必要
がある場合がある。
【００５２】かかる場合、枠部２の上部から圧縮、加熱
することができないため、チップ８の上にパルスヒータ
１１ａをのせて加熱する。その際、基板１０上の第二の
電極には、Ａｕランド１３の代わりに、はんだランド１
４を形成しておく。そして、パルスヒータ１１ａの加熱
により、ＩＣチップ８、Ａｕワイヤ６を通してはんだラ
ンド１４に熱を伝えることによりはんだランド１４を溶
かし、その後、Ａｕワイヤ６をはんだランド１４により
固定してＩＣチップ８の実装を行う。
することができないため、チップ８の上にパルスヒータ
１１ａをのせて加熱する。その際、基板１０上の第二の
電極には、Ａｕランド１３の代わりに、はんだランド１
４を形成しておく。そして、パルスヒータ１１ａの加熱
により、ＩＣチップ８、Ａｕワイヤ６を通してはんだラ
ンド１４に熱を伝えることによりはんだランド１４を溶
かし、その後、Ａｕワイヤ６をはんだランド１４により
固定してＩＣチップ８の実装を行う。
【００５３】本実施例によれば、Ａｕワイヤ６を内側に
て取り付ける必要がある場合においても、第一の実施例
と同様な効果を得ることができる。
て取り付ける必要がある場合においても、第一の実施例
と同様な効果を得ることができる。
【００５４】［第三の実施例］次に、第三の実施例につ
いて説明する。
いて説明する。
【００５５】基板１０上の第二の電極１２のピッチが、
例えば１５０〔μｍ〕との制限がある時に、さらにその
半分の７５〔μｍ〕のピッチを作るために、基板１０上
に千鳥状に配置した第二の電極１２上のＡｕランド１３
を形成することがある。
例えば１５０〔μｍ〕との制限がある時に、さらにその
半分の７５〔μｍ〕のピッチを作るために、基板１０上
に千鳥状に配置した第二の電極１２上のＡｕランド１３
を形成することがある。
【００５６】かかる場合、図７に示すように、径の小さ
い枠部２ａを枠部２の内側に取り付けるようにすればよ
い。
い枠部２ａを枠部２の内側に取り付けるようにすればよ
い。
【００５７】あるいは、図８に示すように、枠部２の一
部をカットし、カットされた部分は枠部２の外側にＡｕ
ワイヤ６を取り付け、カットされない部分は枠部２の内
側にＡｕワイヤ６を取り付けるようにすればよい。
部をカットし、カットされた部分は枠部２の外側にＡｕ
ワイヤ６を取り付け、カットされない部分は枠部２の内
側にＡｕワイヤ６を取り付けるようにすればよい。
【００５８】なお、図７，８は、フレーム２の右半分だ
けを示した図である。
けを示した図である。
【００５９】本実施例によれば、基板１０上の第二の電
極１２のピッチを小さくするため、基板１０上に第二の
電極１２上にあるＡｕランド１３が千鳥上に配置してあ
る場合でも、それに対応したＡｌパッド７の再配置が可
能となる。
極１２のピッチを小さくするため、基板１０上に第二の
電極１２上にあるＡｕランド１３が千鳥上に配置してあ
る場合でも、それに対応したＡｌパッド７の再配置が可
能となる。
【００６０】［第四の実施例］次に、第四の実施例につ
いて説明する。
いて説明する。
【００６１】ＩＣチップ８の実装に際しては、実装後に
図９の左面に示すように、エポキシ系の樹脂１５等によ
りＩＣチップ８全体を充填させる（オーバーコート）こ
とができる。
図９の左面に示すように、エポキシ系の樹脂１５等によ
りＩＣチップ８全体を充填させる（オーバーコート）こ
とができる。
【００６２】また、図９の右面に示すように、エポキシ
系の樹脂にシリコンフィラーを混ぜた樹脂２５等をＩＣ
チップ８のＡｕワイヤ６の部分にのみ充填させる（アン
ダーフィル）ことも可能である。
系の樹脂にシリコンフィラーを混ぜた樹脂２５等をＩＣ
チップ８のＡｕワイヤ６の部分にのみ充填させる（アン
ダーフィル）ことも可能である。
【００６３】本実施例によれば、Ａｕワイヤ６同士の接
触、断線の発生を防ぐことができ、また、耐湿性を向上
させることができる。
触、断線の発生を防ぐことができ、また、耐湿性を向上
させることができる。
【００６４】［第五の実施例］次に、第五の実施例につ
いて説明する。
いて説明する。
【００６５】図１０に示すように、ＩＣチップ８の実装
に際して、フレーム１を用意する時に、リード部４の長
さや俯角（図中のθに相当する）を変えたものを用意す
る。
に際して、フレーム１を用意する時に、リード部４の長
さや俯角（図中のθに相当する）を変えたものを用意す
る。
【００６６】本実施例によれば、ＩＣチップ８8と抵抗
等の他のＳＭＤ（Surface Mount Device）部品１６とを
重ねて実装することができる。
等の他のＳＭＤ（Surface Mount Device）部品１６とを
重ねて実装することができる。
【００６７】［第六の実施例］次に、第六の実施例につ
いて説明する。
いて説明する。
【００６８】図１１に示すように、ＩＣチップ８の実装
に際して、箱型の形状を有するフレーム１７を用い、そ
の底面にＩＣチップ８を実装する。この時、ＩＣチップ
８上及びＩＣチップ８とフレーム１７との間には樹脂３
５を充填させておく。
に際して、箱型の形状を有するフレーム１７を用い、そ
の底面にＩＣチップ８を実装する。この時、ＩＣチップ
８上及びＩＣチップ８とフレーム１７との間には樹脂３
５を充填させておく。
【００６９】本実施例によれば、ＩＣチップ８から発生
する熱をフレーム１７を通して基板１０上に逃がすこと
ができるため、熱伝導性を向上させることができる。
する熱をフレーム１７を通して基板１０上に逃がすこと
ができるため、熱伝導性を向上させることができる。
【００７０】［第七の実施例］次に、第七の実施例につ
いて説明する。
いて説明する。
【００７１】通常ＩＣチップ８の裏面電位は通常一定値
とはならないため、その電位の変化による特性の変化が
生じる場合がある。
とはならないため、その電位の変化による特性の変化が
生じる場合がある。
【００７２】かかる場合、図１２に示すように、ＩＣチ
ップ８の表面にフレーム１を取り付けるのではなく、Ｉ
Ｃチップ８の裏面にフレーム１を取り付ける。この時、
フレーム１の一部が基板１０上に接地されているものと
する。なお、ＩＣチップ８の裏面にフレーム１を取り付
ける際には、導電性のもの例えば、銀ペースト等で取り
付けるものとする。
ップ８の表面にフレーム１を取り付けるのではなく、Ｉ
Ｃチップ８の裏面にフレーム１を取り付ける。この時、
フレーム１の一部が基板１０上に接地されているものと
する。なお、ＩＣチップ８の裏面にフレーム１を取り付
ける際には、導電性のもの例えば、銀ペースト等で取り
付けるものとする。
【００７３】本実施例によれば、フレーム１をＩＣチッ
プの裏面に取り付け、基板１０上に接地することによ
り、裏面電位を一定（０電位）にすることができるた
め、電位の変化による特性の変化を防ぐこともできる。
プの裏面に取り付け、基板１０上に接地することによ
り、裏面電位を一定（０電位）にすることができるた
め、電位の変化による特性の変化を防ぐこともできる。
【図１】基板上にＩＣチップを取り付けた際の第一の実
施例を表す全体構成図。
施例を表す全体構成図。
【図２】第一の実施例を表すフレームの図であり、
（ａ）上面図（ｂ）側面図である。
（ａ）上面図（ｂ）側面図である。
【図３】第一の実施例を表す枠部の一部の拡大図であ
り、（ａ）中央で折れ曲がっている形状の枠部を表す図
（ｂ）枠部が突出した形状となるように接着材を取り付
けた図である。
り、（ａ）中央で折れ曲がっている形状の枠部を表す図
（ｂ）枠部が突出した形状となるように接着材を取り付
けた図である。
【図４】第一の実施例を表すフレームにＩＣチップを取
り付けた図であり、（ａ）上面図（ｂ）側面図である。
り付けた図であり、（ａ）上面図（ｂ）側面図である。
【図５】第一の実施例を表すＡｕランドにより圧着実装
する工程を示した図である。
する工程を示した図である。
【図６】第二の実施例を表すはんだランドにより圧着実
装する工程を示した図である。
装する工程を示した図である。
【図７】第三の実施例を表す径の小さい枠部を内側に取
り付けた図である。
り付けた図である。
【図８】第三の実施例を表す枠部の一部をカットした図
である。
である。
【図９】第四の実施例を表す実装品にオーバーコート、
アンダーフィルを行った図である。
アンダーフィルを行った図である。
【図１０】第五の実施例を表すＩＣチップにＳＭＤ部品
等を重ねて実装した図である。
等を重ねて実装した図である。
【図１１】第六の実施例を表すリードを箱型形状にして
その底面にチップを取り付けた図である。
その底面にチップを取り付けた図である。
【図１２】第七の実施例を表すＩＣチップの裏面にフレ
ームを取り付けた図である。
ームを取り付けた図である。
【図１３】従来のビルドアップ基板を用いた電極の再配
列を表す図である。
列を表す図である。
１…フレーム ２…枠部 ３…チップ搭載部 ４…リー
ド部 ６…Ａｕワイヤ７…Ａｌパッド ８…ＩＣチップ
９…ポリイミド １０…基板 １１…パルスヒータ
１１ａ…パルスヒータ １２…第二の電極 １３…Ａｕ
ランド １４…はんだランド １７…フレーム
ド部 ６…Ａｕワイヤ７…Ａｌパッド ８…ＩＣチップ
９…ポリイミド １０…基板 １１…パルスヒータ
１１ａ…パルスヒータ １２…第二の電極 １３…Ａｕ
ランド １４…はんだランド １７…フレーム
Claims (9)
- 【請求項１】 第一の電極を有するＩＣチップと、 前記ＩＣチップを搭載するチップ搭載部と、枠部と、前
記チップ搭載部から前記枠部に延びるリード部とを有す
るフレームと、 前記第一の電極にその一端が接続され、その他端が前記
枠部に固定された状態にて、基板上の第二の電極に接続
されているワイヤとを有することを特徴とするフリップ
チップ。 - 【請求項２】 前記枠部には少なくとも前記ワイヤを固
定する部分に接着材が取り付けられていることを特徴と
する請求項１に記載のフリップチップ。 - 【請求項３】 前記接着材は、絶縁物質から成ることを
特徴とする請求項２に記載のフリップチップ。 - 【請求項４】 前記接着材は、前記枠部に少なくとも前
記ワイヤを固定する部分が突起した形状となるように取
り付けられることを特徴とする請求項２又は３に記載の
フリップチップ。 - 【請求項５】 前記枠部は、前記枠部の中央で折れ曲が
った形状を有することを特徴とする請求項１乃至４の何
れかに記載のフリップチップ。 - 【請求項６】 前記フレームは、径が小さな別の枠部を
さらに前記枠部の内側に有することを特徴とする請求項
１乃至５の何れかに記載のフリップチップ。 - 【請求項７】 前記フレームは、箱型形状であり、その
底面に前記ＩＣチップが取り付けられていることを特徴
とする請求項１乃至６の何れかに記載のフリップチッ
プ。 - 【請求項８】 チップ搭載部と、枠部と、前記チップ搭
載部から前記枠部に延びるリード部とを有するフレーム
を用意する工程と、 前記フレームのチップ搭載部にＩＣチップを取り付ける
工程と、 前記ＩＣチップ上の第一の電極にワイヤの一端を取り付
けるとともに、前記ワイヤの他端を前記枠部に固定する
工程と、 基板上に形成された第二の電極に、前記枠部に取り付け
られた前記ワイヤの他端を取り付ける工程とを備えるこ
とを特徴とするフリップチップの取り付け方法。 - 【請求項９】 前記第一の電極に取り付けられた前記ワ
イヤの他端を前記フレームの枠部に取り付ける工程は、
接着材により取り付けることを特徴とする請求項８に記
載のフリップチップの取り付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32827299A JP3982124B2 (ja) | 1999-11-18 | 1999-11-18 | フリップチップ及びフリップチップの取り付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32827299A JP3982124B2 (ja) | 1999-11-18 | 1999-11-18 | フリップチップ及びフリップチップの取り付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001148400A true JP2001148400A (ja) | 2001-05-29 |
| JP3982124B2 JP3982124B2 (ja) | 2007-09-26 |
Family
ID=18208379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32827299A Expired - Fee Related JP3982124B2 (ja) | 1999-11-18 | 1999-11-18 | フリップチップ及びフリップチップの取り付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3982124B2 (ja) |
-
1999
- 1999-11-18 JP JP32827299A patent/JP3982124B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3982124B2 (ja) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297582B2 (en) | BVA interposer | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP4790157B2 (ja) | 半導体装置 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6489181B2 (en) | Method of manufacturing a semiconductor device | |
| TWI280641B (en) | Chip structure | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JP2001156246A (ja) | 集積回路チップの実装構造および実装方法 | |
| JP2006310530A (ja) | 回路装置およびその製造方法 | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| US20070235871A1 (en) | High frequency IC package and method for fabricating the same | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| US6323552B1 (en) | Semiconductor device having bumps | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP3982124B2 (ja) | フリップチップ及びフリップチップの取り付け方法 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH10112472A (ja) | 半導体装置及びその製造方法 | |
| JPH10233401A (ja) | 半導体装置 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JP3182138B2 (ja) | チップ実装モジュール | |
| JP4175339B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20060627 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |