JP3182138B2 - チップ実装モジュール - Google Patents
チップ実装モジュールInfo
- Publication number
- JP3182138B2 JP3182138B2 JP22793799A JP22793799A JP3182138B2 JP 3182138 B2 JP3182138 B2 JP 3182138B2 JP 22793799 A JP22793799 A JP 22793799A JP 22793799 A JP22793799 A JP 22793799A JP 3182138 B2 JP3182138 B2 JP 3182138B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- opening
- bump
- chip mounting
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、多層プリント基板
を使用したバンプ接続方式のチップ実装モジュールに関
し、特にチップの埋め込み実装を可能にしたチップ実装
モジュールに関する。本発明はまた、埋め込み実装され
たチップからの熱を効率良く放熱する構造を有したチッ
プ実装モジュールに関する。
を使用したバンプ接続方式のチップ実装モジュールに関
し、特にチップの埋め込み実装を可能にしたチップ実装
モジュールに関する。本発明はまた、埋め込み実装され
たチップからの熱を効率良く放熱する構造を有したチッ
プ実装モジュールに関する。
【０００２】
【従来の技術】従来、フレキシブル・プリント基板（Ｆ
ＰＣ）上にＬＳＩ部品を実装する場合は、図２の断面図
に示すように、ＩＣベアチップ１０を電極１１を上に向
けてＦＰＣ基板２０上に搭載し、チップ電極１１とＦＰ
Ｃ基板電極２１との間をＡｕ線３０でワイヤボンディン
グしてから全体を樹脂３１で封止するＣＯＢ（チップ・
オン・ボード）方式が主流であった。
ＰＣ）上にＬＳＩ部品を実装する場合は、図２の断面図
に示すように、ＩＣベアチップ１０を電極１１を上に向
けてＦＰＣ基板２０上に搭載し、チップ電極１１とＦＰ
Ｃ基板電極２１との間をＡｕ線３０でワイヤボンディン
グしてから全体を樹脂３１で封止するＣＯＢ（チップ・
オン・ボード）方式が主流であった。
【０００３】一方、最近では、回路の高密度化に伴い、
ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ
・サイズド・パッケージ）、フリップチップなど、チッ
プ下面に電極を配置したバンプ接続方式が採用されるよ
うになってきた。図３はこの一例を示す断面図である。
ベアチップ１０は下面に電極１１を向けて配置され、Ｆ
ＰＣ基板２０の電極２１との間にボール等のバンプ３２
を介在させて接続される。
ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ
・サイズド・パッケージ）、フリップチップなど、チッ
プ下面に電極を配置したバンプ接続方式が採用されるよ
うになってきた。図３はこの一例を示す断面図である。
ベアチップ１０は下面に電極１１を向けて配置され、Ｆ
ＰＣ基板２０の電極２１との間にボール等のバンプ３２
を介在させて接続される。
【０００４】
【発明が解決しようとする課題】フリップチップ実装工
法では、ＩＣ電極１１のピッチと同ピッチで基板電極２
１を対向させる必要があるため、微細パターンの形成は
不可避の課題となる。ところが、ＦＰＣ基板２０に両面
（２層）タイプを使用し、表面（上層）回路パターンに
チップを実装する場合、裏面（下層）回路パターンの凹
凸の影響が表面回路にも影響する。そこで、チップ実装
部の下側に位置する裏面回路部分を、ベタパターンのラ
ンドにすることが一般的であり、その部分が回路パター
ン引き回しの支障になる。
法では、ＩＣ電極１１のピッチと同ピッチで基板電極２
１を対向させる必要があるため、微細パターンの形成は
不可避の課題となる。ところが、ＦＰＣ基板２０に両面
（２層）タイプを使用し、表面（上層）回路パターンに
チップを実装する場合、裏面（下層）回路パターンの凹
凸の影響が表面回路にも影響する。そこで、チップ実装
部の下側に位置する裏面回路部分を、ベタパターンのラ
ンドにすることが一般的であり、その部分が回路パター
ン引き回しの支障になる。
【０００５】また、チップ実装部におけるチップと回路
パターンとの接続部分の周囲には電極間の短絡を防止す
るためのレジストを使用するが、微細パターンであるた
めにレジスト材料の選定、塗布方法の検討を含めて、製
造プロセスに困難な問題を生じさせる。
パターンとの接続部分の周囲には電極間の短絡を防止す
るためのレジストを使用するが、微細パターンであるた
めにレジスト材料の選定、塗布方法の検討を含めて、製
造プロセスに困難な問題を生じさせる。
【０００６】更に、フリップチップ実装では、ＩＣチッ
プ１０の背面が上向きになって断熱性の高い空気中に露
出するため、放熱特性上は不利である。このため従来
は、ＩＣチップ１０の背面上に放熱フィン等の放熱部品
を熱伝導性接着剤で接着して放熱性を改善している。し
かしながら、チップ１０の上側から放熱部品を接着する
工法は、放熱部品の重量によってチップ自体およびその
下面の実装部に機械的応力が加わるため、実装部の変
形、破壊の原因となる。
プ１０の背面が上向きになって断熱性の高い空気中に露
出するため、放熱特性上は不利である。このため従来
は、ＩＣチップ１０の背面上に放熱フィン等の放熱部品
を熱伝導性接着剤で接着して放熱性を改善している。し
かしながら、チップ１０の上側から放熱部品を接着する
工法は、放熱部品の重量によってチップ自体およびその
下面の実装部に機械的応力が加わるため、実装部の変
形、破壊の原因となる。
【０００７】本発明の１つの目的は、全体を薄型化可能
なバンプ接続方式のチップ実装モジュールを提供するこ
とにある。本発明の他の目的は、チップ実装部にレジス
トを必要としないバンプ接続方式のチップ実装モジュー
ルを提供することにある。本発明の更に他の目的は、実
装されたチップの発熱を効率良く放熱できるバンプ接続
方式のチップ実装モジュールを提供することにある。
なバンプ接続方式のチップ実装モジュールを提供するこ
とにある。本発明の他の目的は、チップ実装部にレジス
トを必要としないバンプ接続方式のチップ実装モジュー
ルを提供することにある。本発明の更に他の目的は、実
装されたチップの発熱を効率良く放熱できるバンプ接続
方式のチップ実装モジュールを提供することにある。
【０００８】
【課題を解決するための手段】本発明のチップ実装モジ
ュールは、層間絶縁層を介在させた少なくとも上層導電
層と下層導電層を有し、チップ実装部が形成された多層
構造のプリント基板と、前記プリント基板のチップ実装
部にバンプ接続方式により実装されるバンプ部が形成さ
れたチップと、前記プリント基板上に配置された平板状
の放熱板とを備えたチップ実装モジュールであって、前
記チップ実装部は、前記上層導電層に前記チップと適合
するチップ開口部を形成すると共に、このチップ開口部
から露出する前記層間絶縁層に前記チップのバンプ部に
適合するバンプ開口部を形成して、このバンプ開口部か
ら前記下層導電層を露出させることにより形成され、前
記チップをその上面が前記上層導電層よりも上に突出す
るように前記チップ開口部に埋め込んで実装するもので
あり、前記放熱板は、前記チップ実装部のチップ開口部
とほぼ等しい開口部を有し、且つその上面が前記チップ
実装部に実装された前記チップの上面より僅かに高くな
るように設定された厚みを有するものであり、前記放熱
板の開口部内壁と前記チップの側面との間には熱伝導性
接着剤が充填されていることを特徴とする。
ュールは、層間絶縁層を介在させた少なくとも上層導電
層と下層導電層を有し、チップ実装部が形成された多層
構造のプリント基板と、前記プリント基板のチップ実装
部にバンプ接続方式により実装されるバンプ部が形成さ
れたチップと、前記プリント基板上に配置された平板状
の放熱板とを備えたチップ実装モジュールであって、前
記チップ実装部は、前記上層導電層に前記チップと適合
するチップ開口部を形成すると共に、このチップ開口部
から露出する前記層間絶縁層に前記チップのバンプ部に
適合するバンプ開口部を形成して、このバンプ開口部か
ら前記下層導電層を露出させることにより形成され、前
記チップをその上面が前記上層導電層よりも上に突出す
るように前記チップ開口部に埋め込んで実装するもので
あり、前記放熱板は、前記チップ実装部のチップ開口部
とほぼ等しい開口部を有し、且つその上面が前記チップ
実装部に実装された前記チップの上面より僅かに高くな
るように設定された厚みを有するものであり、前記放熱
板の開口部内壁と前記チップの側面との間には熱伝導性
接着剤が充填されていることを特徴とする。
【０００９】好ましい実施の形態では、前記ベアチップ
の下部空間に充填される封止材を更に備える。また、前
記バンプ開口部によって露出した前記下層導電層の表面
は、前記チップを実装するランドとして機能するための
表面処理が施されていることが望ましい。
の下部空間に充填される封止材を更に備える。また、前
記バンプ開口部によって露出した前記下層導電層の表面
は、前記チップを実装するランドとして機能するための
表面処理が施されていることが望ましい。
【００１０】
【００１１】本発明のチップ実装モジュールによれば、
プリント基板の一部が層間絶縁層まで除去されてチップ
開口部を形成し、層間絶縁層の一部が更に除去されてバ
ンプ開口部を形成することにより、チップ実装部が形成
されているので、チップのバンプ部は、下層導電層と接
続されることになる。これにより、上層導電層と接続さ
れた従来例のように、下層導電層の凹凸がチップとの接
続部に影響を与えることがなく、下層導電層をベタパタ
ーンにする必要もなくなるうえ、チップが基板内に埋め
込まれることにより、薄型化が達成される。また、本発
明によれば、層間絶縁層が電極間の短絡を防止するレジ
ストとして機能するので、従来のようなレジストを形成
する必要が無く、これにより製造プロセスが簡単にな
る。
プリント基板の一部が層間絶縁層まで除去されてチップ
開口部を形成し、層間絶縁層の一部が更に除去されてバ
ンプ開口部を形成することにより、チップ実装部が形成
されているので、チップのバンプ部は、下層導電層と接
続されることになる。これにより、上層導電層と接続さ
れた従来例のように、下層導電層の凹凸がチップとの接
続部に影響を与えることがなく、下層導電層をベタパタ
ーンにする必要もなくなるうえ、チップが基板内に埋め
込まれることにより、薄型化が達成される。また、本発
明によれば、層間絶縁層が電極間の短絡を防止するレジ
ストとして機能するので、従来のようなレジストを形成
する必要が無く、これにより製造プロセスが簡単にな
る。
【００１２】
【発明の実施の形態】以下、図面に示した実施形態を参
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態を示す断面図である。この実施形態のチップ実
装モジュールでは、上層導電パターン層５１と下層導電
パターン層５２を有した両面（２層）ＦＰＣ基板５０を
使用している。両面ＦＰＣ５０は、上層導電層５１と下
層導電層５２の間に層間絶縁層５３を介在させ、更に下
層導電層５２の下にも裏面絶縁層５４を設けて一体化し
たものである。絶縁層５３，５４の素材は、ポリイミド
等の樹脂である。
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態を示す断面図である。この実施形態のチップ実
装モジュールでは、上層導電パターン層５１と下層導電
パターン層５２を有した両面（２層）ＦＰＣ基板５０を
使用している。両面ＦＰＣ５０は、上層導電層５１と下
層導電層５２の間に層間絶縁層５３を介在させ、更に下
層導電層５２の下にも裏面絶縁層５４を設けて一体化し
たものである。絶縁層５３，５４の素材は、ポリイミド
等の樹脂である。
【００１３】この両面ＦＰＣ基板５０の上層導電層５１
の一部をエッチングして、実装されるチップ１０の外径
に適合するチップ開口部５１Ａを形成する。次いで、そ
の下の層間絶縁層５３に、チップ１０のバンプ３２に適
合するように、レーザ加工でバンプ開口部５３Ａを形成
し、下層導電層５２の一部を露出することで、バンプ接
続方式のチップ実装部２３を形成する。バンプ開口部５
３Ａによって下層導電層５２の一部露出した部分の表面
は、バンプ接続用のランドとなるように、メッキ等の表
面処理が施されている。そしてバンプ開口部５３Ａの周
囲の層間絶縁層５３，５３Ｂ、即ち開口されなかった部
分が均一な厚みを持ったレジストとして機能する。
の一部をエッチングして、実装されるチップ１０の外径
に適合するチップ開口部５１Ａを形成する。次いで、そ
の下の層間絶縁層５３に、チップ１０のバンプ３２に適
合するように、レーザ加工でバンプ開口部５３Ａを形成
し、下層導電層５２の一部を露出することで、バンプ接
続方式のチップ実装部２３を形成する。バンプ開口部５
３Ａによって下層導電層５２の一部露出した部分の表面
は、バンプ接続用のランドとなるように、メッキ等の表
面処理が施されている。そしてバンプ開口部５３Ａの周
囲の層間絶縁層５３，５３Ｂ、即ち開口されなかった部
分が均一な厚みを持ったレジストとして機能する。
【００１４】チップ実装部２３にはベアチップ１０がバ
ンプ３２を介して接続される。ベアチップ１０は、代表
的にはフリップチップである。ベアチップ１０の下部空
間は、封止材６０、例えばエポキシ樹脂が充填され、耐
環境性が改善される。ベアチップ１０の下部空間には層
間絶縁層５３Ｂが残っているので、この層間絶縁層５３
Ｂにより封止材６０の充填量を少なくすることができ
る。また、チップ開口部５１Ａにパスコン等のＳＭＴ
（面実装部品）を搭載可能である。
ンプ３２を介して接続される。ベアチップ１０は、代表
的にはフリップチップである。ベアチップ１０の下部空
間は、封止材６０、例えばエポキシ樹脂が充填され、耐
環境性が改善される。ベアチップ１０の下部空間には層
間絶縁層５３Ｂが残っているので、この層間絶縁層５３
Ｂにより封止材６０の充填量を少なくすることができ
る。また、チップ開口部５１Ａにパスコン等のＳＭＴ
（面実装部品）を搭載可能である。
【００１５】ＦＰＣ基板５０の上側には、ボンディング
シート７０を介して平板状の放熱板８０が配置される。
放熱板８０は、例えばＡｌ素材で、チップ実装部２３に
合わせた開口部８１を有する。この放熱板開口部８１の
内壁とチップ１０の側面との間にはシリコーン等の熱伝
導性接着剤９０が充填される。この放熱構造は、チップ
１０の発熱を接着剤９０を介して放熱板８０に伝達して
放熱する。従って、チップ１０の上には応力を加える放
熱部品は存在しないので、ベアチップ１０及びチップ実
装部２３が変形または破壊されることがない。また、封
止材６０がＩＣ実装自体の信頼性を確保しているので、
接着剤９０は熱伝導性にのみ着目して選択できる。
シート７０を介して平板状の放熱板８０が配置される。
放熱板８０は、例えばＡｌ素材で、チップ実装部２３に
合わせた開口部８１を有する。この放熱板開口部８１の
内壁とチップ１０の側面との間にはシリコーン等の熱伝
導性接着剤９０が充填される。この放熱構造は、チップ
１０の発熱を接着剤９０を介して放熱板８０に伝達して
放熱する。従って、チップ１０の上には応力を加える放
熱部品は存在しないので、ベアチップ１０及びチップ実
装部２３が変形または破壊されることがない。また、封
止材６０がＩＣ実装自体の信頼性を確保しているので、
接着剤９０は熱伝導性にのみ着目して選択できる。
【００１６】放熱板８０の表面は、チップ１０の上向き
の面（チップ背面）より僅かに高くなるように設定され
ている。従って、チップ１０はチップ実装部２３内に完
全に埋設された形になり、全体を薄型化できる。必要で
あれば追加的に放熱フィンのような２次放熱部品を使用
することができる。この２次放熱部品は放熱板８０の上
に良好な密着性をもって搭載できる。２次放熱部品はチ
ップ実装部２３から横方向にずれた位置に搭載されるの
で、チップ１０およびチップ実装部２３に応力を加える
ことがない。
の面（チップ背面）より僅かに高くなるように設定され
ている。従って、チップ１０はチップ実装部２３内に完
全に埋設された形になり、全体を薄型化できる。必要で
あれば追加的に放熱フィンのような２次放熱部品を使用
することができる。この２次放熱部品は放熱板８０の上
に良好な密着性をもって搭載できる。２次放熱部品はチ
ップ実装部２３から横方向にずれた位置に搭載されるの
で、チップ１０およびチップ実装部２３に応力を加える
ことがない。
【００１７】チップ実装部に適用されうるバンプ接続方
式は、フリップチップ型だけでなくボールグリッドアレ
イ型またはチップサイズパッケージ型でもよい。本発明
のチップ実装モジュールは、小型化、薄型化が要求され
る電子機器、例えばＰＤＰ（プラズマ・ディスプレイ・
パネル）に適用することができる。この他にも、高電
圧、高密度なバンプ実装品（フリップチップ実装品）に
適用可能である。また、使用する多層プリント基板は、
ＦＰＣに限らず、ＲＰＣ（リジット・プリント基板）で
もよい。
式は、フリップチップ型だけでなくボールグリッドアレ
イ型またはチップサイズパッケージ型でもよい。本発明
のチップ実装モジュールは、小型化、薄型化が要求され
る電子機器、例えばＰＤＰ（プラズマ・ディスプレイ・
パネル）に適用することができる。この他にも、高電
圧、高密度なバンプ実装品（フリップチップ実装品）に
適用可能である。また、使用する多層プリント基板は、
ＦＰＣに限らず、ＲＰＣ（リジット・プリント基板）で
もよい。
【００１８】
【発明の効果】以上述べた本発明のチップ実装モジュー
ルによると、次の利点がある。 （１）チップが基板内部に埋め込まれるため、モジュー
ル全体が軽量化、小型化（特に薄型化）される。 （２）微細パターンに対応するレジスト層を形成する必
要がないため、製造プロセスが簡単になる。 （３）チップおよびチップ実装部上に放熱部品を配置す
ることなく、放熱できる。 （４）放熱板の表面をＩＣチップの上向きの面より僅か
に高くすることによって、２次放熱板が取り付け易くな
る。
ルによると、次の利点がある。 （１）チップが基板内部に埋め込まれるため、モジュー
ル全体が軽量化、小型化（特に薄型化）される。 （２）微細パターンに対応するレジスト層を形成する必
要がないため、製造プロセスが簡単になる。 （３）チップおよびチップ実装部上に放熱部品を配置す
ることなく、放熱できる。 （４）放熱板の表面をＩＣチップの上向きの面より僅か
に高くすることによって、２次放熱板が取り付け易くな
る。
【図１】 本発明の一実施形態を示す断面図である。
【図２】 従来のＣＯＢ方式のチップ実装を示す断面図
である。
である。
【図３】 従来のバンプ接続方式のチップ実装を示す断
面図である。
面図である。
１０…ベアチップ、２３…チップ実装部、３２…バン
プ、５０…両面ＦＰＣ、５１…上層（表面）導電層、５
１Ａ…チップ開口部、５２…下層（裏面）導電層、５
３，５３Ｂ…層間絶縁層、５３Ａ…バンプ開口部、５４
…裏面絶縁層、６０…封止材、７０…ボンディングシー
ト、８０…放熱板、８１・・開口、９０…熱伝導性接着
剤。
プ、５０…両面ＦＰＣ、５１…上層（表面）導電層、５
１Ａ…チップ開口部、５２…下層（裏面）導電層、５
３，５３Ｂ…層間絶縁層、５３Ａ…バンプ開口部、５４
…裏面絶縁層、６０…封止材、７０…ボンディングシー
ト、８０…放熱板、８１・・開口、９０…熱伝導性接着
剤。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−24740（ＪＰ，Ａ) 特開 平６−140466（ＪＰ，Ａ) 特開 昭64−19737（ＪＰ，Ａ) 特開 平２−73654（ＪＰ，Ａ) 特開 昭60−94746（ＪＰ，Ａ) 実開 平３−81643（ＪＰ，Ｕ) 特許2865072（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 1/18 H01L 21/60 311 H05K 1/02
Claims (3)
- 【請求項１】 層間絶縁層を介在させた少なくとも上層
導電層と下層導電層を有し、チップ実装部が形成された
多層構造のプリント基板と、 前記プリント基板のチップ実装部にバンプ接続方式によ
り実装されるバンプ部が形成されたチップと、 前記プリント基板上に配置された平板状の放熱板と を備
えたチップ実装モジュールであって、 前記チップ実装部は、前記上層導電層に前記チップと適
合するチップ開口部を形成すると共に、このチップ開口
部から露出する前記層間絶縁層に前記チップのバンプ部
に適合するバンプ開口部を形成して、このバンプ開口部
から前記下層導電層を露出させることにより形成され、
前記チップをその上面が前記上層導電層よりも上に突出
するように前記チップ開口部に埋め込んで実装するもの
であり、 前記放熱板は、前記チップ実装部のチップ開口部とほぼ
等しい開口部を有し、且つその上面が前記チップ実装部
に実装された前記チップの上面より僅かに高くなるよう
に設定された厚みを有するものであり、 前記放熱板の開口部内壁と前記チップの側面との間には
熱伝導性接着剤が充填されている ことを特徴とするチッ
プ実装モジュール。 - 【請求項２】 前記チップの下部空間に充填される封止
材を更に備えたことを特徴とする請求項１記載のチップ
実装モジュール。 - 【請求項３】 前記バンプ開口部によって露出した前記
下層導電層の表面は、前記チップを実装するランドとし
て機能するための表面処理が施されていることを特徴と
する請求項１記載のチップ実装モジュール。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22793799A JP3182138B2 (ja) | 1999-08-11 | 1999-08-11 | チップ実装モジュール |
| TW089115363A TW561799B (en) | 1999-08-11 | 2000-08-01 | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| EP00402237A EP1076361B1 (en) | 1999-08-11 | 2000-08-07 | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| US09/635,338 US6442043B1 (en) | 1999-08-11 | 2000-08-09 | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| KR1020000046431A KR100768998B1 (ko) | 1999-08-11 | 2000-08-10 | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22793799A JP3182138B2 (ja) | 1999-08-11 | 1999-08-11 | チップ実装モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053412A JP2001053412A (ja) | 2001-02-23 |
| JP3182138B2 true JP3182138B2 (ja) | 2001-07-03 |
Family
ID=16868631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22793799A Expired - Fee Related JP3182138B2 (ja) | 1999-08-11 | 1999-08-11 | チップ実装モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182138B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123617A (ja) * | 2005-10-28 | 2007-05-17 | Toshiba Corp | プリント配線板、プリント配線板を内蔵する電子機器、及びプリント配線板の製造方法 |
| JP4882562B2 (ja) * | 2006-07-13 | 2012-02-22 | パナソニック株式会社 | 熱伝導基板とその製造方法及び電源ユニット及び電子機器 |
| JP2013051432A (ja) * | 2012-10-25 | 2013-03-14 | Toshiba Corp | 電子機器、電子部品、および基板アセンブリの製造方法 |
-
1999
- 1999-08-11 JP JP22793799A patent/JP3182138B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053412A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7968799B2 (en) | Interposer, electrical package, and contact structure and fabricating method thereof | |
| JP3973340B2 (ja) | 半導体装置、配線基板、及び、それらの製造方法 | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
| JP2008270810A (ja) | ヒートシンクおよびアースシールドの機能を向上させるための半導体デバイスパッケージ | |
| JP2003124435A (ja) | 高周波半導体装置 | |
| JPH0917919A (ja) | 半導体装置 | |
| US6507095B1 (en) | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
| US8058723B2 (en) | Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof | |
| KR100768998B1 (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
| US6815830B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
| JPH10313071A (ja) | 電子部品及び配線基板装置 | |
| JP3182138B2 (ja) | チップ実装モジュール | |
| JP2003007937A (ja) | 電子部品実装モジュール及びその製造方法 | |
| JP2003282778A (ja) | 半導体装置及びプリント配線基板 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP2008166711A (ja) | 半導体装置およびその製造方法並びに半導体装置の実装構造 | |
| JP2004111753A (ja) | プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法 | |
| JPH08191128A (ja) | 電子装置 | |
| KR100216063B1 (ko) | 메탈 볼 그리드 어레이 패키지 | |
| JP2904754B2 (ja) | 電子部品の実装用配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |