JP2009290125A - コア基板およびプリント配線板 - Google Patents

コア基板およびプリント配線板 Download PDF

Info

Publication number
JP2009290125A
JP2009290125A JP2008143450A JP2008143450A JP2009290125A JP 2009290125 A JP2009290125 A JP 2009290125A JP 2008143450 A JP2008143450 A JP 2008143450A JP 2008143450 A JP2008143450 A JP 2008143450A JP 2009290125 A JP2009290125 A JP 2009290125A
Authority
JP
Japan
Prior art keywords
hole
core layer
layer
core
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008143450A
Other languages
English (en)
Other versions
JP5217639B2 (ja
Inventor
Hideaki Yoshimura
英明 吉村
Kenji Iida
憲司 飯田
Tomoyuki Abe
知行 阿部
Yasutomo Maehara
靖友 前原
Takashi Nakagawa
隆 中川
Shin Hirano
伸 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008143450A priority Critical patent/JP5217639B2/ja
Priority to TW098104961A priority patent/TWI405505B/zh
Priority to US12/390,010 priority patent/US8119925B2/en
Priority to CN2009101269635A priority patent/CN101593750B/zh
Priority to KR1020090020281A priority patent/KR101164301B1/ko
Publication of JP2009290125A publication Critical patent/JP2009290125A/ja
Application granted granted Critical
Publication of JP5217639B2 publication Critical patent/JP5217639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】応力の発生を抑制することができるコア基板およびプリント配線板を提供する。
【解決手段】コア基板12では、コア層13は、炭素繊維に樹脂を含浸して形成される。例えばコア層13の温度上昇時に樹脂はコア層13の厚み方向に熱膨張する。コア層13は1対の絶縁層22、23で挟み込まれる。絶縁層22、23にはガラス繊維が含まれることから、絶縁層22、23は比較的に高い強度を有する。その結果、絶縁層22、23は厚み方向にコア層13の熱膨張を抑制する。コア基板12内で熱応力の発生は抑制される。その一方で、絶縁層を備えないプリント配線板では、その厚み方向にコア層の熱膨張は抑制されない。大きな熱応力が発生してしまう。
【選択図】図1

Description

本発明は、炭素繊維を含有するコア基板を備えるプリント配線板に関する。
プローブカードといったプリント配線板は広く知られる。プローブカードは例えば半導体ウエハやLSI(大規模集積回路)チップパッケージの試験に用いられる。プローブカード上には半導体ウエハやLSIチップパッケージが配置される。このとき、バーンイン試験といった高温動作試験やスクリーニングといった低温動作試験が実施される。プローブカードには、高温動作試験や低温動作試験ごとの温度範囲で温度の昇降すなわち温度サイクルといった熱ストレスが加えられる。
例えばLSIチップはシリコン基板を備える。シリコンの熱膨張率は低いことから、LSIチップの熱膨張率は低く抑えられる。その一方で、プローブカードのコア基板は、例えば炭素繊維クロスに樹脂を含浸して形成される。炭素繊維クロスの働きでコア基板の熱膨張率は低減される。こうしてプローブカードの熱膨張率はLSIチップの熱膨張率に合わせ込まれる。その結果、例えばプローブカードの導電パッドおよびLSIチップの電極ピンの位置ずれは回避される。
プローブカードのコア基板には下穴用貫通孔が形成される。下穴用貫通孔の内壁面には円筒形の大径ビアが形成される。大径ビア内には樹脂製の下穴用充填材が充填される。下穴用充填材には貫通孔が形成される。貫通孔の内壁面には円筒形の小径ビアが形成される。小径ビア内には充填材が充填される。充填材の働きで小径ビアおよび大径ビアは相互に電気的に絶縁される。充填材は例えばエポキシ樹脂から形成される。
特開2004−31730号公報 特開2004−31731号公報 特開2004−289006号公報
コア基板の炭素繊維クロスは例えば織布や不織布から形成される。炭素繊維クロスはコア基板の表面や裏面に沿って延びる。したがって、例えば温度サイクル試験の実施時、コア基板の面内方向に樹脂の熱膨張が著しく規制される。その結果、樹脂はコア基板の厚み方向に熱膨張しやすい。こうした熱膨張に基づきプローブカード内でいわゆるクラックが生じてしまう。クラックは導電パターンの断線を招いてしまう。
本発明は、上記実状に鑑みてなされたもので、応力の発生を抑制することができるコア基板およびプリント配線板を提供することを目的とする。
上記目的を達成するために、コア基板は、炭素繊維に樹脂を含浸して形成されるコア層と、前記コア層に形成されて、表面から裏面まで前記コア層を貫通する下穴用貫通孔と、前記下穴用貫通孔内に充填される円筒形の充填材と、ガラス繊維に樹脂を含浸して形成され、表面および裏面から前記コア層を挟み込む1対の絶縁層と、前記充填材に形成されて、一方の前記絶縁層から他方の前記絶縁層まで前記下穴用貫通孔の中心軸に沿って前記コア層を貫通する貫通孔と、前記貫通孔の内壁面に沿って円筒形に形成される導電性のビアとを備えることを特徴とする。
こうしたコア基板では、コア層は、炭素繊維に樹脂を含浸して形成される。例えばコア層の温度上昇時に樹脂はコア層の厚み方向に熱膨張する。コア層は1対の絶縁層で挟み込まれる。絶縁層にはガラス繊維が含まれることから、絶縁層は比較的に高い強度を有する。その結果、絶縁層は厚み方向にコア層の熱膨張を抑制する。コア基板内で熱応力の発生は抑制される。その一方で、絶縁層を備えないプリント配線板では、その厚み方向にコア層の熱膨張は抑制されない。大きな熱応力が発生してしまう。
プリント配線板は、炭素繊維に樹脂を含浸して形成されるコア層と、前記コア層に形成されて、表面から裏面まで前記コア層を貫通する下穴用貫通孔と、前記下穴用貫通孔内に充填される円筒形の充填材と、ガラス繊維に樹脂を含浸して形成され、表面および裏面から前記コア層を挟み込む1対の絶縁層と、前記充填材に形成されて、一方の前記絶縁層から他方の前記絶縁層まで前記下穴用貫通孔の中心軸に沿って前記コア層を貫通する貫通孔と、前記貫通孔の内壁面に沿って円筒形に形成される導電性のビアとを備えることを特徴とする。
こうしたプリント配線板では、コア層は、炭素繊維に樹脂を含浸して形成される。例えばコア層の温度上昇時に樹脂はコア層の厚み方向に熱膨張する。コア層は1対の絶縁層で挟み込まれる。絶縁層にはガラス繊維が含まれることから、絶縁層は比較的に高い強度を有する。その結果、絶縁層は厚み方向にコア層の熱膨張を抑制する。コア基板内で熱応力の発生は抑制される。その一方で、絶縁層を備えないプリント配線板では、その厚み方向にコア層の熱膨張は抑制されない。大きな熱応力が発生してしまう。
以上のように、コア基板およびプリント配線板は応力の発生を抑制することができる。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図1は本発明の一具体例に係るプリント配線板11の断面構造を概略的に示す。このプリント配線板11は例えばプローブカードに利用される。プローブカードはプローブ装置といった電子機器に装着される。ただし、プリント配線板11はその他の電子機器で利用されてもよい。
プリント配線板11はコア基板12を備える。コア基板12は平板状のコア層13を備える。コア層13は導電層14を備える。導電層14には炭素繊維クロスが埋め込まれる。炭素繊維クロスはコア層13の表面や裏面に沿って延びる。したがって、導電層14では面内方向に熱膨張が著しく規制される。炭素繊維クロスは導電性を有する。導電層14の形成にあたって炭素繊維クロスは樹脂に含浸される。樹脂には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。炭素繊維クロスは炭素繊維糸の織布および不織布のいずれかから形成される。
コア層13は、導電層14の表面および裏面にそれぞれ積層される1対のコア絶縁層15、16を備える。コア絶縁層15、16は導電層14を挟み込む。コア絶縁層15、16は絶縁性を有する。コア絶縁層15、16にはガラス繊維クロスが埋め込まれる。ガラス繊維クロスはコア層13の表面や裏面に沿って延びる。コア絶縁層15、16の形成にあたってガラス繊維クロスは樹脂に含浸される。樹脂には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。ガラス繊維クロスはガラス繊維糸の織布および不織布のいずれかから形成される。
コア層13には複数の下穴用貫通孔17が形成される。下穴用貫通孔17は表面から裏面にコア層13を貫通する。下穴用貫通孔17は例えば円柱空間を規定する。円柱空間の軸心はコア層13の表面および裏面に直交する。下穴用貫通孔17の働きでコア層13の表面および裏面には円形の開口が区画される。
下穴用貫通孔17内には導電性の大径ビア18が形成される。大径ビア18は下穴用貫通孔17の内壁面に沿って円筒形に形成される。大径ビア18はコア層13の表面および裏面で環状の導電ランド19に接続される。導電ランド19はコア層13の表面や裏面で広がる。大径ビア18や導電ランド19は例えば銅といった導電材料から形成される。
下穴用貫通孔17内で大径ビア18の内側空間は樹脂製の下穴用充填材21で埋められる。下穴用充填材21は大径ビア18の内壁面に沿って円筒形に広がる。下穴用充填材21には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。エポキシ樹脂には例えばセラミックフィラーが埋め込まれる。
コア基板12は、コア層13の表面および裏面にそれぞれ積層される1対の絶縁層22、23を備える。絶縁層22、23はコア層13を挟み込む。絶縁層22、23は下穴用充填材21に覆い被さる。絶縁層22、23は絶縁性を有する。絶縁層22、23にはガラス繊維クロスが埋め込まれる。ガラス繊維クロスはコア層13の表面および裏面に沿って延びる。絶縁層22、23の形成にあたってガラス繊維クロスは樹脂に含浸される。樹脂には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。ガラス繊維クロスはガラス繊維糸の織布および不織布のいずれかから形成される。
コア基板12には複数の貫通孔24が形成される。貫通孔24はコア基板12を貫通する。貫通孔24は下穴用貫通孔17内に配置される。貫通孔24は下穴用貫通孔17を突き抜ける。ここでは、貫通孔24は円柱空間を規定する。貫通孔24は下穴用貫通孔17に同軸に形成される。貫通孔24の働きでコア基板12の表面および裏面には円形の開口が区画される。
貫通孔24内には導電性の小径ビア25が形成される。小径ビア25は貫通孔24の内壁面に沿って円筒形に形成される。下穴用充填材21の働きで大径ビア18および小径ビア25は相互に絶縁される。小径ビア25は例えば銅といった導電材料から形成される。
絶縁層22、23の表面には導電ランド26が形成される。小径ビア25は絶縁層22、23の表面で導電ランド26に接続される。導電ランド26は例えば銅といった導電材料から形成される。導電ランド26、26同士の間で小径ビア25の内側空間は絶縁性樹脂の充填材27で埋められる。充填材27は例えば円柱形に形成される。充填材27には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。エポキシ樹脂には例えばセラミックフィラーが埋め込まれる。
絶縁層22、23の表面にはそれぞれビルドアップ層28、29が形成される。ビルドアップ層28、29はそれぞれ裏面で対応の絶縁層22、23の表面に受け止められる。ビルドアップ層28、29はコア層13および絶縁層22、23を挟み込む。ビルドアップ層28、29は導電ランド26、26に覆い被さる。
ビルドアップ層28、29は複数の絶縁層31および導電パターン32の積層体から形成される。絶縁層31および導電パターン32は交互に積層される。異なる層の導電パターン32同士はビア33で電気的に接続される。絶縁層31は例えばエポキシ樹脂といった熱硬化性樹脂から形成される。導電パターン32やビア33は例えば銅といった導電材料から形成される。
ビルドアップ層28、29の表面には導電パッド34が露出する。導電パッド34は例えば銅といった導電材料から形成される。ビルドアップ層28、29の表面で導電パッド34以外の領域にはオーバーコート層35が積層される。オーバーコート層35には例えばエポキシ樹脂が用いられる。プリント配線板11の裏面で導電パッド34は例えばプローブ装置の電極端子に接続される。プリント配線板11の表面で導電パッド34は例えば半導体ウエハのバンプ電極に搭載される。こうして例えば温度サイクル試験に基づき半導体ウエハの検査が実施される。
以上のようなプリント配線板11では、炭素繊維クロスは導電層14の面内方向に延びることから、例えば温度サイクル試験時に樹脂は導電層14の厚み方向に熱膨張する。導電層14は1対の絶縁層22、23で挟み込まれる。絶縁層22、23にはガラス繊維クロスが含まれることから、絶縁層22、23は比較的に高い強度を有する。その結果、絶縁層22、23は厚み方向に導電層14の熱膨張を抑制する。プリント配線板11内で熱応力の発生は抑制される。例えばビルドアップ層28、29内でクラックの発生は回避される。導電パターン32の断線は回避される。しかも、絶縁層22、23は下穴用充填材21に覆い被さる。絶縁層22、23は導電層14および下穴用充填材21の境界上に広がる。その結果、導電層14および下穴用充填材21の境界に沿ってクラックの発生は著しく抑制される。その一方で、絶縁層22、23を備えないプリント配線板では、その厚み方向に導電層14の熱膨張は抑制されない。例えばビルドアップ層でクラックが発生してしまう。導電パターンは断線する。
次にプリント配線板11の製造方法を説明する。まず、コア基板12が形成される。形成にあたって、図2に示されるように、例えば4枚のプリプレグ41が用意される。各プリプレグ41は炭素繊維クロスを含有する。同時に、例えば1対のプリプレグ42が用意される。各プリプレグ42はガラス繊維クロスを含有する。プリプレグ41の形成にあたって、炭素繊維クロスはエポキシ樹脂ワニスに含浸される。同様に、プリプレグ42の形成にあたって、ガラス繊維クロスはエポキシ樹脂ワニスに含浸される。その後、エポキシ樹脂ワニスは乾燥される。こうしてプリプレグ41、42が形成される。
プリプレグ41は1対のプリプレグ42、42に挟み込まれる。1対のプリプレグ42、42同士は加熱されつつ相互に押し付けられる。押し付けにあたって例えば真空プレスが実施される。加熱のピーク温度や真空プレスの圧力は所定の条件に設定される。プリプレグ41、42ではエポキシ樹脂の溶融に基づき相互に接着される。こうして、図3に示されるように、コア層13が形成される。4枚のプリプレグ41は導電層14を形成する。1対のプリプレグ42は1対のコア絶縁層15、16を形成する。
図4に示されるように、コア層13には所定の位置に下穴用貫通孔17が穿たれる。穿孔にあたって例えばドリルが用いられればよい。下穴用貫通孔17はコア層13の表面から裏面まで貫通する。その後、コア層13には全面にわたって例えば電解めっきや無電解めっきが実施される。その結果、図5に示されるように、コア層13の全面に銅めっき層43が形成される。銅めっき層43は、コア層13の表面および裏面、下穴用貫通孔17の内壁面に沿って所定の厚みで形成される。こうして下穴用貫通孔17内には大径ビア18が形成される。
図6に示されるように、大径ビア18内には樹脂材料44が流し込まれる。樹脂材料44には例えば溶剤タイプのエポキシ樹脂が用いられる。樹脂材料44は加熱される。樹脂材料44は硬化する。大径ビア18から溢れる樹脂材料44は例えばバフ研磨に基づき除去される。続いて、コア層13の表面や裏面に所定のパターンでレジスト膜(図示されず)が形成される。こうしたレジスト膜の外側で銅めっき層43にエッチング処理が施される。エッチング処理後、レジスト膜は除去される。その結果、コア層13の表面や裏面では導電ランド19が形成される。
図7に示されるように、1対のプリプレグ45、45および1対の銅箔46、46が用意される。プリプレグ45は前述のプリプレグ42と同様の構成を有する。プリプレグ45および銅箔46はコア層13の表面および裏面に重ね合わせられる。銅箔46およびプリプレグ45は加熱されつつコア層13の表面および裏面に押し付けられる。押し付けにあたって真空プレスが実施される。加熱のピーク温度および真空プレスの時間は所定の条件に設定される。その結果、図8に示されるように、エポキシ樹脂の溶融に基づきプリプレグ45および銅箔46はコア層13の表面および裏面に接着される。プリプレグ45に基づき絶縁層22、23が形成される。絶縁層22、23はコア層13の表面および裏面で樹脂材料44に覆い被さる。
図9に示されるように、コア層13では下穴用貫通孔17内で樹脂材料44に貫通孔24が穿たれる。貫通孔24は下穴用貫通孔17に同軸に形成されればよい。穿孔にあたって例えばドリルが用いられればよい。貫通孔24はコア層13の表面から裏面まで貫通する。その後、コア層13には全面にわたって例えば電解めっきや無電解めっきが実施される。その結果、図10に示されるように、コア層13の全面に銅めっき層47が形成される。銅めっき膜47は、コア層13の表面および裏面、貫通孔24の内壁面に沿って所定の厚みで形成される。こうして貫通孔24内には小径ビア25が形成される。
小径ビア25内には樹脂材料48が流し込まれる。樹脂材料48には例えば溶剤タイプのエポキシ樹脂が用いられる。樹脂材料は加熱される。樹脂材料48は硬化する。小径ビア25から溢れる樹脂材料48は例えばバフ研磨に基づき除去される。続いて、コア層13には全面にわたって例えば電解めっきや無電解めっきが実施される。その結果、図11に示されるように、コア層13の表面や裏面には銅めっき層49が形成される。銅めっき層49は貫通孔24を塞ぐ。続いて、コア層13の表面や裏面に所定のパターンでレジスト膜(図示されず)が形成される。レジスト膜の外側で銅めっき膜49にエッチング処理が施される。その結果、図12に示されるように、コア層13の表面や裏面では導電ランド26が形成される。こうしてコア基板12が形成される。
次に、コア基板12の表面および裏面にビルドアップ層28、29が形成される。ビルドアップ層28、29は同時に形成される。図13に示されるように、コア基板12の表面および裏面には樹脂シート51が重ね合わせられる。樹脂シート51はコア基板12の表面および裏面に向かって加熱されつつ押し付けられる。押し付けにあたって真空プレスが実施される。加熱のピーク温度および真空プレスの時間は所定の条件に設定される。加熱に基づき樹脂シート51は硬化する。こうして樹脂シート51に基づき絶縁層31が形成される。
絶縁層31の所定の位置に例えばUV−YAGレーザが照射される。その結果、図14に示されるように、絶縁層31には孔52が形成される。孔52内で例えば導電ランド26が露出する。絶縁層31の表面および孔52内に銅めっき層53が形成される。形成にあたって例えば無電解めっきが実施される。銅めっき層53の表面には所定のパターンでレジスト膜(図示されず)が形成される。レジスト膜の外側で銅めっき層53にはエッチング処理が施される。その後、レジスト膜は除去される。その結果、図15に示されるように、絶縁層31の表面には導電パターン32が形成される。孔52内にはビア33が形成される。
その後、絶縁層31の積層から導電パターン32の形成までが繰り返される。最表面には前述の導電パッド34が形成される。最表面の絶縁層31の表面にはオーバーコート層(図示されず)が形成される。オーバーコート層には例えば樹脂材料が用いられればよい。オーバーコート層の形成にあたって例えばスクリーン印刷法やフォトリソグラフィ法が実施されればよい。オーバーコート層の所定の位置には開口が形成される。この開口に基づき前述の導電パッド34が露出する。こうしてコア基板12の表面および裏面にはビルドアップ層28、29が形成される。プリント配線板11は製造される。
本発明の一具体例に係るプリント配線板の断面構造を概略的に示す部分拡大断面図である。 複数枚のプリプレグを相互に重ね合わせる工程を概略的に示す部分拡大断面図である。 複数枚のプリプレグを相互に重ね合わせる工程を概略的に示す部分拡大断面図である。 コア層に下穴用貫通孔を形成する工程を概略的に示す部分拡大断面図である。 コア層に銅めっき膜を形成する工程を概略的に示す部分拡大断面図である。 下穴用貫通孔に樹脂材料を流し込む工程を概略的に示す部分拡大断面図である。 コア層の表面および裏面にプリプレグおよび銅箔を重ね合わせる工程を概略的に示す部分拡大断面図である。 コア層の表面および裏面にプリプレグおよび銅箔を重ね合わせる工程を概略的に示す部分拡大断面図である。 コア層に貫通孔を形成する工程を概略的に示す部分拡大断面図である。 銅めっき膜を形成する工程を概略的に示す部分拡大断面図である。 銅めっき層を形成する工程を概略的に示す部分拡大断面図である。 導電ランドを形成する工程を概略的に示す部分拡大断面図である。 コア基板の表面に絶縁層を形成する工程を概略的に示す部分拡大断面図である。 絶縁層上に銅めっき層を形成する工程を概略的に示す部分拡大断面図である。 絶縁層上に導電パターンを形成する工程を概略的に示す部分拡大断面図である。
符号の説明
11 プリント配線板、12 コア基板、13 コア層、17 下穴用貫通孔、22 絶縁層、23 絶縁層、24 貫通孔、25 ビア(小径ビア)、27 充填材、28 ビルドアップ層、29 ビルドアップ層。

Claims (7)

  1. 炭素繊維に樹脂を含浸して形成されるコア層と、
    前記コア層に形成されて、表面から裏面まで前記コア層を貫通する下穴用貫通孔と、
    前記下穴用貫通孔内に充填される円筒形の充填材と、
    ガラス繊維に樹脂を含浸して形成され、表面および裏面から前記コア層を挟み込む1対の絶縁層と、
    前記充填材に形成されて、一方の前記絶縁層から他方の前記絶縁層まで前記下穴用貫通孔の中心軸に沿って前記コア層を貫通する貫通孔と、
    前記貫通孔の内壁面に沿って円筒形に形成される導電性のビアとを備えることを特徴とするコア基板。
  2. 請求項1に記載のコア基板において、前記絶縁層は前記充填材に覆い被さることを特徴とするコア基板。
  3. 請求項1または2に記載のコア基板において、前記ガラス繊維は織布および不織布のいずれかから形成されることを特徴とするコア基板。
  4. 炭素繊維に樹脂を含浸して形成されるコア層と、
    前記コア層に形成されて、表面から裏面まで前記コア層を貫通する下穴用貫通孔と、
    前記下穴用貫通孔内に充填される円筒形の充填材と、
    ガラス繊維に樹脂を含浸して形成され、表面および裏面から前記コア層を挟み込む1対の絶縁層と、
    前記充填材に形成されて、一方の前記絶縁層から他方の前記絶縁層まで前記下穴用貫通孔の中心軸に沿って前記コア層を貫通する貫通孔と、
    前記貫通孔の内壁面に沿って円筒形に形成される導電性のビアとを備えることを特徴とするプリント配線板。
  5. 請求項4に記載のプリント配線板において、前記絶縁層は前記充填材に覆い被さることを特徴とするプリント配線板。
  6. 請求項4または5に記載のプリント配線板において、前記ガラス繊維は織布および不織布のいずれかから形成されることを特徴とするプリント配線板。
  7. 請求項4〜6のいずれかに記載のプリント配線板において、前記絶縁層上に積層されるビルドアップ層をさらに備えることを特徴とするプリント配線板。
JP2008143450A 2008-05-30 2008-05-30 コア基板およびプリント配線板 Expired - Fee Related JP5217639B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008143450A JP5217639B2 (ja) 2008-05-30 2008-05-30 コア基板およびプリント配線板
TW098104961A TWI405505B (zh) 2008-05-30 2009-02-17 芯基材及印刷配線板
US12/390,010 US8119925B2 (en) 2008-05-30 2009-02-20 Core substrate and printed wiring board
CN2009101269635A CN101593750B (zh) 2008-05-30 2009-03-10 芯衬底和印刷布线板
KR1020090020281A KR101164301B1 (ko) 2008-05-30 2009-03-10 코어 기판 및 프린트 배선판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143450A JP5217639B2 (ja) 2008-05-30 2008-05-30 コア基板およびプリント配線板

Publications (2)

Publication Number Publication Date
JP2009290125A true JP2009290125A (ja) 2009-12-10
JP5217639B2 JP5217639B2 (ja) 2013-06-19

Family

ID=41378367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143450A Expired - Fee Related JP5217639B2 (ja) 2008-05-30 2008-05-30 コア基板およびプリント配線板

Country Status (5)

Country Link
US (1) US8119925B2 (ja)
JP (1) JP5217639B2 (ja)
KR (1) KR101164301B1 (ja)
CN (1) CN101593750B (ja)
TW (1) TWI405505B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9736927B2 (en) 2014-11-10 2017-08-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
KR101825149B1 (ko) * 2010-03-03 2018-02-02 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
KR101420520B1 (ko) * 2012-11-07 2014-07-17 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
TWI576026B (zh) * 2015-07-17 2017-03-21 財團法人工業技術研究院 電路結構
FR3060254B1 (fr) * 2016-12-12 2019-07-26 Institut Vedecom Procede d'integration de puces de puissance et modules electroniques de puissance
DE102018207127A1 (de) * 2017-05-11 2018-11-15 Schweizer Electronic Ag Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte
US11122689B2 (en) * 2017-10-18 2021-09-14 Mbda Uk Limited Circuit assembly
JP2019220504A (ja) * 2018-06-15 2019-12-26 イビデン株式会社 インダクタ内蔵基板およびその製造方法
JP2020077670A (ja) * 2018-11-05 2020-05-21 株式会社ディスコ 配線基板の製造方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
JP2021097155A (ja) * 2019-12-18 2021-06-24 イビデン株式会社 インダクタ内蔵基板
CN111244063B (zh) * 2020-03-12 2023-03-21 奥特斯科技(重庆)有限公司 部件承载件及制造部件承载件的方法
JP2022025342A (ja) * 2020-07-29 2022-02-10 新光電気工業株式会社 配線基板及びその製造方法
JP2022032233A (ja) * 2020-08-11 2022-02-25 新光電気工業株式会社 配線基板及びその製造方法
US20220093534A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Electronic substrates having embedded inductors
KR20220068712A (ko) * 2020-11-19 2022-05-26 삼성전기주식회사 인쇄회로기판
JP2022106577A (ja) 2021-01-07 2022-07-20 新光電気工業株式会社 配線基板及び配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP2004119691A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
WO2008008552A2 (en) * 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3443789A1 (de) * 1983-12-02 1985-06-27 Osaka Soda Co. Ltd., Osaka Elektrische leitende klebstoffmasse
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4859364A (en) * 1988-05-25 1989-08-22 E. I. Du Pont De Nemours And Company Conductive paste composition
JP2702796B2 (ja) * 1990-02-23 1998-01-26 旭化成工業株式会社 銀合金導電性ペースト
DE4210900A1 (de) * 1992-04-02 1993-10-14 Hoechst Ag Verfahren zur Herstellung eines haftfesten Verbundes zwischen Kupferschichten und Keramik
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
US5573602A (en) * 1994-12-19 1996-11-12 Motorola, Inc. Solder paste
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
KR20010088292A (ko) 1998-04-24 2001-09-26 추후보정 가요성 전도 접착제를 갖는 플립 칩 장치
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
WO2000013190A1 (fr) * 1998-08-28 2000-03-09 Matsushita Electric Industrial Co., Ltd. Colle electroconductrice, structure electroconductrice utilisant cette colle, piece electrique, module et carte a circuit, connexion electrique, fabrication de carte a circuit et de piece electronique ceramique
KR101084526B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
JP3816711B2 (ja) * 2000-01-27 2006-08-30 日本特殊陶業株式会社 配線基板の製造方法
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
JP3786616B2 (ja) 2002-03-19 2006-06-14 日東電工株式会社 多層回路基板及びその製造方法
JP2003318545A (ja) * 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP4061137B2 (ja) 2002-06-27 2008-03-12 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
JP3956204B2 (ja) 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4078990B2 (ja) 2003-01-23 2008-04-23 松下電器産業株式会社 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
TWI325739B (en) * 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
JP2004289006A (ja) 2003-03-24 2004-10-14 Mitsubishi Electric Corp カーボンアルミ芯基板
JP4268476B2 (ja) 2003-08-25 2009-05-27 京セラ株式会社 導電性ペースト及び配線基板並びにその製造方法
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP2005340687A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
JP2005347414A (ja) 2004-06-01 2005-12-15 Hitachi Metals Ltd 接着シート及びそれを用いた両面プリント基板或いは多層プリント基板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP2004119691A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
WO2008008552A2 (en) * 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9736927B2 (en) 2014-11-10 2017-08-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
TW200950605A (en) 2009-12-01
JP5217639B2 (ja) 2013-06-19
KR101164301B1 (ko) 2012-07-09
US20090294161A1 (en) 2009-12-03
CN101593750B (zh) 2012-06-20
CN101593750A (zh) 2009-12-02
KR20090124917A (ko) 2009-12-03
TWI405505B (zh) 2013-08-11
US8119925B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
JP5217639B2 (ja) コア基板およびプリント配線板
JP2009290124A (ja) プリント配線板
JP2010034199A (ja) プリント配線板
JP4855753B2 (ja) 多層配線基板及びその製造方法
JP5895635B2 (ja) 配線板の製造方法、配線板およびビアの構造
US8878076B2 (en) Wiring substrate and manufacturing method for wiring substrate
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
JP2010056482A (ja) プリント配線板および導電材料
JP5251395B2 (ja) 多層配線基板、プローブカード、及び、多層配線基板の製造方法
JP6674016B2 (ja) 印刷配線板およびその製造方法
JP5584986B2 (ja) インターポーザ
JP2011119616A (ja) プリント配線基板の製造方法、プリント配線基板、および電子装置
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP5130695B2 (ja) 両面基板の製造方法及び多層基板の製造方法
TWI513392B (zh) 內埋電子元件的線路結構的製作方法
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP5321240B2 (ja) プローブカード、プローブカードの製造方法及び試験装置
JP6017921B2 (ja) 多層配線基板の製造方法
JP2014107452A (ja) 配線板及び配線板の製造方法
JP2017045826A (ja) 実装信頼性評価用チップおよびこれを用いた実装信頼性評価方法
JP2006108451A (ja) 回路部品内蔵モジュールとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5217639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees