JP2014107452A - 配線板及び配線板の製造方法 - Google Patents

配線板及び配線板の製造方法 Download PDF

Info

Publication number
JP2014107452A
JP2014107452A JP2012260199A JP2012260199A JP2014107452A JP 2014107452 A JP2014107452 A JP 2014107452A JP 2012260199 A JP2012260199 A JP 2012260199A JP 2012260199 A JP2012260199 A JP 2012260199A JP 2014107452 A JP2014107452 A JP 2014107452A
Authority
JP
Japan
Prior art keywords
color
wiring board
resist layer
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012260199A
Other languages
English (en)
Inventor
Yoshiki Togawa
良樹 戸川
Motomichi Ono
元通 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2012260199A priority Critical patent/JP2014107452A/ja
Publication of JP2014107452A publication Critical patent/JP2014107452A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】配線板のレジスト層と、当該レジスト層上に形成されたパターンの識別を容易にする。
【解決手段】配線板10の第1絶縁層11aの上面には第1導体パターン110が形成され、第2絶縁層11bを貫通してビア導体112bが接続され、第2絶縁層11bの上面には第2導体パターン120が形成される。第2導体パターン120の周縁側にはパッド122が形成され、その上にはソルダレジスト層12が形成され、その上面にはダム13が形成される。ソルダレジスト層12の上面は緑色であり、ダム13の上面は黄色である。
【選択図】図1

Description

本発明は、配線板及び配線板の製造方法に関する。
配線板上面のソルダレジスト層の周縁部には、電子部品を実装するためのパッドが形成される。このため、ソルダレジスト層には、電子部品を実装する際にアンダーフィル材が周縁に流れ出すのを防止するダムが形成される。特許文献1及び特許文献2には、シルクインク印刷でダムを形成する技術が開示されている。
しかし、シルクインク印刷で形成されたダムは、下層のソルダレジストと線膨張係数が異なる。このため、熱履歴によりダムとソルダレジストとの間に剥がれが生じたり、配線板に反りが生じたりする恐れがある。そこで、かかる問題点に対処するため、ソルダレジスト材でダムが形成されてなる配線板が提案されている(例えば特許文献3参照)。
特開平05−167203号公報 特開平05−167296号公報 特開2001−102494号公報
しかしながら、特許文献3に記載された配線板においては、ソルダレジスト層に使われるソルダレジスト材と同じソルダレジスト材でダムが形成されている。この場合、ソルダレジスト層とダムの色に差がないため、色識別方式の検査装置を用いて、ダムの形成状態の自動検査を行うことが困難である。このため、検査員が目視で、ダムの形成状態を検査しなければならない。
本発明は、上述の事情の下になされたものであって、配線板のレジスト層と、当該レジスト層上に形成されたパターンの識別を容易にすることを目的とする。
上記目的を達成するために、本発明の第1の観点に係る配線板は、
電子部品が実装されるレジスト層と、
前記レジスト層の前記電子部品が実装される位置を囲むパターンと、
を有する配線板であって、
前記レジスト層の色と前記パターンの色とが、色識別方式の検査装置で識別可能な限度以上に異なる。
CIE−L表色系における前記レジスト層の色のL座標と前記パターンの色のL座標の差をそれぞれ、ΔL、Δa、Δbとすると、{(ΔL+(Δa+(Δb}の平方根の値が10以上であることが好ましい。
CIE−XYZ表色系における前記レジスト層の色のxy座標と前記パターンの色のxy座標の差をそれぞれ、Δx、Δyとすると、{(Δx)+(Δy)}の平方根の値が0.22以上であることが好ましい。
前記レジスト層の色が緑色であり、前記パターンの色が黄色または青色であることが好ましい。
前記レジスト層がソルダレジスト材からなり、前記パターンが前記ソルダレジスト材と類似の樹脂材料から形成され、前記ソルダレジスト材と前記樹脂材料の線膨張係数の差が50ppm以下であることが好ましい。さらに、30ppm以下であることがより好ましい。
上記目的を達成するために、本発明の第2の観点に係る配線板の製造方法は、
電子部品が実装されるレジスト層と、
前記レジスト層の前記電子部品が実装される位置を囲むパターンと、
を有する配線板の製造方法であって、
前記レジスト層に前記パターンを形成することと、
前記パターンを色識別方式の検査装置で検査することと、
を含み、
前記レジスト層の色と前記パターンの色とが、前記色識別方式の検査装置で識別可能な限度以上に異なる。
CIE−L表色系における前記レジスト層の色のL座標と前記パターンの色のL座標の差をそれぞれ、ΔL、Δa、Δbとすると、{(ΔL+(Δa+(Δb}の平方根の値が10以上であることが好ましい。
CIE−XYZ表色系における前記レジスト層の色のxy座標と前記パターンの色のxy座標の差をそれぞれ、Δx、Δyとすると、{(Δx)+(Δy)}の平方根の値が0.22以上であることが好ましい。
前記レジスト層の色が緑色であり、前記パターンの色が黄色または青色であることが好ましい。
前記レジスト層がソルダレジスト材からなり、前記パターンが前記ソルダレジスト材と類似の樹脂材料から形成され、前記ソルダレジスト材と前記樹脂材料の線膨張係数の差が50ppm以下であることが好ましい。さらに、30ppm以下であることがより好ましい。
本発明によれば、配線板のレジスト層の色とパターンの色とが、色識別方式の検査装置で識別可能な限度以上に異なる。これにより、配線板のレジスト層と、当該レジスト層上に形成されたパターンの識別を容易にすることが可能となる。
本発明の実施形態に係る配線板を示す断面図である。 本発明の実施形態に係る配線板を示す概略平面図である。 本発明の実施形態に係る配線板にバンプを介して電子部品を搭載した状態を示す断面図である。 配線板に搭載した電子部品の下部にアンダーフィルを流し込んだ状態を示す断面図である。 CIE−XYZ表色系におけるxy座標の具体例を示す図である。 CIE−XYZ表色系における複数のxy座標間の直線距離の具体例を示す図である。 本発明の実施形態に係る配線板の製造方法を示すフローチャートである。 図7に示す製造方法において、配線板の製造の土台となる支持体の上に第1絶縁層及び第1導体層を形成する工程を説明するための図である。 図7に示す製造方法において、第1導体パターンを形成する工程を説明するための図である。 図7に示す製造方法において、第1導体パターンの上に第2絶縁層を積層する工程を説明するための図である。 図7に示す製造方法において、第2絶縁層にビアホールを形成する工程を説明するための図である。 図7に示す製造方法において、ビア導体と第2導体層を形成する工程を説明するための図である。 図7に示す製造方法において、第2導体パターンを形成する工程を説明するための図である。 図7に示す製造方法において、第2導体パターンの上にパッドを形成する工程を説明するための図である。 図7に示す製造方法において、第2導体パターン及びパッドの上にソルダレジスト層を形成する工程を説明するための図である。 図7に示す製造方法において、ソルダレジスト層に開口部を形成する工程を説明するための図である。 図7に示す製造方法において、ソルダレジスト層の上にダムとなる第2のソルダレジスト層を形成する工程を説明するための図である。 図7に示す製造方法において、ソルダレジスト層の上にダムを形成する工程を説明するための図である。 図7に示す製造方法において、ソルダレジスト層及びダムを加熱硬化する工程を説明するための図である。
以下、本発明の実施形態について、図面を参照して説明する。なお、理解を容易にするため、XYZ座標を設定し、適宜参照する。図中、矢印Zは、配線板の主面(表裏面)の法線方向に相当する配線板の積層方向(または配線板の厚み方向)を指す。一方、矢印X及びYは、それぞれ積層方向に直交する方向(または各層の側方)を指す。配線板の主面は、X−Y平面となる。また、配線板の側面は、X−Z平面またはY−Z平面となる。積層方向において、第1絶縁層に近い側を下層、第1絶縁層から遠い側を上層、第1絶縁層から最も遠い層を最上層という。
ここで、「色の差」は、例えば、CIE(国際照明委員会)が定めるCIE表色系のうち、L表色系における各色の三次元座標の直線距離で表される。すなわち、2つの色の三次元座標の差をそれぞれ、ΔL、Δa、Δbとすると、{(ΔL+(Δa+(Δb}の平方根の値で表される。
また、「色の差」は、例えば、CIE表色系のうち、XYZ表色系における各色のx、y座標の直線距離で表される。すなわち、2つの色のx、y座標の差をそれぞれ、Δx、Δyとすると、{(Δx)+(Δy)}の平方根の値で表される。
孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホールが含まれる。以下、ビアホール内(壁面または底面)に形成される導体をビア導体という。孔の「径」または「内径」とは、特に断らない限り、孔の径または内径の最大値と最小値の平均値をいう。
「めっき」とは、金属層を形成する工程のみならず、形成された金属及び金属層をも意味する。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、PVD(Physical Vapor Deposition)やCVD(Chemical Vapor Deposition)等の乾式めっきも含まれる。
以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。まず、本実施形態に係る配線板10の構成について、図1及び図2を参照して説明する。
図1に示すように、本実施形態に係る配線板10は、配線基板11と、ソルダレジスト層12と、ダム13と、を有する。配線板10の配線基板11は、第1絶縁層11a及び第2絶縁層11bから構成されている。第1絶縁層11aの上面には、第1導体パターン110が形成される。
第1導体パターン110には、第2絶縁層11bを貫通してビア導体112bが接続される。第2絶縁層11bの上面には、第2導体パターン120が形成される。第2導体パターン120は、ビア導体112bを介して、第1導体パターン110に接続される。
第2導体パターン120の周縁側には、パッド122が形成される。第2導体パターン120及びパッド122の上には、ソルダレジスト層12が形成される。ソルダレジスト層12には、第2導体パターン120の上面に開口する開口部113aと、パッド122の上面に開口する開口部123aと、が形成される。ソルダレジスト層12の上面には、ダム13が形成される。ここで、ソルダレジスト材を緑色に着色することによりソルダレジスト層12の全体の色を緑色とし、ダム13の材料を黄色に着色することによりダム13の全体の色を黄色とする。これにより、ソルダレジスト層12の上面の色は緑色となり、ダム13の上面の色は黄色となる。
第1絶縁層11a及び第2絶縁層11bは、例えばガラスクロス(心材)にエポキシ樹脂を含浸させたもの(以下、「ガラエポ」という。)からなる。心材は、主材料(本実施形態ではエポキシ樹脂)よりも熱膨張率の小さい材料である。心材としては、例えばガラス繊維(例えばガラス布またはガラス不織布)、アラミド繊維(例えばアラミド不織布)、またはシリカフィラー等の無機材料が好ましいと考えられる。ただし、第1絶縁層11a及び第2絶縁層11bの材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)、イミド樹脂(ポリイミド)、フェノール樹脂、またはアリル化フェニレンエーテル樹脂(A−PPE樹脂)等を用いてもよい。第1絶縁層11a及び第2絶縁層11bは、それぞれ、異種材料からなる複数の層から構成されていてもよい。
第1導体パターン110は、銅箔(下層)と、銅めっき(上層)と、から構成され、第2導体パターン120は、銅箔(下層)と、銅めっき(上層)と、から構成される。第1導体パターン110、第2導体パターン120は、例えば電気回路を構成する配線、ランド、及び配線板10の強度を高めるための平板状パターンなどを有する。
各導体パターン、各ビア導体及びパッドの材料は、導体であれば任意であり、金属でも非金属でもよい。各導体パターン、各ビア導体及びパッドは、異種材料からなる複数の層から構成されていてもよい。
ソルダレジスト層12は、例えば、エポキシ樹脂系のソルダレジスト材料からなる。ダム13も、例えば、エポキシ樹脂系のソルダレジスト材料からなる。このように、ソルダレジスト層12とダム13とが、いずれもエポキシ樹脂系材料からなるため、優れた密着性が得られる。ただし、ソルダレジスト層12及びダム13の材料は、基本的に任意である。
ソルダレジスト層12の上面の色は、ダム13の上面の色と異なる必要がある。本実施形態に係る配線板10においては、ソルダレジスト層12の上面の色を緑色、ダム13の上面の色を黄色としたが、ダム13の上面の色を青色としてもよい。ただし、ソルダレジスト層12の上面の色と、ダム13の上面の色とは、互いに異なるものであれば、基本的に任意である。ここで、「互いに異なる」とは、色識別方式の検査装置で識別可能な限度以上に異なることを意味する。色識別方式の検査装置は、ダム13の位置や幅が所定の範囲内にあるか否か、またダム13に割れや欠けがないか否かを、自動的に判別する。
また、本実施形態に係る配線板10においては、ソルダレジスト層12の全体の色を緑色、ダム13の全体の色を黄色としたが、それぞれの上面の色のみを互いに異なる色としてもよい。
図2に示すように、本実施形態の配線板10は、平面形状(+Z方向から見た形状)が矩形板状のコアレス配線板である。ただし、配線板10は、コア付き配線板であってもよい。ダム13は、電子部品の搭載位置20を囲繞している。ダム13の外縁の平面形状も、略矩形である。
図3に示すように、本実施形態に係る配線板10の上面には、バンプBUを介して電子部品SIが搭載される。その後、図4に示すように、配線板10の上面に電子部品SIを接着するために、アンダーフィル材UFが流し込まれる。この際に、配線板10の周縁にアンダーフィル材UFが流出するのを防止するために、ダム13が設けられている。
次に、配線板10のダム13の検査方法の一例について、図5及び図6を参照して説明する。
図5に示すように、「色」は、CIE表色系のうち、XYZ表色系におけるx−y平面のx、y座標の値で表わすことができる。例えば、白色であれば、その中心位置は(x、y)=(0.310、0.316)で表される。赤色であれば、その中心位置は(x、y)=(0.67、0.33)で表される。緑色であれば、その中心位置は(x、y)=(0.21、0.71)で表される。青色であれば、その中心位置は(x、y)=(0.14、0.08)で表される。「色の差」は、XYZ表色系におけるx−y平面上の直線距離によって表される。すなわち、2つの色のx、y座標の差をそれぞれ、Δx、Δyとすると、{(Δx)+(Δy)}の平方根の値で表される。
本実施形態に係る配線板10においては、ソルダレジスト層12の上面の色を緑色とした。図6に示すように、「緑色」を、例えば点A(x、y)=(0.20、0.60)とする。また、ダム13の上面の色を黄色とした。図6に示すように、「黄色」を、例えば点B(x、y)=(0.50、0.50)とする。そうすると、点A−点B間の直線距離は、{(0.30)+(0.10)}の平方根の値となり、√0.1(=0.32)となる。この値は、0.22以上であり、十分に明確に識別することができる。
また、ダム13の上面の色を青色とした場合には、図6に示すように、「青色」を、例えば点C(x、y)=(0.10、0.20)とする。そうすると、点A−点C間の直線距離は、{(0.10)+(0.40)}の平方根の値となり、√0.17(=0.41)となる。この値は、0.22以上であり、十分に明確に識別することができる。
次に、配線板10の製造方法について、図7等を参照して説明する。図7は、本実施形態に係る配線板10の製造方法の概略的な内容及び手順を示すフローチャートである。
ステップS1では、支持体の上に、第1絶縁層及び第1導体層を形成する。
詳しくは、まず、図8に示すように、配線板10の製造の土台として、支持体200を準備する。支持体200は、片面に銅箔210が形成された絶縁体である。この支持体200の銅箔210上に、例えば金属箔を有する樹脂層を積層する。続けてめっき液を用いて、金属箔をシード層として電解めっきを行うことにより、例えば銅めっきを形成する。そして、樹脂層を加熱硬化させる。これにより、硬化した樹脂層からなる第1絶縁層11a、及び金属箔と銅めっきからなる第1導体層110aを形成する。この第1絶縁層11aには、ガラスクロス等の心材が含まれていてもよい。
続けて、図7のステップS2で、例えばエッチングレジスト及びエッチング液を用いて、第1導体層110aのパターニングを行う。具体的には、第1導体パターン110に対応したパターンを有するエッチングレジストで第1導体層110aを覆う。そして、第1導体層110aの、エッチングレジストで覆われない部分(エッチングレジストの開口部から露出する部位)を、エッチングで除去する。これにより、図9に示すように、第1絶縁層11a上に、第1導体パターン110を形成する。なお、エッチングは、湿式に限られず、乾式であってもよい。
図7のステップS3では、第1絶縁層11a及び第1導体パターン110の上に、第2絶縁層を形成する。例えば、第1絶縁層11a及び第1導体パターン110の上に、金属箔を有する樹脂層を積層してプレスする。これにより、図10に示すように、第2絶縁層11bを形成する。
図7のステップS4では、第1絶縁層11a及び第1導体パターン110の上に、ビア導体及び第2導体層を形成する。詳しくは、図11に示すように、例えばレーザにより、第2絶縁層11b及び図示しない金属箔に孔112a(ビアホール)を形成する。孔112aは、図示しない金属箔及び第2絶縁層11bを貫通する。孔112aは、第1導体パターン110のパッドに至る。その後、必要に応じて、デスミアを行う。
続けて、例えば化学めっき法により、第2絶縁層11b上の図示しない金属箔上及び孔112a内に、例えば銅の無電解めっき膜を形成する。無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、孔112aの表面に吸着させる。
続けて、無電解めっき膜上に、例えば銅の電解めっきを形成する。これにより、図12に示すように、孔112aに電解めっきが充填され、例えば銅のめっきからなるビア導体112bを形成する。そして、第2絶縁層11b上に第2導体層120aを形成する。
続けて、図7のステップS5で、例えばエッチングレジスト及びエッチング液を用いて、第2導体層120aのパターニングを行う。具体的には、第2導体パターン120に対応したパターンを有するエッチングレジストで第2導体層120aを覆う。そして、第2導体層120aの、エッチングレジストで覆われない部分(エッチングレジストの開口部から露出する部位)を、エッチングで除去する。これにより、図13に示すように、第2絶縁層11b上に、第2導体パターン120を形成する。なお、エッチングは、湿式に限られず、乾式であってもよい。
続けて、図7のステップS6で、第2導体パターン120上にパッド122を形成する。
続けて、図7のステップS7で、第2絶縁層11b上に、ソルダレジスト層を形成する。図15に示すように、第2導体パターン120及びパッド122は、ソルダレジスト層12aで覆われる。ソルダレジスト層12aは、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、またはラミネート等により、形成することができる。なお、この段階では、ソルダレジスト層12aは、まだ硬化していない。
続けて、図7のステップS8で、ソルダレジスト層12aに開口部を形成する。詳しくは、図16に示すように、例えばレーザにより、ソルダレジスト層12aに孔113a、123a(開口部)を形成する。孔113a、123aは、ソルダレジスト層12aを貫通する。孔113aは、第2導体パターン120のパッドに至る。孔123aは、パッド122に至る。その後、必要に応じて、デスミアを行う。
続けて、図7のステップS9で、ソルダレジスト層12aの上面にダムを形成する。詳しくは、まず図17に示すように、ソルダレジスト層12aの上面及び孔113a、123a内に、ダムを形成する材料であるエポキシ系樹脂13aを流し込む。
続けて、例えばフォトリソグラフィ技術を用いて、エポキシ系樹脂13aのパターニングを行う。具体的には、ダム13に対応したパターンを有するフォトレジストでエポキシ系樹脂13aを覆う。そして、露光・現像して、エポキシ系樹脂13aの、フォトレジストで覆われない部分(フォトレジストの開口部から露出する部位)を除去する。これにより、図18に示すように、ソルダレジスト層12a上に、半硬化状態(光硬化はしているが、まだ熱硬化はしていない)のダム13bが形成される。
続けて、図7のステップS10で、ソルダレジスト層12a及びダム13bを、同時に加熱硬化する。これにより、図19に示すように、硬化したソルダレジスト層12及びダム13が形成される。
続けて、図7のステップS11で、色識別方式の検査装置を用いて、ダム13の検査を行う。ここでは、ダム13の位置や幅が所定の範囲内にあるか否か、またダム13に割れや欠けがないか否かを、自動的に判別する。そして、ダム13の位置や幅が所定の範囲内にない場合や、ダム13に割れや欠けがある場合には、不良品と見なして処分する。
続けて、図7のステップS12で、支持体200及び銅箔210を除去する。詳しくは、まず、支持体200を除去する。続けて、例えばエッチングにより、銅箔210を除去する。以上の工程により、本実施形態に係る配線板10(図1)が完成する。
本実施形態の配線板の製造方法は、配線板10の製造に適している。こうした製造方法であれば、低コストで、良好な配線板10が得られると考えられる。本実施形態の配線板10は、例えば電子部品または他の配線板と電気的に接続することができる。例えば、半田等により、配線板10のパッドに電子部品(例えばICチップ)を実装することができる。
本発明は、上記の実施形態に限定されない。例えば、上記の実施形態においては、ダム13の外縁の平面形状を略矩形とした。これに限られず、ダムの外縁の平面形状は、略円形、楕円形、多角形等とすることができる。
上記の実施形態においては、配線板を3層の積層構造とした。これに限られず、配線板の積層構造は、2層でもよい。また、配線板を薄くできれば、4層以上の積層構造としてもよい。
電解めっきのためのシード層は無電解めっき膜に限られず、無電解めっき膜に代えて、スパッタ膜等をシード層として用いてもよい。
その他の点についても、配線板10及び絶縁層の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、または配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
また、各導体パターンの材料は、上記のものに限定されず、用途等に応じて変更可能である。例えば導体パターンの材料として、銅以外の金属または非金属の導体材料を用いてもよい。
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
本発明の配線板は、低コストの配線板として適している。本発明の配線板の製造方法は、配線板を低コストで製造するのに適している。
10 配線板
11 配線基板
11a 第1絶縁層
11b 第2絶縁層
12、12a ソルダレジスト層
13、13b ダム
13a ダムの材料
20 電子部品の搭載位置
110 第1導体パターン
110a 第1導体層
112a、113a、123a 孔
112b ビア導体
120 第2導体パターン
120a 第2導体層
122 パッド
200 支持体
210 銅箔
BU バンプ
SI 電子部品
UF アンダーフィル材

Claims (10)

  1. 電子部品が実装されるレジスト層と、
    前記レジスト層の前記電子部品が実装される位置を囲むパターンと、
    を有する配線板であって、
    前記レジスト層の色と前記パターンの色とが、色識別方式の検査装置で識別可能な限度以上に異なる配線板。
  2. CIE−L表色系における前記レジスト層の色のL座標と前記パターンの色のL座標の差をそれぞれ、ΔL、Δa、Δbとすると、{(ΔL+(Δa+(Δb}の平方根の値が10以上である請求項1に記載の配線板。
  3. CIE−XYZ表色系における前記レジスト層の色のxy座標と前記パターンの色のxy座標の差をそれぞれ、Δx、Δyとすると、{(Δx)+(Δy)}の平方根の値が0.22以上である請求項1に記載の配線板。
  4. 前記レジスト層の色が緑色であり、前記パターンの色が黄色または青色である請求項1乃至3のいずれか1項に記載の配線板。
  5. 前記レジスト層がソルダレジスト材からなり、前記パターンが前記ソルダレジスト材と類似の樹脂材料から形成され、前記ソルダレジスト材と前記樹脂材料の線膨張係数の差が50ppm以下である請求項1乃至4のいずれか1項に記載の配線板。
  6. 電子部品が実装されるレジスト層と、
    前記レジスト層の前記電子部品が実装される位置を囲むパターンと、
    を有する配線板の製造方法であって、
    前記レジスト層に前記パターンを形成することと、
    前記パターンを色識別方式の検査装置で検査することと、
    を含み、
    前記レジスト層の色と前記パターンの色とが、前記色識別方式の検査装置で識別可能な限度以上に異なる、
    配線板の製造方法。
  7. CIE−L表色系における前記レジスト層の色のL座標と前記パターンの色のL座標の差をそれぞれ、ΔL、Δa、Δbとすると、{(ΔL+(Δa+(Δb}の平方根の値が10以上である請求項6に記載の配線板の製造方法。
  8. CIE−XYZ表色系における前記レジスト層の色のxy座標と前記パターンの色のxy座標の差をそれぞれ、Δx、Δyとすると、{(Δx)+(Δy)}の平方根の値が0.22以上である請求項6に記載の配線板の製造方法。
  9. 前記レジスト層の色が緑色であり、前記パターンの色が黄色または青色である請求項6乃至8のいずれか1項に記載の配線板の製造方法。
  10. 前記レジスト層がソルダレジスト材からなり、前記パターンが前記ソルダレジスト材と類似の樹脂材料から形成され、前記ソルダレジスト材と前記樹脂材料の線膨張係数の差が50ppm以下である請求項6乃至9のいずれか1項に記載の配線板の製造方法。
JP2012260199A 2012-11-28 2012-11-28 配線板及び配線板の製造方法 Pending JP2014107452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012260199A JP2014107452A (ja) 2012-11-28 2012-11-28 配線板及び配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012260199A JP2014107452A (ja) 2012-11-28 2012-11-28 配線板及び配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2014107452A true JP2014107452A (ja) 2014-06-09

Family

ID=51028674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012260199A Pending JP2014107452A (ja) 2012-11-28 2012-11-28 配線板及び配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2014107452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105000A1 (ja) * 2016-12-05 2018-06-14 三菱電機株式会社 プリント配線板、空気調和機及びプリント配線板の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105000A1 (ja) * 2016-12-05 2018-06-14 三菱電機株式会社 プリント配線板、空気調和機及びプリント配線板の作製方法

Similar Documents

Publication Publication Date Title
KR101248713B1 (ko) 배선판 및 그의 제조 방법
JP5217639B2 (ja) コア基板およびプリント配線板
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP2009290124A (ja) プリント配線板
US20170317017A1 (en) Printed wiring board and method for manufacturing the same
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP5017872B2 (ja) 半導体装置及びその製造方法
TW201424501A (zh) 封裝結構及其製作方法
JP2012079725A5 (ja)
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
JP2014107452A (ja) 配線板及び配線板の製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
TW201507564A (zh) 電路板及其製作方法
KR101513404B1 (ko) 다층 배선기판의 제조방법과 다층 배선기판
KR101115461B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2016127134A (ja) 配線基板
JP2016096281A (ja) キャビティ付き配線板及びその製造方法
JP2013131731A (ja) 配線基板およびその製造方法
US20160088742A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2023119420A (ja) 配線基板
KR101173416B1 (ko) 인쇄회로기판 및 그의 제조 방법