KR101513404B1 - 다층 배선기판의 제조방법과 다층 배선기판 - Google Patents

다층 배선기판의 제조방법과 다층 배선기판 Download PDF

Info

Publication number
KR101513404B1
KR101513404B1 KR1020140186407A KR20140186407A KR101513404B1 KR 101513404 B1 KR101513404 B1 KR 101513404B1 KR 1020140186407 A KR1020140186407 A KR 1020140186407A KR 20140186407 A KR20140186407 A KR 20140186407A KR 101513404 B1 KR101513404 B1 KR 101513404B1
Authority
KR
South Korea
Prior art keywords
layer
plating layer
resin insulating
multilayer wiring
wiring board
Prior art date
Application number
KR1020140186407A
Other languages
English (en)
Other versions
KR20150008363A (ko
Inventor
신노스케 마에다
하지메 사이키
사토시 히라노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011129371A external-priority patent/JP5679911B2/ja
Priority claimed from JP2012092657A external-priority patent/JP5865769B2/ja
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20150008363A publication Critical patent/KR20150008363A/ko
Application granted granted Critical
Publication of KR101513404B1 publication Critical patent/KR101513404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

개시되어 있는 것은 기판주면 및 기판이면을 가지며, 복수의 수지절연층 및 복수의 도체층을 교호로 적층하여 이루어지는 구조를 가지며, 칩 부품을 접속 가능한 복수의 칩 부품 접속단자가 상기 기판주면상에 배설된 다층 배선기판의 제조방법이다. 이 방법은 상기 기판주면측에서 노출되는 최외층의 수지절연층의 표면상에 상기 복수의 칩 부품 접속단자가 되는 제품 도금층을 형성하고, 또한 상기 제품 도금층의 주위에 더미 도금층을 형성하는 도금층 형성공정을 포함하는 것을 특징으로 한다. 이 방법에 의해, 칩 부품 접속단자의 두께 불균형을 억제하여 칩 부품과의 접속 신뢰성을 높일 수 있다.

Description

다층 배선기판의 제조방법과 다층 배선기판{METHOD OF MANUFACTURING MULTILAYER WIRING SUBSTRATE, AND MULTILAYER WIRING SUBSTRATE}
본 발명은 칩 부품을 접속 가능한 복수의 칩 부품 접속단자가 기판주면상에 배설된 다층 배선기판 및 그 제조방법에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로 칩(IC칩)은 최근 점점 고속화, 고기능화하고 있고, 이에 부수하여 단자 수가 증가하고, 단자간 피치도 좁아지는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집하여 어레이형상으로 배치되어 있고, 이와 같은 단자군은 마더보드측 단자군에 대하여 플립칩의 형태로 접속된다. 다만, IC칩측 단자군과 마더보드측 단자군에서는 단자간 피치에 큰 차이가 있기 때문에 IC칩을 마더보드상에 직접적으로 접속하기는 어렵다. 그 때문에, 통상은 IC칩을 IC칩 탑재용 배선기판상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 그 반도체 패키지를 마더보드상에 탑재한다고 하는 방법이 채택된다.
이 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 복수의 수지절연층 및 복수의 도체층을 적층하여 구성된 다층 배선기판이 이용된다. 그리고, 그 다층 배선기판의 기판주면상에 IC칩을 접속하기 위한 복수의 IC칩 접속단자가 설치됨과 아울러 기판이면상에 마더보드(모기판)에 접속하기 위한 복수의 모기판 접속단자가 설치되어 있다. 이런 종류의 다층 배선기판에 있어서, 도체층의 배선 패턴이나 IC칩 접속단자는 파인피치화를 도모하기 위해서 구리도금으로 형성되어 있다(예를 들면, 일본국 특개 2005-272874 참조). 또한, 이런 종류의 다층 배선기판에 있어서 기판주면측에는 IC칩의 위치맞춤용 인식마크(얼라이먼트 마크)가 형성되어 있다(예를 들면, 일본국 특개 2002-204057 참조).
특허문헌 1 : 일본국 특개 2005-272874 특허문헌 2 : 일본국 특개 2002-204057
그런데, 다층 배선기판에 있어서 내층측에 형성되는 구리도금층의 면적 비율(도체층의 면적 비율)은 통상 60%∼80% 정도인 것에 대하여 기판주면상의 구리도금층의 면적 비율(각 IC칩 접속단자의 면적 비율)은 10% 미만이 되는 경우가 있다. 또한, 일반적으로 IC칩 접속단자는 기판주면의 중앙에 치우쳐서 배치된다. 이 경우, IC칩 접속단자의 구리도금층을 형성할 때에 도금전류의 집중이 발생하여 구리도금층의 두께에 불균형이 생긴다. 그 결과, 다층 배선기판의 각 IC칩 접속단자와 IC칩의 접속 신뢰성이 저하된다. 또한, 다층 배선기판의 기판주면에는 IC칩 이외에 칩 콘덴서 등의 칩 부품을 접속하기 위한 접속단자가 설치되는 것도 있지만, 이들 접속단자도 마찬가지로 두께 불균형이 발생한다.
일본국 특개 2005-272874에서는 도체 범프의 형상이나 높이 불균형을 억제하기 위해서, 도금의 전류 밀도를 초기의 전류 밀도보다도 점증시키는 방법이 개시되어 있다. 이 방법을 채택하더라도 기판주면의 중앙에 IC칩 접속단자가 치우쳐서 배치되는 경우에는 도금전류의 집중을 회피할 수 없기 때문에 구리도금층의 두께에 불균형이 발생한다. 상기 과제를 제1 과제로 한다.
본 발명의 제1 특징은 제1 과제를 감안하여 이루어진 것으로, 그 목적은 칩 부품 접속단자의 두께 불균형을 억제하여 칩 부품과의 접속 신뢰성을 높일 수 있는 다층 배선기판의 제조방법을 제공하는 것에 있다.
그런데, 상기 종래의 다층 배선기판에서는 최외층의 수지절연층에 개구부를 형성하고, 노출된 도체층에 도금을 실시함으로써 인식마크가 형성되어 있다. 이 인식마크는 도금층 표면과 수지절연층 표면에 있어서의 광반사율의 차이에 의해 인식되는 마크이다. 또한, 인식마크로서 IC칩용 얼라이먼트 마크 이외에 배선기판 자체의 위치결정을 행하기 위한 위치결정용 마크, 제품번호, 제조로드번호 등의 인식마크가 형성되는 다층 배선기판도 실용화되고 있다. 이와 같은 인식마크를 형성하는 경우, 도체층이나 개구부의 형성공정이나 도금공정이 필요해진다. 또한, 일반적으로 인식마크에 대한 도금은 IC칩 접속단자에 대한 도금과 동일한 도금공정으로 행해진다. 이 도금공정에서는 땜납 습성을 확보하기 위해서 비교적 비용이 비싼 금도금 등이 실시되는 경우가 있다. 이 때문에, 다층 배선기판의 제조 비용이 상승한다고 하는 문제가 발생한다. 상기 과제를 제2 과제로 한다.
본 발명의 제2 특징은 제2 과제를 감안하여 이루어진 것으로, 그 목적은 기판주면에 인식마크를 저비용으로 형성할 수 있는 다층 배선기판을 제공하는 것에 있다. 또한, 다른 목적은 상기 다층 배선기판을 제조하기에 적합한 다층 배선기판의 제조방법을 제공하는 것에 있다.
본 발명의 제1 특징에 의하면, 상기 과제를 해결하기 위한 수단(수단 1)으로서는, 기판주면 및 기판이면을 가지며, 복수의 수지절연층 및 복수의 도체층을 교호로 적층하여 이루어지는 구조를 가지며, 칩 부품을 접속 가능한 복수의 칩 부품 접속단자가 상기 기판주면상에 배설된 다층 배선기판의 제조방법으로서, 상기 기판주면측에서 노출되는 최외층의 수지절연층의 표면상에 상기 복수의 칩 부품 접속단자가 되는 제품 도금층을 형성하고, 또한 상기 제품 도금층의 주위에 더미 도금층을 형성하는 도금층 형성공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법(제1 방법)이 있다.
수단 1에 기재된 발명에 의하면, 도금층 형성공정을 행함으로써, 다층 배선기판의 기판주면상에 있어서 칩 부품 접속단자가 되는 제품 도금층에 더하여 그 제품 도금층의 주위에도 더미 도금층이 형성된다. 이 경우, 기판주면에 있어서의 도금층의 면적 비율을 늘릴 수 있고, 도금전류의 집중이 회피되어 제품 도금층의 두께 불균형이 해소된다. 그 결과, 다층 배선기판의 기판주면상에 있어서 각 칩 부품 접속단자를 균일한 두께로 형성할 수 있어 각 칩 부품 접속단자와 칩 부품의 접속 신뢰성을 향상시킬 수 있다.
다층 배선기판의 제조방법(제1 방법)에 있어서, 기판주면측에서 제품 도금층을 덮도록 에칭 레지스트를 형성하는 레지스트 형성공정과, 기판주면측에서 노출되어 있는 더미 도금층을 에칭에 의해 제거하는 도금층 제거공정을 더 포함하는 것이 바람직하다. 이 경우, 다층 배선기판의 기판주면에는 칩 부품 접속단자가 되는 제품 도금층만이 남는다. 이 때문에, 땜납 습성을 향상시키기 위한 도금을 제품 도금층의 표면에만 확실하게 형성할 수 있다. 또한, 칩 부품이 더미 도금층에 잘못 접속된다고 하는 문제가 회피된다.
도금층 형성공정에서는 기판주면의 표면적에 대한 도금층의 면적 비율이 60% 이상 95% 이하가 되도록 더미 도금층을 형성하는 것이 바람직하다. 이와 같이 하면, 도금전류의 집중을 확실히 회피할 수 있어 제품 도금층을 균일한 두께로 형성할 수 있다.
또한, 코어기판을 갖지 않는 다층 배선기판을 제조하는 경우, 지지기재상에 금속박을 통하여 복수의 수지절연층 및 복수의 도체층을 적층하는 적층공정과, 금속박의 계면에서 지지기재를 분리하여 기판이면측에 금속박을 노출시키는 기재 분리공정을 포함한다. 그리고, 기재 분리공정후에 도금층 제거공정을 행하면, 기판주면측의 더미 도금층을 에칭으로 제거함과 동시에 기판이면측의 금속박을 에칭에 의해 제거할 수 있다. 이 때문에, 종래의 제조방법과 비교하여 동일한 공정수로 다층 배선기판을 제조할 수 있어 제조 비용을 낮게 억제할 수 있다.
다층 배선기판의 기판주면상에는 칩 부품 접속단자로서 IC칩을 접속 가능한 복수의 IC칩 접속단자와 칩 콘덴서를 접속 가능한 복수의 콘덴서 접속단자가 설치되어 있어도 된다. 이 경우, 복수의 IC칩 접속단자 및 복수의 콘덴서 접속단자의 제품 도금층을 균일한 두께로 형성할 수 있어 IC칩이나 칩 콘덴서와의 접속 신뢰성을 향상시킬 수 있다.
더미 도금층의 패턴 형상은 특별히 한정되는 것은 아니고, 제품 도금층의 형상이나 면적 비율 등에 따라 적당히 변경할 수 있다. 구체적으로는 더미 도금층은 면적이 넓은 플레인상 패턴(솔리드 패턴)일 수도 있고, 메시를 갖는 프레인상 패턴일 수도 있다. 또한, 더미 도금층은 인접하는 제품 도금층의 형상 및 사이즈에 대응한 패턴을 갖고 있을 수도 있다.
도금층 형성공정에서는 내층측 도체층과 칩 부품 접속단자를 접속하기 위한 필드비어를 제품 도금층 및 더미 도금층과 동시에 형성하는 것이 바람직하다.
또한, 더미 도금층이 제품 도금층의 10배 이상의 면적 비율이 되도록 더미 도금층을 형성하는 것이 바람직하다. 이와 같이 하면, 제품 도금층의 면적 비율이 작은 경우이더라도 면적이 큰 더미 도금층을 형성함으로써 도금시에 있어서의 전류집중을 확실하게 회피할 수 있다.
제품 도금층 및 더미 도금층은 구리도금으로 형성되는 것이 바람직하다. 이와 같이 제품 도금층을 구리도금으로 형성하면, 칩 부품 접속단자의 전기저항을 낮게 억제할 수 있다.
또한, 도금층 형성공정에서는 더미 도금층의 외측 가장자리에 의해 확정되는 더미 도금층 형성영역에서 차지하는 더미 도금층의 면적 비율은 임의로 설정 가능한데, 예를 들면 30% 이상 100% 이하로 설정할 수도 있다. 이 경우, 제품 도금층과 더미 도금층의 거리가 0.1㎜ 이상 10㎜ 이하가 되도록 더미 도금층을 형성하는 것이 바람직하다. 이와 같이 함으로써, 도금시에 있어서의 전류집중을 보다 확식하게 회피할 수 있다. 또한, 더미 도금층의 면적 비율이 비교적 큰 경우에는 상기 거리를 약간 크게 설정하는 것이 좋다. 반대로, 더미 도금층의 면적 비율이 비교적 작은 경우에는 상기 거리를 약간 작게 설정하는 것이 좋다.
여기서, 복수의 칩 부품 접속단자가 칩 부품으로서의 IC칩을 접속 가능한 복수의 IC칩 접속단자인 경우를 상정한다. 또한, 복수의 IC칩 접속단자를 어레이형상으로 배치하여 이루어지는 직사각형상의 칩 탑재영역의 세로치수가 X(㎝) 또한 가로치수가 Y(㎝)이고, 복수의 IC칩 접속단자에 있어서의 제품 도금층의 두께의 설계값이 Z(㎛)인 경우를 상정한다. 이때, 해당 제품 도금층의 두께의 실측값의 표준편차(σ)(㎛)는 하기 수학식으로 나타내는 것이 된다. 또한, 설계값 Z(㎛)는 복수의 IC칩 접속단자에 있어서의 제품 도금층의 두께의 평균값(㎛)으로 나타낼 수도 있다.
Figure 112014124604411-pat00001
본 발명의 제2 특징에 의하면, 상기 과제를 해결하기 위한 수단(수단 2)으로서는, 기판주면 및 기판이면을 가지며, 복수의 수지절연층 및 복수의 도체층을 교호로 적층하여 되는 구조를 가지며, 칩 부품을 접속 가능한 복수의 칩 부품 접속단자가 상기 기판주면상에 배설된 다층 배선기판으로서, 상기 기판주면측에서 노출되는 최외층의 수지절연층이 수지 표면의 색 농담의 차이에 의해 형성된 인식마크를 구비하고 있는 것을 특징으로 하는 다층 배선기판이 있다.
수단 2에 기재된 발명에 의하면, 칩 부품의 탑재면이 되는 기판주면상에 수지 표면의 색 농담의 차이에 의해 인식마크가 형성된다. 이 경우, 종래 기술과 같이 도체층이나 개구부를 형성하지 않아도 인식마크를 인식할 수 있으므로 다층 배선기판의 제조 비용을 억제할 수 있다.
기판주면측 외측 가장자리부에서 도체부를 노출시켜 이루어지며, 최외층의 수지절연층의 수지 표면과 도체부 표면의 광반사율의 차이에 의해 인식되는 위치결정용 마크를 더 구비하고 있어도 된다. 이 경우, 색 농담의 차이에 의한 인식마크와 광반사율의 차이에 의한 위치결정용 마크를 용도에 따라 형성할 수 있다. 또한, 여기서 광반사율의 차이에 의한 위치결정용 마크의 형성 개수를 최소한으로 하고, 다른 인식마크를 색 농담의 차이에 의해 형성하면, 다층 배선기판의 제조 비용의 증가를 낮게 억제할 수 있다. 또한, 색 농담의 차이에 의해 형성한 인식마크를 칩 부품 등의 위치결정용 마크로서 이용할 수도 있다.
기판주면측에서 노출되는 최외층의 수지절연층에 있어서, 수지 표면의 색 농담의 차이에 의해 형성되며, 소정 패턴의 도안이 규칙적으로 배열된 무늬를 더 구비하고 있어도 된다. 이와 같이, 기판주면상에 무늬를 형성함으로써 다층 배선기판의 의장성을 높일 수 있다.
또한, 상기 과제를 해결하기 위한 다른 수단(수단 3)으로서는, 수단 2에 기재된 다층 배선기판을 제조하는 방법으로서, 상기 기판주면측에서 노출되는 최외층의 수지절연층의 표면에 상기 복수의 칩 부품 접속단자가 되는 제품 도금층을 형성함과 아울러 상기 인식마크에 대응한 형상을 갖는 더미 도금층을 형성하는 도금층 형성공정과, 상기 최외층의 수지절연층을 열처리함으로써 해당 최외층의 수지절연층의 표면을 변색시키는 인식마크 형성공정과, 상기 기판주면측에서 상기 제품 도금층을 덮도록 에칭 레지스트를 형성한 후, 상기 더미 도금층을 에칭에 의해 제거하는 더미 도금층 제거공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법(제2 방법)이 있다.
수단 3에 기재된 발명에 의하면, 도금층 형성공정에서 더미 도금층을 형성한 후, 인식마크 형성공정에 있어서 최외층의 수지절연층을 열처리하면, 노출된 최외층의 수지절연층의 표면이 변색하는 한편, 더미 도금층으로 덮여 있는 수지절연층의 표면은 변색하지 않는다. 그 후, 더미 도금층 제거공정에 의해 더미 도금층을 에칭 제거함으로써, 변색되어 있지 않은 수지절연층의 표면이 노출된다. 그 결과, 수지 표면에는 더미 도금층의 패턴 형상에 따라 색 농담의 차이가 생겨 그 농담의 차이에 의해 인식마크를 형성할 수 있다.
인식마크 형성공정은 수지절연층의 어닐링을 겸하는 것이 바람직하다. 구체적으로는 인식마크 형성공정에 있어서의 열처리는 노출된 수지절연층의 표면에 열풍을 쐬는 처리이다. 이 경우, 종래의 기판제조시에 행하던 어닐공정과 인식마크 형성공정을 별개의 열처리로 행할 필요가 없어 다층 배선기판의 제조 비용을 낮게 억제할 수 있다.
또한, 코어기판을 갖지 않는 코어리스 배선기판의 제조방법으로서 본 발명의 제조방법(제2 방법)을 적용하는 것이 바람직하다. 구체적으로는 코어리스 배선기판의 제조방법은 지지기재상에 금속박을 통하여 복수의 수지절연층 및 복수의 도체층을 적층하는 적층공정과, 금속박의 계면에서 지지기재를 분리하여 기판이면측에 금속박을 노출시키는 기재 분리공정을 더 포함한다. 그리고, 기재 분리공정후에 도금층 제거공정을 행하면, 기판주면측의 더미 도금층을 에칭으로 제거함과 동시에 기판이면측의 금속박을 에칭에 의해 제거할 수 있다. 그 때문에, 종래의 제조방법과 동일한 공정수로 배선기판을 제조할 수 있어 제조 비용을 낮게 억제할 수 있다.
다층 배선기판을 구성하는 수지절연층은 열경화성 수지를 주체로 하는 빌드업재를 이용하여 형성되는 것이 바람직하다. 수지절연층의 형성 재료의 구체적인 예로서는 에폭시수지, 페놀수지, 우레탄수지, 실리콘수지, 폴리이미드수지 등의 열경화성 수지를 들 수 있다. 그 외에 이들 수지와 유리섬유(유리 직포나 유리 부직포)나 폴리아미드섬유 등의 유기섬유의 복합재료, 혹은 연속 다공질 PTFE 등의 삼차원 그물눈형상 불소계 수지 기재에 에폭시수지 등의 열경화성 수지를 함침시킨 수지-수지 복합재료 등을 사용하여도 된다.
다층 배선기판을 구성하는 도체층은 주로 구리로 이루어지며, 서브트랙티브법, 세미 애디티브법, 풀 애디티브법 등이라는 공지의 방법에 의해 형성된다. 구체적으로 말하면, 예를 들면 동박의 에칭, 무전해 구리도금 혹은 전해 구리도금 등의 방법이 적용된다. 또한, 스퍼터나 CVD 등의 방법에 의해 박막을 형성한 후에 에칭을 행함으로써 도체층을 형성하거나 도전성 페이스트 등의 인쇄에 의해 도체층을 형성하는 것도 가능하다.
또한, 칩 부품으로서는 IC칩이나 칩 콘덴서 이외에 칩 저항이나 칩 인덕터 등의 전자부품을 들 수 있다. 또한, IC칩으로서는 컴퓨터의 마이크로 프로세서로서 사용되는 IC칩, DRAM(Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory) 등의 IC칩을 들 수 있다.
도 1은 제1 실시형태에 있어서의 다층 배선기판의 개략 구성을 도시한 단면도
도 2는 제1 실시형태에 있어서의 다층 배선기판의 개략 구성을 도시한 평면도
도 3은 제1 및 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 4는 제1 및 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 5는 제1 및 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 6은 제1 및 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 7은 제1 및 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 8은 제1 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 9는 제1 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 10은 제1 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 11은 제1 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 12는 제1 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 13은 제1 실시형태의 제조방법에 있어서의 제품 도금층의 두께 불균형의 측정 결과를 나타내는 그래프
도 14는 종래 기술의 제조방법에 있어서의 제품 도금층의 두께 불균형의 측정 결과를 나타내는 그래프
도 15는 제1 실시형태의 제조방법 및 종래 기술의 제조방법의 각각에 있어서, IC칩 탑재영역의 사이즈와 제품 도금층의 두께 불균형의 관계를 나타내는 그래프
도 16은 제2 실시형태에 있어서의 다층 배선기판의 개략 구성을 도시한 단면도
도 17은 제2 및 제4 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 18은 제2 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 19는 제2 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 20은 제3 실시형태에 있어서의 다층 배선기판의 개략 구성을 도시한 단면도
도 21은 제3 실시형태에 있어서의 다층 배선기판의 개략 구성을 도시한 평면도
도 22는 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 23은 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 24는 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 25는 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 26은 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 27은 제3 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 28은 제4 실시형태에 있어서의 다층 배선기판의 개략 구성을 도시한 단면도
도 29는 제4 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 30은 제4 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 31은 제4 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
도 32는 제4 실시형태에 있어서의 다층 배선기판의 제조방법을 도시한 설명도
[본 발명의 제1 특징을 실시하기 위한 형태]
[제1 실시형태]
이하, 본 발명의 제1 특징을 다층 배선기판에 구체화한 제1 실시형태를 도 면에 기초하여 상세하게 설명한다. 도 1은 본 실시형태의 다층 배선기판의 개략 구성을 도시한 확대 단면도이고, 도 2는 상면측에서 본 다층 배선기판의 평면도이다.
도 1 및 도 2에 도시한 바와 같이 본 실시형태의 다층 배선기판(10)은 코어기판을 포함하지 않고 형성된 코어리스 배선기판이다. 다층 배선기판(10)은 동일한 수지절연재료를 주체로 한 복수의 수지절연층(20, 21, 22, 23, 24, 25, 26, 27)과 구리로 이루어지는 복수의 도체층(28)을 번갈아 적층하여 다층화한 배선적층부(30)를 갖고 있다. 각 수지절연층(20∼27)은 예를 들면 열경화성 에폭시수지를 주체로 한 빌드업재를 이용하여 형성되어 있다.
본 실시형태의 다층 배선기판(10)에 있어서, 배선적층부(30)의 상면(31)측(기판주면측)에는 접속 대상이 IC칩(칩 부품)인 복수의 IC칩 접속단자(41)(칩 부품 접속단자)와 접속 대상이 칩 콘덴서(칩 부품)인 복수의 콘덴서 접속단자(42)(칩 부품 접속단자)가 배치되어 있다. 배선적층부(30)의 상면(31)측에 있어서, 복수의 IC칩 접속단자(41)는 기판 중앙부에 형성된 칩 탑재영역(43)에서 어레이형상으로 배치되어 있다. 또한, 콘덴서 접속단자(42)는 IC칩 접속단자(41)보다도 면적이 큰 접속단자이며, 칩 탑재영역(43)보다도 외주측에 배치되어 있다. 또한, 도 2에 도시한 바와 같이 본 실시 형태의 칩 탑재영역(43)은 세로치수가 X(㎝) 또한 가로치수가 Y(㎝)인 직사각형상의 칩 탑재영역(43)으로 되어 있다.
복수의 IC칩 접속단자(41) 및 복수의 콘덴서 접속단자(42)는 최외층의 수지절연층(27)상에서 볼록 설치되어 있다. 이들 IC칩 접속단자(41) 및 콘덴서 접속단자(42)는 구리층을 주체로 하여 구성되어 있고, 구리층의 상면 및 측면을 구리 이외의 도금층(46)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 갖고 있다.
한편, 배선적층부(30)의 하면(32)측(기판이면측)에는 접속 대상이 마더보드(모기판)인 복수의 모기판 접속단자(45)가 어레이형상으로 배치되어 있다. 이들 모기판 접속단자(45)는 상면(31)측 IC칩 접속단자(41) 및 콘덴서 접속단자(42)보다도 면적이 큰 접속단자이다.
배선적층부(30)의 하면(32)측에 있어서 최외층의 수지절연층(20)에는 복수의 개구부(37)가 형성되어 있고, 이들 복수의 개구부(37)에 대응하여 모기판 접속단자(45)가 배치되어 있다. 구체적으로는 모기판 접속단자(45)는 단자 외면의 높이가 수지절연층(20)의 표면보다도 낮아지도록 하는 상태에서 개구부(37)내에 배치되어 있고, 단자 외면의 외주부가 최외층의 수지절연층(20)에 의해 피복되어 있다. 모기판 접속단자(45)는 구리층을 주체로 하여 구성되어 있고, 개구부(37)내에서 노출되는 구리층의 하면만을 구리 이외의 도금층(48)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 갖고 있다.
수지절연층(21∼27)에는 각각 비어홀(33) 및 필드비어도체(34)가 형성되어 있다. 각 비어도체(34)는 모두 동일 방향으로(도 1에서는 하면측에서 상면측을 향함에 따라) 직경이 커지는 형상을 갖고, 각 도체층(28), IC칩 접속단자(41), 콘덴서 접속단자(42) 및 모기판 접속단자(45)를 서로 전기적으로 접속하고 있다.
상기 구성의 다층 배선기판(10)은 예를 들면 이하의 순서로 제작된다.
먼저, 충분한 강도를 갖는 지지기판(50)(유리에폭시 기판 등)을 준비하고, 그 지지기판(50)상에 수지절연층(20∼27) 및 도체층(28)을 빌드업하여 배선적층부(30)를 형성한다.
상세하게 설명하면, 도 3에 도시한 바와 같이 지지기판(50)상에 에폭시수지로 이루어지는 시트상의 절연수지 기재를 점착하여 바탕수지절연층(51)을 형성함으로써, 지지기판(50) 및 바탕수지절연층(51)으로 이루어지는 기재(52)를 얻는다. 그리고, 기재(52)의 바탕수지절연층(51)의 상면에 적층금속시트체(54)를 배치한다. 여기서, 바탕수지절연층(51)상에 적층금속시트체(54)를 배치함으로써, 이후의 제조공정에서 적층금속시트체(54)가 바탕수지절연층(51)으로부터 벗겨지지 않을 정도의 밀착성이 확보된다. 적층금속시트체(54)는 2매의 동박(55, 56)을 박리 가능한 상태로 밀착시켜 이루어진다. 구체적으로는 금속도금(예를 들면 크롬도금, 니켈도금, 티탄도금, 또는 이들의 복합 도금)을 통하여 동박(55), 동박(56)이 배치된 적층금속시트체(54)가 형성되어 있다.
다음에, 기재(52)상에서 적층금속시트체(54)를 둘러싸도록 시트상의 수지절연층(20)을 배치하고, 수지절연층(20)을 점착한다. 여기서, 수지절연층(20)은 적층금속시트체(54)와 밀착함과 아울러 그 적층금속시트체(54)의 주위 영역에서 바탕수지절연층(51)과 밀착함으로써 적층금속시트체(54)를 밀봉한다(도 4 참조). 그리고, 예를 들면 엑시머 레이저나 UV 레이저나 CO2 레이저 등을 이용하여 레이저 가공을 실시함으로써 수지절연층(20)의 소정 위치에 동박(55)의 일부를 노출시키는 개구부(37)를 형성한다. 그 후, 무전해 구리도금을 행하여 개구부(37)내 및 수지절연층(20)을 덮는 전체면 도금층을 형성한다.
그리고, 수지절연층(20)의 상면에 도금 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 수지절연층(20)상에 도금 레지스트를 형성한다. 그 후, 도금 레지스트를 형성한 상태에서 선택적으로 전해 구리도금을 행하여 적층금속시트체(54)의 동박(55)상에 금속도체부(58)를 형성함과 아울러 수지절연층(20)상에 도체층(28)을 형성한 후, 도금 레지스트를 박리한다(도 5 참조). 또한, 도금 레지스트의 박리에 의해 노출되며, 수지절연층(20)을 덮는 전체면 도금층을 제거한다.
금속도체부(58) 및 도체층(28)이 형성된 수지절연층(20)의 상면에 시트상의 수지절연층(21)을 배치하고, 수지절연층(21)을 점착한다. 그리고, 예를 들면 엑시머 레이저나 UV 레이저나 CO2 레이저 등을 이용하여 레이저 가공을 실시함으로써 수지절연층(21)의 소정 위치(금속도체부(58)의 상부 위치)에 비어홀(33)을 형성한다. 그 다음에, 과망간산칼륨 용액 등의 에칭액을 이용하여 각 비어홀(33)내의 스미어를 제거하는 디스미어 공정을 행한다. 또한, 디스미어 공정으로서는 에칭액을 이용한 처리 이외에 예를 들면 O2 플라스마에 의한 플라스마 애싱의 처리를 행하여도 된다.
디스미어 공정후, 종래 공지의 방법에 따라 무전해 구리도금 및 전해 구리도금을 행함으로써, 각 비어홀(33)내에 비어도체(34)를 형성한다. 또한, 종래 공지의 방법(예를 들면 세미 애더티브법)에 의해 에칭을 행함으로써 수지절연층(21)상에 도체층(28)을 패턴 형성한다(도 6 참조).
또한, 다른 수지절연층(22∼27) 및 도체층(28)에 대해서도 전술한 수지절연층(21) 및 도체층(28)과 마찬가지의 방법에 의해 형성하여 수지절연층(21)상에 적층해 간다. 그리고, 최외층의 수지절연층(27)에 대하여 레이저 구멍가공을 실시함으로써 비어홀(33)을 형성한다(도 7 참조). 그 다음에 과망간산칼륨 용액 등의 에칭액을 이용하여 각 비어홀(33) 내의 스미어를 제거하는 디스미어 공정을 행한다. 또한, 무전해 구리도금을 행하여 수지절연층(27)의 비어홀(33)내 및 수지절연층(27)을 덮는 전체면 도금층을 형성한다.
그리고, 수지절연층(27)의 상면에 도금 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 수지절연층(27)상에 도금 레지스트를 형성한다. 그 후, 도금 레지스트를 형성한 상태에서 선택적으로 전해 구리도금을 행한다(도금층 형성공정). 그 결과, 도 8에 도시한 바와 같이 수지절연층(27)의 비어홀(33)내에 비어도체(34)를 형성함과 아울러 비어도체(34)의 상부에 IC칩 접속단자(41) 및 콘덴서 접속단자(42)의 구리층이 되는 제품 도금층(61)을 형성한다. 또한, 제품 도금층(61)의 주위에 더미 도금층(62)을 형성한다. 그 후, 수지절연층(27)의 상면에서 제품 도금층(61) 및 더미 도금층(62)을 남기면서 전체면 도금층을 제거한다. 또한, IC칩 접속단자(41)로서는 비어도체(34)를 통하여 내층측 도체층(28)과 접속되는 접속단자 이외에 내층측 도체층과 접속되지 않는 접속단자가 존재하고 있다. 도 8에는 비어도체(34)에 접속되는 IC칩 접속단자(41)만 도시되어 있지만, 비어도체(34)에 접속되어 있지 않은 IC칩 접속단자(41)도 수지절연층(27)상의 칩 탑재영역(43)에 형성되어 있다.
도 9에 도시한 바와 같이 본 실시형태의 더미 도금층(62)은 수지절연층(27)의 상면에 있어서, IC칩 접속단자(41)의 형성영역{칩 탑재영역(43)}이나 콘덴서 접속단자(42)의 형성영역을 제외한 거의 전체면을 덮도록 플레인상 패턴(솔리드 패턴)의 도체층으로서 형성되어 있다. 여기서, 수지절연층(27)의 표면{기판주면이 되는 상면(31)}에 대한 제품 도금층(61){IC칩 접속단자(41) 및 콘덴서 접속단자(42)}의 면적 비율은 7% 정도이고, 그 제품 도금층(61)에 더미 도금층(62)을 더한 도금층 전체의 면적 비율은 90% 이상이 되도록 더미 도금층(62)이 형성되어 있다.
상기한 도금층 형성공정후, 최외층의 수지절연층(27)의 수지 표면에 대하여 그 상방으로부터 예를 들면 180℃의 열풍을 가하는 열처리를 행하여도 된다. 이 열처리를 행하면, 노출되어 있는 수지절연층(27)의 수지 표면이 변색한다. 한편, 더미 도금층(62)으로 덮여 있는 수지절연층(27)의 수지 표면은 변색하지 않는다. 따라서, 예를 들면 더미 도금층(62)에 소정의 패턴 형상을 형성해 두면, 수지 표면에 그 패턴 형상에 맞는 색 농담의 차이를 일으킬 수 있다. 또한, 이 단계에서의 열처리는 어닐링을 겸하는 것이기 때문에, 수지절연층(27)을 경화시킴과 아울러 제품 도금층(61)에 가해지는 내부응력을 해방할 수 있다고 하는 메리트가 있다.
전술한 빌드업 공정을 행함으로써 기재(52)상에 적층금속시트체(54), 수지절연층(20∼27), 도체층(28), 제품 도금층(61) 및 더미 도금층(62)을 적층한 배선적층체(60)가 형성된다.
그리고, 배선적층체(60)의 상면에 에칭 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 제품 도금층(61)의 표면을 덮도록 에칭 레지스트(65)(도 10 참조)를 형성한다(레지스트 형성공정).
에칭 레지스트(65)의 형성후, 배선적층체(60)를 다이싱 장치(도시생략)에 의해 절단하여 배선적층부(30)가 되는 부분의 주위 영역을 제거한다. 이 절단에 의해 수지절연층(20)으로 밀봉되어 있던 적층금속시트체(54)의 외측 가장자리부가 노출된 상태가 된다. 즉, 주위 영역의 제거에 의해 바탕수지절연층(51)과 수지절연층(20)의 밀착부분이 없어진다. 그 결과, 배선적층부(30)와 기재(52)는 적층금속시트체(54)만을 통하여 연결된 상태가 된다.
여기서, 도 11에 도시한 바와 같이 적층금속시트체(54)에 있어서의 1쌍의 동박(55, 56)의 계면에서 박리함으로써 배선적층부(30)로부터 기재(52)를 제거하여 배선적층부(30)의 하면(32)상에 있는 동박(55)을 노출시킨다(기재 분리공정).
그 후, 배선적층부(30)에 대하여 에칭을 행함으로써 배선적층부(30)의 상면(31)측에서 노출되어 있는 더미 도금층(62)을 제거한다(도금층 제거공정). 또한, 이와 동시에 배선적층부(30)의 하면(32)측에서 노출되어 있는 동박(55)을 전체적으로 제거함과 아울러 금속도체부(58)의 하측의 일부를 제거한다. 그 결과, 수지절연층(24)에 개구부(37)가 형성됨과 아울러 개구부(37)내에 남은 금속도체부(58)가 모기판 접속단자(45)가 된다(도 12 참조).
또한, 배선적층부(30)의 상면(31)에 형성되어 있는 에칭 레지스트(65)를 제거한다. 그 후, IC칩 접속단자(41)의 표면, 콘덴서 접속단자(42)의 표면, 모기판 접속단자(45)의 표면에 대하여 무전해 니켈도금, 무전해 금도금을 순차 실시한다. 그 결과, 각 접속단자(41, 42, 45)의 표면에 도금층(46, 48)이 형성된다. 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)을 제조한다.
본 발명자들은 상기와 같이 제조한 다층 배선기판(10)에 있어서, 기판주면(31)측에 형성된 IC칩 접속단자(41) 및 콘덴서 접속단자(42)에 있어서의 각 제품 도금층(61)의 두께 불균형을 측정하였다. 그 결과를 도 13에 나타내고 있다. 또한, 더미 도금층(62)을 형성하지 않고, 제품 도금층(61)을 형성한 종래의 제조방법의 경우에 대해서도 각 제품 도금층(61)의 두께 불균형을 측정하였다. 그 결과를 도 14에 나타내고 있다. 또한, 여기서는 4개의 측정개소(P1∼P4)의 두께 불균형을 측정하였다.
구체적으로는 제1 측정개소(P1)는 칩 탑재영역(43)의 외주부에 있어서 비어도체(34)에 접속되어 있지 않은 IC칩 접속단자(41)의 제품 도금층(61)이고, 제2 측정개소(P2)는 칩 탑재영역(43)의 외주부에 있어서 비어도체(34)에 접속되는 IC칩 접속단자(41)의 제품 도금층(61)이다. 또한, 제3 측정개소(P3)는 칩 탑재영역(43)의 중앙부에 있어서의 IC칩 접속단자(41)의 제품 도금층(61)이고, 제4 측정개소(P4)는 콘덴서 접속단자(42)의 제품 도금층(61)이다. 또한, 제1∼제3 측정개소(P1∼P3)에 대해서는 60개의 IC칩 접속단자(41)의 제품 도금층(61)에 대하여 두께 불균형을 측정하고 있다. 또한, 제4 측정개소에서는 48개의 콘덴서 접속단자(42)의 제품 도금층(61)에 대하여 두께 불균형을 측정하였다.
도 14에 도시한 바와 같이 종래의 제조방법에서는 더미 도금층(62)이 형성되어 있지 않기 때문에 각 제품 도금층(61)의 두께 불균형이 커졌다. 구체적으로는 제1 측정개소(P1)의 도금두께의 평균값은 24.72㎛이고, 표준편차는 2.50이었다. 제2 측정개소(P2)의 도금두께의 평균값은 20.99㎛이고, 표준편차는 5.20이었다. 제3 측정개소(P3)의 도금두께의 평균값은 10.08㎛이고, 표준편차는 2.31이었다. 제4 측정개소(P4)의 도금두께의 평균값은 36.58㎛이고, 표준편차는 8.92였다.
이와 같이 IC칩 접속단자(41)가 되는 각 제품 도금층(61){측정개소(P1∼P3)}에서는 접속되는 비어도체(34)의 유무나 형성 위치에 따라 두께 불균형이 발생한다. 또한, 콘덴서 접속단자(42)가 되는 제품 도금층(61){측정개소(P4)}에 대해서는 기판주면의 외주측에서 점재하여 형성되기 때문에 전류집중이 일어나기 쉽다. 그 때문에 제품 도금층(61)의 도금두께가 비교적 두꺼워지고, 또한 두께 불균형도 커졌다.
한편, 도 13에 도시한 바와 같이 본 실시형태의 제조방법에서는 각 제품 도금층(61)의 두께 불균형은 작아졌다. 구체적으로는 제1 측정개소(P1)의 도금두께의 평균값은 12.85㎛이고, 표준편차는 1.16이었다. 제2 측정개소(P2)의 도금두께의 평균값은 12.51㎛이고, 표준편차는 1.53이었다. 제3 측정개소(P3)의 도금두께의 평균값은 12.90㎛이고, 표준편차는 1.47이었다. 제4 측정개소(P4)의 도금두께의 평균값은 12.51㎛이고, 표준편차는 1.21이었다. 이와 같이 더미 도금층(62)을 제품 도금층(61)의 주위에 형성함으로써 각 제품 도금층(61)의 두께 불균형을 억제할 수 있었다.
또한, 본 발명자들은 IC칩 탑재영역(43)의 사이즈와 제품 도금층(61)의 두께 불균형의 관계를 조사하기 위해서 이하의 내용을 실시하였다. 여기서는 IC칩 탑재영역(43)의 사이즈를 변경하여(즉, X, Y의 값을 변경하여) 제1 실시형태의 제조방법으로 다층 배선기판(10)을 여러 개 제작하였다. 또한, 기판주면(31)측에 형성된 IC칩 접속단자(41)에 있어서의 제품 도금층(61)의 두께의 설계값을 Z(㎛)로 하였다. 보다 구체적으로 말하면, Z=15㎛로 설정하여 제품 도금층(61)을 형성하였다. 또한, 더미 도금층 형성영역에서 차지하는 더미 도금층(62)의 면적 비율을 30%∼100%의 범위내에서 설정함과 아울러 제품 도금층(61)과 더미 도금층(62)의 거리를 0.1㎜∼10㎜의 범위내에서 설정하였다. 그리고, 제품 도금층(61)의 두께(㎛)를 IC칩 탑재영역(43)의 코너부와 중앙부에 있어서 각각 5포인트 측정하였다. 이때의 제품 도금층(61)의 두께의 실측값의 표준편차(σ)(㎛)를 구하였다. 그 결과를 도 15의 그래프에 나타낸다. 또한, 도 15의 그래프에서는 세로축이 표준편차(σ), 가로축이 IC칩 탑재영역(43)의 대각선의 절반 길이(바꾸어 말하면, IC칩 탑재영역(43)의 코너부와 중앙부의 이간 거리)로 되어 있다.
도 15에 나타내는 바와 같이 제1 실시형태의 제조방법으로 제작한 다층 배선기판(10)에 있어서는, IC칩 탑재영역(43)의 사이즈 여하에 관계없이 표준편차(σ)의 값이 하기의 관계식을 만족하는 것이 분명해졌다.
Figure 112014124604411-pat00002
이에 대하여 더미 도금층(62)을 형성하지 않고, 제품 도금층(61)만을 형성한 종래의 제조방법으로 다층 배선기판(10)을 여러 개 제작하였다. 그리고, 마찬가지의 방법에 의해 제품 도금층(61)의 두께(㎛)를 IC칩 탑재영역(43)의 코너부와 중앙부에 있어서 각각 5포인트 측정하고, 제품 도금층(61)의 두께의 실측값의 표준편차(σ)(㎛)를 구하였다. 그 결과도 도 15의 그래프에 나타낸다. 이에 따르면, 종래의 제조방법에 의한 경우에는 분명히 표준편차(σ)의 값이 커지고, 두께 불균형이 증대하는 것을 알 수 있었다. 그러므로, 이들에 대해서는 상기 관계식을 만족하지 않는 것으로 되었다.
따라서, 본 발명의 제1 특징에 의한 제1 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 제1 실시형태에서는 다층 배선기판(10)의 상면(31)상에 있어서 IC칩 접속단자(41) 및 콘덴서 접속단자(42)가 되는 제품 도금층(61)에 더하여 그 제품 도금층(61)의 주위에 더미 도금층(62)이 형성된다. 이 경우, 다층 배선기판(10)의 상면(31)에 있어서의 도금층(61, 62)의 면적 비율을 늘릴 수 있어 도금전류의 집중이 회피되어 제품 도금층(61)의 두께 불균형이 해소된다. 그 결과, 다층 배선기판(10)에 있어서 복수의 IC칩 접속단자(41) 및 복수의 콘덴서 접속단자(42)를 균일한 두께로 형성할 수 있다. 따라서, 다층 배선기판(10)을 이용하면, IC칩 및 칩 콘덴서와 각 접속단자(41, 42)의 접속 신뢰성을 향상시킬 수 있다.
(2) 제1 실시형태에서는 레지스트 형성공정에서 제품 도금층(61)을 덮도록 에칭 레지스트를 형성한 후, 도금층 제거공정에서 더미 도금층이 에칭에 의해 제거된다. 이 경우, 다층 배선기판(10)의 상면에는 각 접속단자(41, 42)가 되는 제품 도금층(61)만 남는다. 그 때문에, 땜납 습성을 향상시키기 위한 도금층(46)을 제품 도금층(61)의 표면에만 확실하게 형성할 수 있다. 또한, 더미 도금층(62)이 제거되기 때문에 IC칩이나 칩 콘덴서가 더미 도금층(62)에 잘못 접속된다고 하는 문제도 회피된다.
(3) 제1 실시형태에서는 기재 분리공정후에 도금층 제거공정을 행하도록 하고 있다. 이 경우, 다층 배선기판(10)의 상면(31)측 더미 도금층(62)을 에칭에 의해 제거함과 동시에 하면(32)측 동박(55)을 에칭에 의해 제거할 수 있다. 그 때문에, 종래의 제조방법과 동일한 공정수로 다층 배선기판(10)을 제조할 수 있어 제조 비용을 낮게 억제할 수 있다.
(4) 제1 실시형태에서는 수지절연층(27)의 상면(31)에 대한 IC칩 접속단자(41) 및 콘덴서 접속단자(42)의 제품 도금층(61)의 면적 비율은 7% 정도로 제품 도금층(61)의 면적 비율이 비교적 작다. 그 때문에, 수지절연층(27)의 상면(31)에 있어서의 도금층의 면적 비율이 90% 이상이 되도록 면적이 큰 더미 도금층(62)이 형성되어 있다. 이 경우, 제품 도금층(61)의 10배 이상의 면적 비율이 되도록 더미 도금층(62)이 형성되어 있다. 이와 같이 하면, 도금전류의 집중을 확실히 회피할 수 있어 각 접속단자(41, 42)의 제품 도금층(61)을 균일한 두께로 형성할 수 있다.
[제2 실시형태]
이하, 본 발명의 제1 특징을 다층 배선기판에 구체화한 제2 실시형태를 도 면에 기초하여 상세하게 설명한다. 도 16은 본 실시형태의 다층 배선기판의 개략 구성을 도시한 확대 단면도이다. 상기 제1 실시형태에서는 코어기판을 포함하지 않고 형성된 코어리스 배선기판에 구체화하였으나, 본 실시형태에서는 코어기판을 갖는 다층 배선기판에 구체화하고 있다.
도 16에 도시한 바와 같이 본 실시형태의 다층 배선기판(100)은 직사각형 판상의 코어기판(101)과, 코어기판(101)의 코어주면(102)상에 형성되는 제1 빌드업층(111)과, 코어기판(101)의 코어이면(103)상에 형성되는 제2 빌드업층(112)으로 이루어진다.
본 실시형태의 코어기판(101)은 예를 들면 보강재로서의 유리천에 에폭시수지를 함침시켜 이루어지는 수지절연재(유리에폭시재)로 구성되어 있다. 코어기판(101)에는 복수의 스루홀 도체(106)가 코어주면(102) 및 코어이면(103)을 관통하도록 형성되어 있다. 또한, 스루홀 도체(106)의 내부는 예를 들면 에폭시수지 등의 폐색체(107)로 매립되어 있다. 또한, 코어기판(101)의 코어주면(102) 및 코어이면(103)에는 구리로 이루어지는 도체층(121)이 패턴 형성되어 있고, 각 도체층(121)은 스루홀 도체(106)에 전기적으로 접속되어 있다.
코어기판(101)의 코어주면(102)상에 형성된 제1 빌드업층(111)은 열경화성 수지(에폭시수지)로 이루어지는 3층의 수지절연층(133, 135, 137)과 구리로 이루어지는 도체층(122)을 번갈아 적층한 구조를 갖고 있다. 최외층의 수지절연층(137)의 상면(141)(기판주면)상에는 상기 제1 실시형태와 마찬가지로 기판 중앙부에 복수의 IC칩 접속단자(41)(칩 부품 접속단자)가 어레이형상으로 배치됨과 아울러 IC칩 접속단자(41)보다도 외측에 복수의 콘덴서 접속단자(42)(칩 부품 접속단자)가 배치되어 있다. 이들 IC칩 접속단자(41) 및 콘덴서 접속단자(42)는 구리층을 주체로 하여 구성되어 있고, 구리층의 상면 및 측면을 도금층(46)으로 덮은 구조를 갖고 있다. 또한, 수지절연층(133, 135, 137)에는 각각 비어홀(33) 및 필드비어도체(34)가 형성되어 있다. 각 비어도체(34)는 도체층(121, 122)이나 각 접속단자(41, 42)에 전기적으로 접속하고 있다.
코어기판(101)의 코어이면(103)상에 형성된 제2 빌드업층(112)은 전술한 제1 빌드업층(111)과 거의 동일한 구조를 갖고 있다. 즉, 제2 빌드업층(112)은 3층의 수지절연층(134, 136, 138)과 도체층(122)을 번갈아 적층한 구조를 갖고 있다. 최외층의 수지절연층(138)의 하면(142)(기판이면)상에는 복수의 모기판 접속단자(45)가 형성되어 있다. 이들 모기판 접속단자(45)는 구리층을 주체로 하여 구성되어 있고, 구리층의 아래 및 측면을 도금층(48)으로 덮은 구조를 갖고 있다. 또한, 수지절연층(134, 136, 138)에도 비어홀(33) 및 비어도체(34)가 형성되어 있다. 각 비어도체(34)는 도체층(121, 122)이나 접속단자(45)에 전기적으로 접속되어 있다.
다음에, 본 실시형태의 다층 배선기판(100)의 제조방법에 대하여 기술한다.
우선, 유리에폭시로 이루어지는 기재의 양면에 동박이 점착된 동장 적층판을 준비한다. 그리고, 드릴기를 이용해서 펀칭가공을 행하여 동장 적층판의 표리면을 관통하는 관통공(도시생략)을 소정 위치에 미리 형성해 둔다. 그리고, 동장 적층판의 관통공의 내면에 대한 무전해 구리도금 및 전해 구리도금을 행함으로써 관통공내에 스루홀 도체(106)를 형성한다. 그 후, 스루홀 도체(106)의 공동부를 절연수지 재료(에폭시수지)로 메워 폐색체(107)를 형성한다.
또한, 무전해 구리도금 및 전해 구리도금을 행함으로써 폐색체(107)의 노출 부분을 포함한 동장 적층판의 표면에 구리도금층을 형성한 후, 그 구리도금층 및 동박을 예를 들면 서브트랙티브법에 의해 패터닝한다. 그 결과, 도 17에 도시한 바와 같이 도체층(121) 및 스루홀 도체(106)가 형성된 코어기판(101)을 얻는다.
그리고, 상기 제1 실시형태와 마찬가지의 빌드업 공정을 행함으로써, 코어기판(101)의 코어주면(102)상에 제1 빌드업층(111)을 형성함과 아울러 코어기판(101)의 코어이면(103)상에도 제2 빌드업층(112)을 형성한다. 이때, 제1 빌드업층(111)의 최외층이 되는 수지절연층(137)의 상면(141)에 각 접속단자(41, 42)가 되는 제품 도금층(61)을 형성함과 아울러 그 제품 도금층(61)의 주위에 더미 도금층(62)을 형성한다(도 18 참조). 또한, 이 공정에 있어서 제2 빌드업층(112)의 최외층이 되는 수지절연층(138)의 하면(142)에 모기판 접속단자(45)가 되는 제품 도금층(61)을 형성함과 아울러 그 제품 도금층(61)의 주위에도 더미 도금층(62)을 형성한다(도 18 참조).
그 후, 제1 빌드업층(111)의 표면{수지절연층(137)의 상면(141)}에 에칭 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 제품 도금층(61)의 표면을 덮는 에칭 레지스트(65)를 형성한다(도 19 참조). 또한, 제2 빌드업층(112)의 표면{수지절연층(138)의 하면(142)}에 에칭 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 제품 도금층(61)의 표면을 덮는 에칭 레지스트(65)를 형성한다(도 19 참조).
에칭 레지스트(65)의 형성후에 에칭을 행함으로써, 각 빌드업층(111, 112)의 표면에 노출되어 있는 더미 도금층(62)을 제거하고, 그 후 에칭 레지스트(65)를 제거한다. 그리고, IC칩 접속단자(41)의 표면, 콘덴서 접속단자(42)의 표면, 모기판 접속단자(45)의 표면에 대하여 무전해 니켈도금, 무전해 금도금을 순차 실시한다. 그 결과, 각 접속단자(41, 42, 45)의 표면에 도금층(46, 48)이 형성된다. 이상의 공정을 거침으로써 도 16의 다층 배선기판(100)을 제조한다.
따라서, 본 발명의 제1 특징에 의한 제2 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 제2 실시형태에서도 수지절연층(137)의 상면(141)상에 있어서 IC칩 접속단자(41) 및 콘덴서 접속단자(42)가 되는 제품 도금층(61)에 더하여 그 제품 도금층(61)의 주위에 더미 도금층(62)이 형성된다. 이 경우, 수지절연층(137)의 상면(141)에 있어서의 도금층(61, 62)의 면적 비율을 늘릴 수 있어 도금전류의 집중이 회피되어 제품 도금층(61)의 두께 불균형이 해소된다. 그 결과, 다층 배선기판(100)에 있어서 복수의 IC칩 접속단자(41) 및 복수의 콘덴서 접속단자(42)를 균일한 두께로 형성할 수 있다. 따라서, 다층 배선기판(100)을 이용하면, IC칩 및 칩 콘덴서의 칩 부품과 각 접속단자(41, 42)의 접속 신뢰성을 향상시킬 수 있다.
(2) 제2 실시형태에서는 수지절연층(138)의 하면(142)상에 있어서 모기판 접속단자(45)가 되는 제품 도금층(61)의 주위에 더미 도금층(62)이 형성되어 있다. 이와 같이 하면, 도금전류의 집중이 회피되어 각 접속단자(45)의 제품 도금층(61)의 두께 불균형을 억제할 수 있다. 그 결과, 다층 배선기판(100)에 있어서, 복수의 모기판 접속단자(45)를 균일한 두께로 형성할 수 있어 모기판 접속단자(45)와의 접속 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 제1 및 제2 실시형태는 이하와 같이 변경할 수도 있다.
상기 각 실시형태에서는 더미 도금층(62)을 에칭 제거하고 있었으나, 이 더미 도금층(62)을 남긴 상태로 다층 배선기판(10, 100)을 완성시킬 수도 있다. 이 경우, 더미 도금층(62)은 내층측의 도체층(28, 122)과 전기적으로 접속되어 있지 않기 때문에, 더미 도금층(62)이 존재하고 있어도 다층 배선기판(10, 100)의 전기 성능은 악화되지 않는다. 또한, 다층 배선기판(10, 100)에서는 비교적 광면적의 더미 도금층(62)을 갖춘 구성이 되므로 방열성을 높일 수 있다. 또한, 제1 실시형태의 다층 배선기판(10)과 같이 코어를 갖지 않는 다층 배선기판(10)에서는 기판 강도가 약해지지만, 더미 도금층(62)을 형성함으로써 그 기판 강도를 높일 수 있다. 그 결과, 다층 배선기판(10)의 휨을 억제할 수 있다.
상기 각 실시형태에서는 다층 배선기판(10, 100)의 상면(31, 141)에 있어서 IC칩 접속단자(41)가 되는 제품 도금층(61)에 더하여 콘덴서 접속단자(42)가 되는 제품 도금층(61)의 주위에도 더미 도금층(62)이 형성되어 있었으나, 이에 한정되는 것은 아니다. 예를 들면, 콘덴서 접속단자(42)는 두께 불균형이 있어도 칩 콘덴서의 접속이 가능하고, 접속단자의 두께 불균형은 콘덴서 접속단자(42)보다도 IC칩 접속단자(41) 쪽이 문제가 된다. 따라서, 도금층 형성공정에 있어서 IC칩 접속단자(41)가 되는 제품 도금층(61)의 주위에만 더미 도금층(62)을 형성하고, 콘덴서 접속단자(42)가 되는 제품 도금층(61)의 주위에는 더미 도금층(62)을 형성하지 않도록 한다. 이렇게 하여도 IC칩 접속단자(41)의 두께 불균형을 억제할 수 있어 IC칩과의 접속 신뢰성을 충분히 확보할 수 있다.
상기 각 실시형태에 있어서, 도금층 형성공정에서 형성되는 더미 도금층(62)은 메시를 갖지 않는 솔리드 패턴이었으나, 이에 한정되는 것은 아니다. 예를 들면, 메시를 갖는 플레인상의 더미 도금층(62)을 형성할 수도 있다. 이와 같이 메시를 갖는 플레인상의 더미 도금층(62)을 형성함으로써 도금층의 면적 비율을 보다 정확하게 조정할 수 있다.
상기 각 실시형태에서는, 내층측 도체층(28, 122)과 거의 동일한 두께(10㎛ 정도의 두께)의 각 접속단자(41, 42)를 형성하는 것이었으나, 이에 한정되는 것은 아니다. 예를 들면, 내층측 도체층(28, 122)보다도 두꺼워 예컨대 30㎛ 이상의 두께를 갖는 포스트상의 접속단자(포스트 전극)를 형성하도록 할 수도 있다. 이와 같이 비교적 두꺼운 접속단자를 형성하는 경우이더라도 더미 도금층(62)을 형성함으로써 각 접속단자를 균일한 두께로 형성할 수 있다.
다음에, 특허 청구 범위에 기재된 기술적 사상 외에 전술한 각 실시형태에 의해 파악되는 기술적 사상을 이하에 열거한다.
(1) 수단 1에 있어서, 상기 기판주면상에는 상기 칩 부품 접속단자로서 IC칩을 접속 가능한 복수의 IC칩 접속단자와 칩 콘덴서를 접속 가능한 복수의 콘덴서 접속단자가 설치되는 것을 특징으로 하는 다층 배선기판의 제조방법.
(2) 수단 1에 있어서, 상기 더미 도금층은 플레인상 패턴인 것을 특징으로 하는 다층 배선기판의 제조방법.
(3) 수단 1에 있어서, 상기 더미 도금층은 메시를 갖는 플레인상 패턴인 것을 특징으로 하는 다층 배선기판의 제조방법.
(4) 수단 1에 있어서, 상기 더미 도금층은 인접하는 상기 제품 도금층의 형상 및 사이즈에 대응한 패턴을 갖는 것을 특징으로 하는 다층 배선기판의 제조방법.
(5) 수단 1에 있어서, 상기 도금층 형성공정에서는 내층측 상기 도체층과 상기 칩 부품 접속단자에 연결되는 필드비어를 상기 도금층과 동시에 형성하는 것을 특징으로 하는 다층 배선기판의 제조방법.
(6) 수단 1에 있어서, 상기 도금층 형성공정에서는 상기 더미 도금층이 상기 제품 도금층의 10배 이상의 면적 비율이 되도록 상기 더미 도금층을 형성하는 것을 특징으로 하는 다층 배선기판의 제조방법.
(7) 수단 1에 있어서, 상기 제품 도금층 및 상기 더미 도금층은 구리도금으로 형성되는 것을 특징으로 하는 다층 배선기판의 제조방법.
(8) 수단 1에 있어서, 상기 수지절연층은 열경화성 수지를 주체로 하는 빌드업재를 이용하여 형성되는 것을 특징으로 하는 다층 배선기판의 제조방법.
[본 발명의 제2 특징을 실시하기 위한 형태]
[제3 실시형태]
이하, 본 발명의 제2 특징을 다층 배선기판에 구체화한 제3 실시형태를 도 면에 기초하여 상세하게 설명한다. 도 20은 본 실시형태의 다층 배선기판의 개략 구성을 도시한 확대 단면도이고, 도 21은 상면측에서 본 다층 배선기판의 평면도이다.
도 20 및 도 21에 도시한 바와 같이 본 실시형태의 다층 배선기판(10)은 코어기판을 포함하지 않고 형성된 코어리스 배선기판이다.
이 다층 배선기판의 기본적 구성 및 작성 순서는 제1 실시형태의 그들과 동일하다. 따라서, 제1 실시형태와 상이한 구성 및 작성 순서만을 이하에 기술한다.
*도 21에 도시한 바와 같이, 다층 배선기판(10)에 있어서 상면(31)측에서 노출되는 최외층의 수지절연층(27)은 수지 표면의 색 농담의 차이에 의해 형성된 인식마크(71, 72, 73)를 구비하고 있다. 본 실시형태에서는 인식마크로서 회사명 등을 나타내는 문자의 마크(71)나 제조번호를 나타내는 숫자의 마크(72)가 외측 가장자리부(도 21에서는 왼쪽 상측의 가장자리부)에 형성됨과 아울러 칩 탑재영역(43)의 모서리부 근방에 IC칩의 위치결정용 마크(73)가 형성되어 있다. 또한, 최외층의 수지절연층(27)은 수지 표면의 색 농담의 차이에 의해 형성되어 그물눈형상의 패턴이 규칙적으로 배열된 무늬(74)를 구비하고 있다. 이 무늬(74)는 상면(31)측에서 노출된 수지절연층(27)의 거의 전체면에 형성되어 있다.
또한, 다층 배선기판(10)에 있어서 상면(31)측 외측 가장자리부가 되는 기판 모서리부(도 21에서는 기판 오른쪽 상측의 모서리부)에는 도체부(75)를 노출시켜 되는 위치결정용 마크(76)를 구비하고 있다. 본 실시형태에서는 위치결정용 마크(76)의 도체부(75)는 최외층의 수지절연층(27)상에 도금을 실시함으로써 형성되어 있다. 이 위치결정용 마크(76)는 최외층의 수지절연층(27)의 수지 표면과 도체부(75) 표면의 광반사율의 차이를 도시하지 않은 검출 장치로 검출함으로써 인식된다.
전술한 바와 같이 상기 구성의 다층 배선기판(10)의 예시적 제작 순서는 제1 실시형태의 그것과 기본적으로 동일하다. 따라서, 제1 실시형태와 상이한 예시적 제작 순서만을 이하에 기술한다.
도금층 형성공정까지 제1 실시형태와 동일한 순서를 행한다. 그 결과, 도 22에 도시한 바와 같이 수지절연층(27)의 비어홀(33)내에 비어도체(34)를 형성함과 아울러 비어도체(34)의 상부에 IC칩 접속단자(41) 및 콘덴서 접속단자(42)의 구리층이 되는 제품 도금층(61)을 형성한다. 또한, 기판 모서리부가 되는 위치에 위치결정용 마크(76)의 도체부(75)가 되는 제품 도금층(61)을 형성한다. 또한, 각 제품 도금층(61)의 주위에 더미 도금층(62)을 형성한다. 그 후, 수지절연층(27)의 상면에서 제품 도금층(61) 및 더미 도금층(62)을 남기면서 전체면 도금층을 제거한다.
도 23에 도시한 바와 같이, 본 실시형태의 더미 도금층(62)은 수지절연층(27)의 상면에 있어서 IC칩 접속단자(41)의 형성영역{칩 탑재영역(43)}이나 콘덴서 접속단자(42)의 형성영역을 제외한 거의 전체면을 덮도록 플레인상 패턴의 도체층으로서 형성되어 있다. 이 더미 도금층(62)은 무늬(74)에 대응하는 그물눈형상의 펀칭패턴인 메시(63)를 가지며 형성된다. 또한, 더미 도금층(62)에 있어서, 외측 가장자리부가 되는 위치에 문자의 인식마크(71)나 숫자의 인식마크(72)에 맞는 펀칭패턴(64, 65a)이 형성됨과 아울러 칩 탑재영역(43)의 모서리부 근방이 되는 위치에 위치결정용 인식마크(73)에 맞는 펀칭패턴(66)이 형성된다.
도금층 형성공정후, 도 24에 도시한 바와 같이 최외층의 수지절연층(27)의 수지 표면에 대하여 그 상방으로부터 예를 들면 180℃의 열풍(68)을 가하는 열처리를 행한다(인식마크 형성공정). 이 열처리에 의해, 더미 도금층(62)에 메시(63)나 펀칭패턴(64∼66)이 형성되어 노출되어 있는 수지절연층(27)의 수지 표면을 변색시킨다. 또한, 여기서의 열처리는 어닐링을 겸하는 것으로 수지절연층(27)을 경화시킴과 아울러 제품 도금층(61)에 가해지는 내부응력을 해방한다.
전술한 빌드업 공정을 행함으로써 기재(52)상에 적층금속시트체(54), 수지절연층(20∼27), 도체층(28), 제품 도금층(61) 및 더미 도금층(62)을 적층한 배선적층체(60)가 형성된다.
그리고, 배선적층체(60)의 상면에 에칭 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 제품 도금층(61)의 표면을 덮도록 에칭 레지스트(69)(도 25 참조)를 형성한다.
에칭 레지스트(69)의 형성후, 배선적층체(60)를 다이싱 장치(도시생략)에 의해 절단하여 배선적층부(30)가 되는 부분의 주위 영역을 제거한다. 이 절단에 의해 수지절연층(20)으로 밀봉되어 있던 적층금속시트체(54)의 외측 가장자리부가 노출된 상태가 된다. 즉, 주위 영역의 제거에 의해 바탕수지절연층(51)과 수지절연층(20)의 밀착 부분이 없어진다. 그 결과, 배선적층부(30)와 기재(52)는 적층금속시트체(54)만을 통하여 연결된 상태가 된다.
여기서, 도 26에 도시한 바와 같이 적층금속시트체(54)에 있어서의 1쌍의 동박(55, 56)의 계면에서 박리함으로써 배선적층부(30)로부터 기재(52)를 제거하여 배선적층부(30)의 하면(32)상에 있는 동박(55)을 노출시킨다(기재 분리공정).
그 후, 배선적층부(30)에 대하여 에칭을 행함으로써 배선적층부(30)의 상면(31)측에서 노출되어 있는 더미 도금층(62)을 제거한다(더미 도금층 제거공정). 또한, 이와 동시에 배선적층부(30)의 하면(32)측에서 노출되어 있는 동박(55)을 전체적으로 제거함과 아울러 금속도체부(58)의 하측 일부를 제거한다. 그 결과, 수지절연층(24)에 개구부(37)가 형성됨과 아울러 개구부(37)내에 남은 금속도체부(58)가 모기판 접속단자(45)가 된다(도 27 참조). 또한, 배선적층부(30){수지절연층(27)}의 상면(31)에는 더미 도금층(62)을 에칭 제거함으로써 변색되어 있지 않은 수지절연층(27)의 표면이 노출된다. 그 결과, 수지 표면에는 더미 도금층(62)의 메시(63)나 펀칭패턴(64∼66)의 형상에 따라 색 농담의 차이가 생겨 그 농담의 차이에 의해 인식마크(71∼73)나 그물눈형상의 무늬(74)가 형성된다.
또한, 배선적층부(30)의 상면(31)에 형성되어 있는 에칭 레지스트(69)를 제거한다. 그 후, IC칩 접속단자(41)의 표면, 콘덴서 접속단자(42)의 표면, 모기판 접속단자(45)의 표면에 대하여 무전해 니켈도금, 무전해 금도금을 순차 실시한다. 그 결과, 각 접속단자(41, 42, 45)의 표면에 도금층(46, 48)이 형성된다. 이상의 공정을 거침으로써 도 20의 다층 배선기판(10)을 제조한다.
따라서, 본 발명의 제2 특징에 의한 제3 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 제3 실시형태의 다층 배선기판(10)에서는 IC칩이 탑재되는 상면(31)상에 수지 표면의 색 농담의 차이에 의해 인식마크(71∼73)가 형성된다. 이 경우, 종래 기술처럼 도체층이나 개구부를 형성하지 않아도 인식마크(71∼73)를 인식할 수 있으므로 다층 배선기판(10)의 제조 비용을 억제할 수 있다.
(2) 제3 실시형태의 다층 배선기판(10)에서는 상면(31)측의 외측 가장자리부에 있어서 도체부(75)를 노출시켜 이루어지며, 최외층의 수지절연층(27)의 수지 표면과 도체부(75) 표면의 광반사율의 차이에 의해 인식되는 위치결정용 마크(76)를 더 구비하고 있다. 이와 같이 색 농담의 차이에 의한 인식마크(71∼73)와 광반사율의 차이에 의한 위치결정용 마크(76)를 용도에 맞게 형성할 수 있다. 또한, 위치결정용 마크(76)의 형성 위치는 광반사율의 차이에 의해 신속하고 확실하게 인식할 수 있다. 그 때문에, 다층 배선기판(10)의 위치결정을 보다 정확하게 행할 수 있다. 또한, 인식마크(73)는 IC칩을 위치결정하기 위한 마크이며, 칩 탑재영역(43)의 근방에 형성되어 있다. 이 인식마크(73)는 색 농담의 차이에 의해 형성되어 있고, 도체부(75)는 형성되어 있지 않다. 그 때문에, IC칩이 도체부(75)에 잘못 접속된다고 하는 문제를 회피할 수 있다.
(3) 제3 실시형태의 다층 배선기판(10)에서는 최외층의 수지절연층(27)에 있어서 수지 표면의 색 농담의 차이에 의해 형성되는 그물눈형상의 무늬(74)를 구비하고 있다. 이 무늬(74)는 수지절연층(27)의 상면 전체에 규칙적으로 형성되어 있기 때문에 다층 배선기판(10)의 의장성을 높일 수 있다.
(4) 제3 실시형태에서는 인식마크(71∼73)를 형성하기 위해서 수지절연층(27)의 수지 표면을 변색시키는 열처리를 행하고 있는데, 이 열처리는 수지절연층(27)의 어닐링을 겸하고 있다. 이 경우, 종래부터 행하던 어닐공정과 인식마크 형성공정을 별개의 열처리로 행할 필요가 없어 다층 배선기판(10)의 제조 비용을 낮게 억제할 수 있다.
(5) 제3 실시형태에서는 기재 분리공정후에 더미 도금층 제거공정을 행하도록 하고 있다. 이 경우, 다층 배선기판(10)의 상면(31)측의 더미 도금층(62)을 에칭에 의해 제거함과 동시에 하면(32)측의 동박(55)을 에칭에 의해 제거할 수 있다. 이와 같이 하면 종래의 제조방법과 동일한 공정수로 다층 배선기판(10)을 제조할 수 있어 제조 비용을 낮게 억제할 수 있다.
(6) 제3 본 실시형태에서는 다층 배선기판(10)의 상면(31)상에 있어서 IC칩 접속단자(41) 및 콘덴서 접속단자(42)가 되는 제품 도금층(61)에 더하여 그 제품 도금층(61)의 주위에 더미 도금층(62)이 형성된다. 이와 같이 하면 다층 배선기판(10)의 상면(31)에 있어서의 도금층(61, 62)의 면적 비율을 늘릴 수 있다. 그 때문에, 도금시에 있어서의 전류집중이 회피되어 제품 도금층(61)의 두께 불균형이 해소된다. 그 결과, 다층 배선기판(10)에 있어서 복수의 IC칩 접속단자(41) 및 복수의 콘덴서 접속단자(42)를 균일한 두께로 형성할 수 있다. 따라서, 다층 배선기판(10)을 이용하면, IC칩 및 칩 콘덴서의 칩 부품과 각 접속단자(41, 42)의 접속 신뢰성을 향상시킬 수 있다.
[제4 실시형태]
이하, 본 발명의 제2 특징을 다층 배선기판에 구체화한 제4 실시형태를 도 면에 기초하여 상세하게 설명한다. 도 28은 본 실시형태의 다층 배선기판의 개략 구성을 도시한 확대 단면도이다. 상기 제3 실시형태에서는 코어기판을 포함하지 않고 형성된 코어리스 배선기판에 구체화하였으나, 본 실시형태에서는 코어기판을 갖는 다층 배선기판에 구체화하고 있다. 이 다층 배선기판의 구성 및 그 제조방법은 제2 실시형태의 그들과 기본적으로 동일하다. 따라서, 제2 실시형태와 상이한 특징에 대해서만 이하에 기술한다.
제4 실시형태의 다층 배선기판(100)에 있어서도 제1 빌드업층(111)의 상면측에서 노출되는 최외층의 수지절연층(137)에는 제3 실시형태의 다층 배선기판(10)과 마찬가지로 수지 표면의 색 농담의 차이에 의해 형성된 인식마크(71, 72, 73)(도 21 참조)가 형성되어 있다. 또한, 최외층의 수지절연층(137)에는 수지 표면의 색 농담의 차이에 의해 형성된 그물눈형상의 무늬(74)가 형성되어 있다.
또한, 제2 빌드업층(112)의 하면측에서 노출되는 최외층의 수지절연층(138)에도 수지 표면의 색 농담의 차이에 의해 형성된 그물눈형상의 무늬(74)가 형성되어 있다. 또한, 다층 배선기판(100)에 있어서 인식마크(71, 72, 73) 중 회사명을 나타내는 문자의 마크(71)나 제조번호를 나타내는 숫자의 마크(72)는 제1 빌드업층(111)의 상면측이 아니라 제2 빌드업층(112)의 하면측에 형성할 수도 있다.
다음에, 제4 실시형태의 다층 배선기판(100)의 제조방법에 대하여 기술한다. 전술한 바와 같이 이 다층 배선기판(100)의 제조는 제2 실시형태의 그것과 기본적으로 동일하다. 따라서, 제2 실시형태와 상이한 공정만을 이하에 기술한다.
더미 도금층(62)을 형성하는 공정까지 제2 실시형태와 동일한 순서를 행한다(도 29 참조). 또한, 제2 빌드업층(112)의 최외층이 되는 수지절연층(138)의 하면(142)에 모기판 접속단자(45)가 되는 제품 도금층(61)을 형성함과 아울러 그 제품 도금층(61)의 주위에도 더미 도금층(62)을 형성한다(도 29 참조).
여기서, 수지절연층(137)의 상면(141)에 형성되는 더미 도금층(62)에는 무늬(74)에 대응한 메시(63)가 형성됨과 아울러, 각 인식마크(71∼73)에 대응한 펀칭패턴(64∼66)(도 23 참조)이 형성되어 있다. 또한, 수지절연층(138)의 하면(142)상에 형성되는 더미 도금층(62)에는 무늬(74)에 대응한 메시(63)가 형성된다.
각 도금층(61, 62)의 형성후, 제1 빌드업층(111)의 최외층이 되는 수지절연층(137)의 수지 표면에 대하여 그 상방으로부터 열풍(68)을 가하는 열처리를 행한다(도 30 참조). 이 열처리에 의해, 더미 도금층(62)에 메시(63)나 펀칭패턴(64∼66)이 형성되어 노출되어 있는 수지절연층(137)의 수지 표면을 변색시킨다. 또한, 이와 동시에 제2 빌드업층(112)의 최외층이 되는 수지절연층(138)의 수지 표면에 대하여 그 하방으로부터 열풍(68)을 가하는 열처리를 행한다(도 31 참조). 이 열처리에 의해, 더미 도금층(62)에 메시(63)가 형성되어 노출되어 있는 수지절연층(138)의 수지 표면을 변색시킨다.
그 후, 제1 빌드업층(111)에 있어서의 수지절연층(137)의 상면(141)에 에칭 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 제품 도금층(61)의 표면을 덮는 에칭 레지스트(69)를 형성한다(도 32 참조). 또한, 제2 빌드업층(112)에 있어서의 수지절연층(138)의 하면(142)에 에칭 레지스트 형성용 드라이 필름을 라미네이트하고, 동 드라이 필름에 대하여 노광 및 현상을 행함으로써 제품 도금층(61)의 표면을 덮는 에칭 레지스트(69)를 형성한다(도 32 참조).
에칭 레지스트(69)의 형성후에 에칭을 행함으로써, 각 빌드업층(111, 112)의 표면에 노출되어 있는 더미 도금층(62)을 제거하고, 그 후 에칭 레지스트(69)를 제거한다. 이때, 더미 도금층(62)의 제거에 의해, 제1 빌드업층(111)의 상면(141)에는 변색되어 있지 않은 수지절연층(137)의 표면이 노출됨과 아울러 제2 빌드업층(112)의 하면(142)에도 변색되어 있지 않은 수지절연층(138)의 표면이 노출된다. 그 결과, 수지절연층(137)의 수지 표면에는 더미 도금층(62)의 메시(63)나 펀칭패턴(64∼66)의 형상에 따라 색 농담의 차이가 생겨 그 농담의 차이에 의해 인식마크(71∼73)나 그물눈형상의 무늬(74)가 형성된다. 또한, 수지절연층(138)의 수지 표면에는 더미 도금층(62)의 메시(63)의 형상에 따라 색 농담의 차이가 생겨 그 농담의 차이에 의해 그물눈형상의 무늬(74)가 형성된다.
그 후, IC칩 접속단자(41)의 표면, 콘덴서 접속단자(42)의 표면, 모기판 접속단자(45)의 표면에 대하여 무전해 니켈도금, 무전해 금도금을 순차 실시한다. 그 결과, 각 접속단자(41, 42, 45)의 표면에 도금층(46, 48)이 형성된다. 이상의 공정을 거침으로써 도 17의 다층 배선기판(100)을 제조한다.
따라서, 본 발명의 제2 특징에 의한 제4 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 제4 실시형태의 다층 배선기판(100)에서는 IC칩이 탑재되는 제1 빌드업층(111)의 상면(141)상에 수지 표면의 색 농담의 차이에 의해 인식마크(71∼73)가 형성된다. 이 경우, 종래 기술처럼 도체층이나 개구부를 형성하지 않아도 인식마크(71∼73)를 인식할 수 있으므로 다층 배선기판(100)의 제조 비용을 억제할 수 있다.
*(2) 제4 실시형태의 다층 배선기판(100)에서는 제1 빌드업층(111)의 상면(141)에 더하여 제2 빌드업층(112)의 하면(142)에도 수지 표면의 색 농담의 차이에 의해 그물눈형상의 무늬(74)가 형성되어 있다. 이와 같이 하면 다층 배선기판(100)의 의장성을 충분히 높일 수 있다.
또한, 본 발명의 제3 및 제4 실시형태의 각각은 이하와 같이 변경할 수도 있다.
상기 제3 및 제4 실시형태에서는 수지절연층(27, 137, 138)의 표면에 있어서 각 접속단자(41, 42, 45)의 형성영역을 제외한 거의 전체면을 덮도록 더미 도금층(62)을 형성하였으나, 이에 한정되는 것은 아니다. 예를 들면, 인식마크(71∼73)의 형성영역에만 더미 도금층(62)을 형성할 수도 있다. 단, 상기 제3 및 제4 실시형태와 같이 면적이 넓은 플레인상의 더미 도금층(62)을 형성하는 경우, 각 접속단자(41, 42, 45)가 되는 제품 도금층(61)의 두께 불균형을 억제할 수 있다. 또한, 이 경우, 더미 도금층(62)에 메시(63)를 형성함으로써 기판의 표면 전체에 무늬(74)를 형성할 수 있다. 또한, 무늬(74)로서는 그물눈형상 이외의 무늬일 수도 있으며, 예를 들면 원이나 다각형상의 도안이나 꽃무늬 등이 규칙적으로 배열된 무늬일 수도 있다.
상기 제3 및 제4 실시형태에서는 다층 배선기판(10, 100)의 상면(31, 141)의 외측 가장자리부에 회사명 등을 나타내는 인식마크(71)나 제조번호를 나타내는 인식마크(72)가 형성되어 있었으나, 이들 인식마크(71, 72)의 형성 위치는 적당히 변경할 수 있다. 예를 들면, 제조번호를 나타내는 인식마크(72)를 칩 탑재영역(43)의 근방에 형성할 수도 있다. 또한, 무늬(74)를 형성하지 않는 경우에는 수지절연층(27, 137)의 노출된 표면 전체를 사용하여 회사명 등을 나타내는 인식마크(71)를 형성할 수도 있다. 이들 인식마크(71, 72)는 수지 표면의 색 농담의 차이에 의해 형성된다. 그 때문에, 각 접속단자(41, 42)나 위치결정용 마크(76)의 근방에 각 인식마크(71, 72)를 형성한 경우이더라도, 각 접속단자(41, 42)의 접속이나 위치결정용 마크(76)의 검출 등에 영향을 미치는 일은 없다.
상기 제3 실시형태의 다층 배선기판(10)에서는 최외층이 되는 수지절연층(27)의 표면에 수지 표면과 도체부(75) 표면의 광반사율의 차이에 의해 인식되는 위치결정용 마크(76)를 형성하고 있었으나, 이에 한정되는 것은 아니다. 예를 들면, 제2층의 수지절연층(26)의 표면에 도체부(75)를 형성함과 아울러 최외층의 수지절연층(27)에 도체부(75)의 표면을 노출시키는 개구부를 형성하여 위치결정용 마크(76)를 형성할 수도 있다. 이렇게 하여도 수지 표면과 도체부(75) 표면의 광반사율의 차이에 의해 위치결정용 마크(76)를 인식할 수 있다.
상기 제1∼제4 실시형태의 각각에 있어서 다층 배선기판(10, 100)의 상면(31, 141)에는 IC칩 접속단자(41) 및 콘덴서 접속단자(42)가 칩 부품 접속단자로서 설치되어 있었으나, 콘덴서 접속단자(42)를 생략하고, IC칩 접속단자(41)만 형성되어 있을 수도 있다. 또한, 다층 배선기판(10, 100)의 상면(31, 141)에는 IC칩 접속단자(41)나 콘덴서 접속단자(42) 이외에 칩 인덕터 등의 칩 부품을 탑재하기 위한 다른 칩 부품 접속단자를 설치할 수도 있다.
상기 제1∼제4 실시형태의 각각에서는 구리도금으로 제품 도금층(61) 및 더미 도금층(62)을 형성하였으나, 주석도금이나 니켈도금 등의 다른 도금으로 제품 도금층(61) 및 더미 도금층(62)을 형성할 수도 있다. 단, 제품 도금층(61) 및 더미 도금층(62)을 구리도금으로 형성하는 경우, IC칩 접속단자(41)나 콘덴서 접속단자(42)의 전기저항을 낮게 억제할 수 있어 실용상 바람직한 것이 된다.
다음에, 특허 청구 범위에 기재된 기술적 사상 외에 전술한 제3 및 제4 실시형태의 각각에 의해 파악되는 기술적 사상을 이하에 열거한다.
(1) 수단 2에 있어서, 상기 인식마크는 위치결정용 마크인 것을 특징으로 하는 다층 배선기판.
(2) 수단 3에 있어서, 상기 제품 도금층 및 상기 더미 도금층이 구리도금으로 형성되는 것을 특징으로 하는 다층 배선기판의 제조방법.
(3) 수단 3에 있어서, 상기 인식마크 형성공정은 어닐링을 겸하는 것을 특징으로 하는 다층 배선기판의 제조방법.
(4) 수단 3에 있어서, 상기 인식마크 형성공정에 있어서의 열처리는 노출된 수지절연층의 표면에 열풍을 쐬는 처리인 것을 특징으로 하는 다층 배선기판의 제조방법.
(5) 수단 3에 있어서, 상기 수지절연층은 열경화성 수지를 주체로 하는 빌드업재를 이용하여 형성되는 것을 특징으로 하는 다층 배선기판의 제조방법.
(6) 수단 2에 기재된 다층 배선기판을 제조하는 방법으로서, 지지기재상에 금속박을 통하여 상기 복수의 수지절연층 및 복수의 도체층을 적층하는 적층공정과, 상기 기판주면측에서 노출되는 최외층의 수지절연층의 표면에 상기 복수의 칩 부품 접속단자를 구성하는 제품 도금층을 형성함과 아울러 상기 인식마크에 대응한 형상을 갖는 더미 도금층을 형성하는 도금층 형성공정과, 상기 최외층의 수지절연층을 열처리함으로써 해당 최외층의 수지절연층의 표면을 변색시킴과 아울러 어닐링을 행하는 인식마크 형성공정과, 상기 기판주면측에서 상기 제품 도금층을 덮도록 에칭 레지스트를 형성하는 레지스트 형성공정과, 상기 금속박의 계면에서 상기 지지기재를 분리하여 상기 기판이면측에 상기 금속박을 노출시키는 기재 분리공정과, 상기 기판주면측에서 노출되어 있는 상기 더미 도금층을 에칭에 의해 제거함과 동시에 상기 기판이면측에서 노출되어 있는 상기 금속박을 에칭에 의해 제거하는 제거공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
10,100 - 다층 배선기판 20∼27,133∼138 - 수지절연층
28,122 - 도체층 31,141 - 기판주면으로서의 상면
32,142 - 기판이면으로서의 하면
41 - 칩 부품 접속단자로서의 IC칩 접속단자
42 - 칩 부품 접속단자로서의 콘덴서 접속단자
52 - 지지기재 55 - 금속박으로서의 동박
61 - 제품 도금층 62 - 더미 도금층
65 - 에칭 레지스트 69 - 에칭 레지스트
71∼73 - 인식패턴 74 - 무늬
75 - 도체부 76 - 위치결정용 마크

Claims (4)

  1. 기판주면(31, 141) 및 기판이면(32, 142)을 가지며, 복수의 수지절연층(20∼27, 133∼138) 및 복수의 도체층(28, 122)을 교호로 적층하여 이루어지는 구조를 가지며, 칩 부품을 접속 가능한 복수의 칩 부품 접속단자(41, 42)가 상기 기판주면(31, 141)상에 배설된 다층 배선기판으로서,
    상기 기판주면(31, 141)측에서 노출되는 최외층의 수지절연층(27, 137)이 수지 표면의 색 농담의 차이에 의해 형성된 인식마크(71∼73)를 구비하고 있는 것을 특징으로 하는 다층 배선기판.
  2. 청구항 2에 있어서,
    상기 기판주면(31)측의 외측 가장자리부에서 도체부(75)를 노출시켜 이루어지며, 상기 최외층의 수지절연층(27)의 수지 표면과 상기 도체부(75) 표면의 광반사율의 차이에 의해 인식되는 위치결정용 마크(76)를 더 구비하고 있는 것을 특징으로 하는 다층 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 기판주면(31, 141)측에서 노출되는 최외층의 수지절연층(27, 137)에 있어서, 수지 표면의 색 농담의 차이에 의해 형성되며, 소정 패턴의 도안이 규칙적으로 배열된 무늬(74)를 더 구비하고 있는 것을 특징으로 하는 다층 배선기판.
  4. 청구항 1의 다층 배선기판을 제조하는 방법으로서,
    상기 기판주면(31, 141)측에서 노출되는 최외층의 수지절연층(27, 137)의 표면에 상기 복수의 칩 부품 접속단자가 되는 제품 도금층(61)을 형성함과 아울러 상기 인식마크(71∼73)에 대응한 형상을 갖는 더미 도금층(62)을 형성하는 도금층 형성공정과,
    상기 최외층의 수지절연층(27, 137)을 열처리함으로써 해당 최외층의 수지절연층(27, 137)의 표면을 변색시키는 인식마크 형성공정과,
    상기 기판주면(31, 141)측에서 상기 제품 도금층(61)을 덮도록 에칭 레지스트(69)를 형성한 후, 상기 더미 도금층(62)을 에칭에 의해 제거하는 더미 도금층 제거공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
KR1020140186407A 2011-06-09 2014-12-22 다층 배선기판의 제조방법과 다층 배선기판 KR101513404B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2011-129372 2011-06-09
JP2011129372 2011-06-09
JPJP-P-2011-129371 2011-06-09
JP2011129371A JP5679911B2 (ja) 2011-06-09 2011-06-09 多層配線基板及びその製造方法
JP2012092657A JP5865769B2 (ja) 2011-06-09 2012-04-16 多層配線基板の製造方法
JPJP-P-2012-092657 2012-04-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120061662A Division KR101527630B1 (ko) 2011-06-09 2012-06-08 다층 배선기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20150008363A KR20150008363A (ko) 2015-01-22
KR101513404B1 true KR101513404B1 (ko) 2015-04-17

Family

ID=47904452

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120061662A KR101527630B1 (ko) 2011-06-09 2012-06-08 다층 배선기판의 제조방법
KR1020140186407A KR101513404B1 (ko) 2011-06-09 2014-12-22 다층 배선기판의 제조방법과 다층 배선기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120061662A KR101527630B1 (ko) 2011-06-09 2012-06-08 다층 배선기판의 제조방법

Country Status (2)

Country Link
KR (2) KR101527630B1 (ko)
TW (1) TWI492681B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436226B1 (ko) * 2015-08-19 2022-08-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20220145969A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 타일형 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204057A (ja) 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144695A (ja) * 1987-11-30 1989-06-06 Toshiba Corp 印刷基板の識別方法
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
KR101059630B1 (ko) * 2009-08-26 2011-08-25 삼성전기주식회사 더미패턴을 구비하는 인쇄회로기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204057A (ja) 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板

Also Published As

Publication number Publication date
KR20150008363A (ko) 2015-01-22
KR20120137300A (ko) 2012-12-20
TWI492681B (zh) 2015-07-11
TW201316857A (zh) 2013-04-16
KR101527630B1 (ko) 2015-06-09

Similar Documents

Publication Publication Date Title
US9006580B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP5855905B2 (ja) 多層配線基板及びその製造方法
US9089082B2 (en) Printed circuit board with embedded component and method for manufacturing same
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR101281410B1 (ko) 다층 배선기판
JP2011138869A (ja) 多層配線基板の製造方法及び多層配線基板
KR20110098676A (ko) 다층 배선 기판 및 그 제조방법
KR20120043649A (ko) 다층 배선기판의 제조방법
JP5865769B2 (ja) 多層配線基板の製造方法
KR101513404B1 (ko) 다층 배선기판의 제조방법과 다층 배선기판
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP5860303B2 (ja) 配線基板およびその製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
TWI383724B (zh) 印刷電路板及其製造方法
JP5679911B2 (ja) 多層配線基板及びその製造方法
KR102054198B1 (ko) 배선 기판의 제조 방법
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
JP4529614B2 (ja) プリント配線板の製造方法
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee