TWI492681B - Manufacturing method of multilayer wiring board, and multilayer wiring board - Google Patents

Manufacturing method of multilayer wiring board, and multilayer wiring board Download PDF

Info

Publication number
TWI492681B
TWI492681B TW101120308A TW101120308A TWI492681B TW I492681 B TWI492681 B TW I492681B TW 101120308 A TW101120308 A TW 101120308A TW 101120308 A TW101120308 A TW 101120308A TW I492681 B TWI492681 B TW I492681B
Authority
TW
Taiwan
Prior art keywords
plating layer
substrate
layer
multilayer wiring
wiring board
Prior art date
Application number
TW101120308A
Other languages
English (en)
Other versions
TW201316857A (zh
Inventor
Shinnosuke Maeda
Hajime Saiki
Satoshi Hirano
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011129371A external-priority patent/JP5679911B2/ja
Priority claimed from JP2012092657A external-priority patent/JP5865769B2/ja
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201316857A publication Critical patent/TW201316857A/zh
Application granted granted Critical
Publication of TWI492681B publication Critical patent/TWI492681B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多層配線基板之製造方法及多層配線基板
本發明，係有關於在基板主面上配設有能夠連接晶片零件的複數之晶片零件連接端子的多層配線基板及其製造方法。
作為電腦之微處理器等而使用的半導體積體電路晶片(IC晶片)，近年來係日益高速化、高功能化，伴隨於此，端子數係增加，端子間節距亦有變窄的傾向。一般而言，在IC晶片之底面處，係將多數之端子密集地配置為陣列狀，此種端子群，係對於主機板側之端子群而以倒晶的狀態作連接。但是，在IC晶片側之端子群和主機板側之端子群之間，由於端子間節距係有大幅差異，因此，要將IC晶片直接性連接在主機板上一事，係為困難。故而，通常，係採用有：製作將IC晶片搭載在IC晶片搭載用配線基板上所成的半導體封裝，並將該半導體封裝搭載在主機板上之手法。
作為構成此封裝之IC晶片搭載用配線基板，係使用層積有複數之樹脂絕緣層以及複數之導體層所構成的多層配線基板。而後，在此多層配線基板之基板主面上，設置用以連接IC晶片的複數之IC晶片連接端子，並且在基板背面上，設置用以與主機板(母基板)作連接的複數之母基板連接端子。在此種多層配線基板中，導體層之配線圖 案或IC晶片連接端子，係為了謀求細微節距化，而藉由銅電鍍來形成(例如，參考日本特開2005-272874)。進而，在此種多層配線基板中，在基板主面側處，係設置有IC晶片之對位用辨識記號(定位記號)(例如，參考日本特開2002-204057)。
另外，在多層配線基板中，被形成於內層側處之銅電鍍層的面積比例(導體層的面積比例)，通常係為60%~80%程度，相對於此，基板主面上之銅電鍍層的面積比例(各IC晶片連接端子之面積比例)，係有成為未滿10%的情況。又，一般而言，IC晶片連接端子，係被偏重設置在基板主面之中央處。於此情況，在形成IC晶片連接端子之銅電鍍層時，會發生電鍍電流之集中，並在銅電鍍層之厚度中產生參差。其結果，多層配線基板之各IC晶片連接端子和IC晶片間的連接信賴性係會降低。另外，在多層配線基板之基板主面處，係有著亦被設置有用以對於除了IC晶片以外之晶片電容器等的晶片零件作連接之連接端子的情形，該些之連接端子，亦同樣的會產生厚度參差。
在日本特開2005-272874中，係揭示有：為了對於導體凸塊之形狀或高度參差作抑制，而使電鍍之電流密度從初期之電流密度起來逐漸增加的手法。由於就算是採用此 方法，當IC晶片連接端子被偏重配置於基板主面之中央處的情況時，亦無法避免電鍍電流之集中，因此，在銅電鍍層之厚度中會產生參差。將上述之課題作為第1課題。
本發明之第1特徵，係為有鑑於第1課題而進行者，其目的，係在於提供一種：能夠抑制晶片零件連接端子之厚度參差，並提高與晶片零件間之連接信賴性的多層配線基板之製造方法。
另外，在上述之先前技術的多層配線基板中，係於最外層之樹脂絕緣層處形成開口部，並藉由對於露出的導體層施加電鍍，而形成辨識記號。此辨識記號，係為經由在電鍍層表面和樹脂絕緣層表面的光反射率之差而被辨識出來的記號。又，作為辨識記號，除了IC晶片用之對位記號之外，被形成有用以進行配線基板自身之定位的定位用記號、製品編號、製造批次標號等之辨識記號的多層配線基板，亦已被實用化。在形成此種辨識記號的情況時，係成為需要進行導體層或開口部之形成工程或電鍍工程。又，一般而言，對於辨識記號所進行之電鍍，係藉由與對於IC晶片連接端子所進行之電鍍相同的電鍍工程來進行。在此電鍍工程中，為了確保銲錫浸濕性，係會有施加成本較高之金電鍍等的情況。因此，會產生使多層配線基板之製造成本膨大化的問題。將上述之課題作為第2課題。
本發明之第2特徵，係為有鑑於第2課題而進行者，其目的，係在於提供一種能夠以低成本來在基板主面上形成辨識記號之多層配線基板。又，另一目的，係在於提供 一種適於製造上述多層配線基板之多層配線基板之製造方法。
若依據本發明之第1特徵，則作為用以解決上述課題之手段(第1手段)，係為一種多層配線基板之製造方法(第1方法)，該多層配線基板，係具備基板主面以及基板背面，並具備層積有複數之樹脂絕緣層以及複數之導體層所成之構造，且在前述基板主面上配設有能夠與晶片零件作連接的複數之晶片零件連接端子，該多層配線基板之製造方法，其特徵為，包含有：電鍍層形成工程，係在露出於前述基板主面側處之最外層的樹脂絕緣層之表面上，形成成為前述複數之晶片零件連接端子之製品電鍍層，並且，在前述製品電鍍層之周圍，形成假電鍍層。
若依據手段1中所記載之發明，則藉由進行電鍍層形成工程，在多層配線基板之基板主面上，係除了成為晶片零件連接端子之製品電鍍層以外，亦在該製品電鍍層之周圍形成有假電鍍層。於此情況，係能夠增加在基板主面上之電鍍層的面積比例，而避免電鍍電流之集中，製品電鍍層之厚度參差的情況係被解除。其結果，係能夠在多層配線基板之基板主面上，將各晶片零件連接端子以均一之厚度來形成，而能夠將各晶片零件連接端子和晶片零件之間的連接信賴性提昇。
在多層配線基板之製造方法(第1方法)中，係更進 而包含有：阻劑形成工程，係在基板主面側處，以覆蓋製品電鍍層的方式而形成蝕刻阻劑；和電鍍層除去工程，係將在基板主面側處而露出的假電鍍層藉由蝕刻而除去。於此情況，在多層配線基板之基板主面處，係僅殘留有成為晶片零件連接端子之製品電鍍層。因此，係能夠將用以使銲錫浸濕性提昇之電鍍，僅在製品電鍍層之表面上而確實地形成。又，係能夠避免錯誤地將晶片零件連接到假電鍍層處的問題。
在電鍍層形成工程中，較理想，係以使相對於基板主面之表面積的電鍍層之面積比例成為60%以上95%以下的方式，來形成假電鍍層。若是設為此種構成，則係能夠確實地避免電鍍電流之集中，並能夠將製品電鍍層以均一的厚度來形成。
又，當製造並不具備有核心基板之多層配線基板的情況時，係包含有：層積工程，係在支持基材上，隔著金屬箔而層積複數之樹脂絕緣層以及複數之導體層；和基材分離工程，係在金屬箔之界面處而將支持基材分離並在基板背面側處使金屬箔露出。之後，若是在基材分離工程之後，進行電鍍層除去工程，則能夠在將基板主面側之假電鍍層藉由蝕刻而除去的同時，將基板背面側之金屬箔藉由蝕刻來除去。因此，相較於先前技術之製造方法，係能夠以相同之工程數來製造多層配線基板，而能夠將製造成本抑制為更低。
在多層配線基板之基板主面上，作為晶片零件連接端 子，係亦可設為設置有能夠與IC晶片作連接的複數之IC晶片連接端子、和能夠與晶片電容器作連接的複數之電容器連接端子。於此情況，係能夠將複數之IC晶片連接端子以及複數之電容器連接端子的製品電鍍層，以均一之厚度來形成，而能夠將與IC晶片或晶片電容器之間的連接信賴性提昇。
假電鍍層之圖案形狀，係並不被特別限定，而可因應於製品電鍍層之形狀或面積比例等來適宜作變更。具體而言，假電鍍層，係可為面積為廣之平原狀圖案(平塗圖案)，亦可為具有網格之平原狀圖案。進而，假電鍍層，係亦可具備有與相鄰接之製品電鍍層的形狀以及尺寸相對應之圖案。
在電鍍層形成工程中，較理想，係將用以將內層側之導體層與晶片零件連接端子作連接之填孔(filled via)，與製品電鍍層以及假電鍍層同時地形成。
又，較理想，係以使假電鍍層成為製品電鍍層之10倍以上之面積比例的方式，來形成假電鍍層。若是設為此種構成，則就算是在製品電鍍層之面積比例為小的情況時，經由設置面積為大之假電鍍層，亦能夠確實地避免在電鍍時之電流集中的情況。
較理想，製品電鍍層以及假電鍍層，係藉由銅電鍍來形成。如此這般，若是將製品電鍍藉由銅電鍍來形成，則係能夠將晶片零件連接端子之電性阻抗抑制為低。
又，在電鍍層形成工程中，在藉由假電鍍層之外緣所 區劃出的假電鍍層形成區域中所佔據的假電鍍層之面積比例，係可任意作設定，但是，例如係亦可設定為30%以上100%以下。於此情況，較理想，係以使製品電鍍層和假電鍍層間之距離成為0.1mm以上10mm以下的方式，來形成假電鍍層。藉由設為此種構成，係能夠確實地避免在電鍍時之電流集中。另外，當假電鍍層之面積比例較大的情況時，較理想，係將上述距離設定為較大。相反的，當假電鍍層之面積比例較小的情況時，較理想，係將上述距離設定為較小。
於此，複數之晶片零件連接端子，係想定為能夠連接作為晶片零件之IC晶片的複數之IC晶片連接端子。又，係想定為：將複數之IC晶片連接端子配置為陣列狀所成的矩形狀之晶片搭載區域的縱尺寸為X(cm)、橫尺寸為Y(cm)、且在複數之IC晶片連接端子處的前述製品電鍍層之厚度的設計值為Z(μm)的情況。此時，該製品電鍍層之厚度的實測值之標準差σ(μm)，係成為藉由下式所展示者。另外，設計值Z(μm)，係亦可藉由在複數之IC晶片連接端子處的製品電鍍層之厚度的平均值(μm)來表現。
若依據本發明之第2特徵，則作為用以解決上述課題之手段(第2手段)，係為一種多層配線基板，其係具備基板主面以及基板背面，並具備層積有複數之樹脂絕緣層 以及複數之導體層所成之構造，且在前述基板主面上配設有能夠與晶片零件作連接的複數之晶片零件連接端子，該多層配線基板，其特徵為：露出於前述基板主面側處之最外層處的樹脂絕緣層，係具備有經由樹脂表面之顏色的濃淡之差所形成的辨識記號。
若依據手段2中所記載之發明，則在成為晶片零件之搭載面的基板主面上，係經由樹脂表面之顏色的濃淡之差而被形成有辨識記號。於此情況，由於就算是並不如同先前技術一般地形成導體層或開口部，亦能夠對於辨識記號作辨識，因此，係能夠抑制多層配線基板之製造成本。
亦可更進而具備有：在基板主面側之外緣部處使導體部露出所成，並經由最外層之樹脂絕緣層的樹脂表面和導體部表面間的光反射率之差而被辨識出來之定位用記號。於此情況，係能夠將由顏色的濃淡之差所得的辨識記號、和由光反射率之差所得的定位用記號，因應於用途來形成之。另外，於此，若是將由光反射率之差所得的定位用記號之形成個數抑制在最小限度，並將其他的辨識記號經由顏色的濃淡之差來形成，則係能夠將多層配線基板之製造成本的增加抑制為更低。又，亦可將經由顏色的濃淡之差所形成的辨識記號，作為晶片零件等之定位用記號來利用。
在露出於基板主面側處之最外層的樹脂絕緣層處，係亦可更進而具備有：經由樹脂表面之顏色的濃淡之差所形成，並將特定圖案之圖樣有規則的作了配列之模樣。如此 這般，藉由在基板主面上形成模樣，係能夠提高多層配線基板之設計性。
又，作為用以解決上述課題之其他手段(第3手段)，係為一種多層配線基板之製造方法(第2方法)，其係為製造如手段2中所記載之多層配線基板之方法，其特徵為，具備有：電鍍層形成工程，係在露出於前述基板主面側處之最外層的樹脂絕緣層之表面上，形成成為前述複數之晶片零件連接端子之製品電鍍層，並且，形成具備有與前述辨識記號相對應之形狀的假電鍍層；和辨識記號形成工程，係藉由對於前述最外層之樹脂絕緣層進行熱處理，來使該最外層之樹脂絕緣層的表面變色；和假電鍍層除去工程，係在前述基板主面側處，以覆蓋前述製品電鍍層的方式而形成蝕刻阻劑，之後，將前述假電鍍層藉由蝕刻而除去。
若依據手段3中所記載之發明，則若是在藉由電鍍層形成工程而形成了假電鍍層之後，在辨識記號形成工程中對於最外層之樹脂絕緣層進行熱處理，則露出了的最外層之樹脂絕緣層的表面係變色，另一方面，被假電鍍層所覆蓋之樹脂絕緣層的表面係並不變色。之後，藉由假電鍍層除去工程，來將假電鍍層作蝕刻除去，藉由此，並未變色之樹脂絕緣層的表面係露出。其結果，在樹脂表面上，係因應於假電鍍層之圖案形狀而產生顏色的濃淡之差，而能夠經由該濃淡之差來形成辨識記號。
較理想，辨識記號形成工程，係兼進行樹脂絕緣層之 退火。具體而言，在辨識記號形成工程中之熱處理，係為將熱風吹拂至露出的樹脂絕緣層表面上之處理。於此情況，係並不需要將在先前技術之基板製造中所進行的退火工程和辨識記號形成工程藉由分開之熱處理來進行，而能夠將多層配線基板之製造成本抑制為低。
又，作為並不具備核心基板之無核心配線基板的製造方法，係以適用本發明之製造方法(第2方法)為理想。具體而言，無核心配線基板之製造方法，係具備有：層積工程，係在支持基材上，隔著金屬箔而層積複數之樹脂絕緣層以及複數之導體層；和基材分離工程，係在金屬箔之界面處而將支持基材分離並在基板背面側處使金屬箔露出。之後，若是在基材分離工程之後，進行電鍍層除去工程，則能夠在將基板主面側之假電鍍層藉由蝕刻而除去的同時，將基板背面側之金屬箔藉由蝕刻來除去。因此，相較於先前技術之製造方法，係能夠以相同之工程數來製造配線基板，而能夠將製造成本抑制為更低。
構成多層配線基板之樹脂絕緣層，較理想，係使用以熱硬化性樹脂作為主體的增層(build-up)材來形成之。作為樹脂絕緣層之形成材料的具體例，係可列舉出環氧樹脂、酚樹脂、胺基甲酸乙酯、聚矽氧樹脂、聚醯亞胺樹脂等的熱硬化性樹脂。除此之外，亦可使用將此些之樹脂和玻璃纖維(玻璃織布或玻璃不織布)或者是聚醯胺纖維等的有機纖維之複合材料，或者是在連續多孔質PTFE等之三維網眼狀氟系樹脂基材中含浸有環氧樹脂等之熱硬化性 樹脂的樹脂-樹脂複合材料等。
構成多層配線基板之導體層，主要係由銅所成，並經由減成法、半加成法、全加成法等之週知的手法而被形成。具體而言，例如，係可適用銅箔之蝕刻、無電解銅電鍍或者是電解銅電鍍等的手法。另外，亦可在藉由濺鍍或CVD等之手法而形成了薄膜之後，藉由進行蝕刻來形成導體層，或者是亦可藉由導電性糊等之印刷來形成導體層。
另外，作為晶片零件，除了IC晶片或晶片電容器以外，亦可列舉出晶片電阻或晶片電感等之電子零件。又，作為IC晶片，係可列舉出作為電腦之微處理器而使用的IC晶片、DRAM(Dynamic Random Access Memory)或SRAM(Static Random Access Memory)等之IC晶片。
 [用以實施本發明之第1特徵的形態] [第1實施形態]
以下，根據圖面來對於將本發明之第1特徵具體化為多層配線基板的第1實施形態作詳細說明。圖1，係為對於本實施形態之多層配線基板的概略構成作展示之擴大剖面圖，圖2，係為從上面側而作觀察之多層配線基板的平面圖。
如圖1以及圖2中所示一般，本實施形態之多層配線基板10，係為並不包含核心基板地而形成之無核心配線 基板。多層配線基板10，係具備有將以相同之樹脂絕緣材料作為主體的複數之樹脂絕緣層20、21、22、23、24、25、26、27以及由銅所成的複數之導體層28作交互層積而多層化了的配線層積部30。各樹脂絕緣層20~27，例如係使用以熱硬化性環氧樹脂作為主體的增層材而形成之。
在本實施形態之多層配線基板10中，在配線層積部30之上面31側(基板主面側)處，係被配置有以IC晶片(晶片零件)作為連接對象之IC晶片連接端子41(晶片零件連接端子)、和以晶片電容器(晶片零件)作為連接對象的複數之電容器連接端子42(晶片零件連接端子)。在配線層積部30之上面31側處，複數之IC晶片連接端子41，係在被設置於基板中央部之晶片搭載區域43處，被配置為陣列狀。又，電容器連接端子42，係為面積較IC晶片連接端子41更大之連接端子，並被配置在較晶片搭載區域43而更外周側處。另外，如圖2中所示一般，本實施形態之晶片搭載區域43，係成為縱尺寸為X(cm)且橫尺寸為Y(cm)之矩形狀的晶片搭載區域43。
複數之IC晶片連接端子41以及複數之電容器連接端子42，係在最外層之樹脂絕緣層27上被作凸出設置。此些之IC晶片連接端子41以及電容器連接端子42，係以銅層作為主體所構成者，並具備有將銅層之上面以及側面藉由銅以外之電鍍層46(具體而言，鎳-金電鍍層)來作 了覆蓋的構造。
另一方面，在配線層積部30之下面32側(基板背面側)處，以主機板(母基板)作為連接對象的複數之母基板連接端子45，係被配置為陣列狀。此些之母基板連接端子45，係為面積較上面31側之IC晶片連接端子41以及電容器連接端子42而更大之連接端子。
在配線層積部30之下面32側的最外層之樹脂絕緣層20處，係被形成有複數之開口部37，母基板連接端子45，係與該些複數之開口部37相對應地而被作配置。具體而言，母基板連接端子45，係以使端子外面之高度成為較樹脂絕緣層20之表面更低的狀態，而被配置在開口部37內，端子外面之外周部，係藉由最外層之樹脂絕緣層20而被作被覆。母基板連接端子45，係以銅層作為主體所構成者，並具備有僅將在開口部37內而露出之銅層的下面藉由銅以外之電鍍層48(具體而言，鎳-金電鍍層)來作了覆蓋的構造。
在樹脂絕緣層21~27處，係分別被設置有通孔33以及填孔導體34。各填孔導體34，係均具備有朝向同一方向(在圖1中，係隨著從下面側起朝向上面側)而逐漸擴大直徑之形狀，並將各導體層28、IC晶片連接端子41、電容器連接端子42以及母基板連接端子45相互作電性連接。
上述構成之多層配線基板10，例如係藉由以下之處理程序來製作。
首先，準備具有充分之強度的支持基板50(玻璃環氧基板等)，並在該支持基板50上，將樹脂絕緣層20~27以及導體層28作增層並形成配線層積部30。
若是作詳細敘述，則如同圖3中所示一般，在支持基板50上，貼附由環氧樹脂所成之薄片狀的絕緣樹脂基材，而形成基底樹脂絕緣層51，並藉由此而得到由支持基板50以及基底樹脂絕緣層51所成之基材52。而後，在基材52之基底樹脂絕緣層51的上面，配置層積金屬薄片體54。於此，藉由在基底樹脂絕緣層51上配置層積金屬薄片體54，在後續的製造工程中，係能夠確保使層積金屬薄片體54不會從基底樹脂絕緣層51而剝離之程度的密著性。層積金屬薄片體54，係使2枚之銅箔55、56以可剝離的狀態而相互密著所成。具體而言，係形成將銅箔55、銅箔56隔著金屬電鍍(例如，鉻電鍍、鎳電鍍、鈦電鍍、或者是此些之複合電鍍)而作了配置的層積金屬薄片體54。
接著，在基材52上，以包覆層積金屬薄片體54的方式，而配置薄片狀之樹脂絕緣層20，並將樹脂絕緣層20作貼附。於此，樹脂絕緣層20，係與層積金屬薄片體54相密著，並且，在該層積金屬薄片體54之周圍區域處，係與基底樹脂絕緣層51相密著，藉由此，而將層積金屬薄片體54密封(參考圖4)。之後，藉由使用例如準分子雷射或UV雷射或者是CO2 雷射等來施加雷射加工，而在樹脂絕緣層20之特定的位置處，形成使銅箔55之一部 份露出的開口部37。之後，進行無電解銅電鍍，而形成將開口部37內以及樹脂絕緣層20作覆蓋之全面電鍍層。
之後，在樹脂絕緣層20之上面，將電鍍阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而在樹脂絕緣層20上形成電鍍阻劑。之後，在形成有電鍍阻劑的狀態下，而選擇性地進行電解銅電鍍，而在層積金屬薄片體54之銅箔55上形成金屬導體部58，並且在樹脂絕緣層20上形成導體層28，之後，將電鍍阻劑剝離(參考圖5)。進而，將由於電鍍阻劑之剝離而露出的覆蓋樹脂絕緣層20之全面電鍍層除去。
在被形成有金屬導體部58以及導體層28的樹脂絕緣層20之上面，配置薄片狀之樹脂絕緣層21，並將樹脂絕緣層21作貼附。之後，藉由使用例如準分子雷射或UV雷射或者是CO2 雷射等來施加雷射加工，而在樹脂絕緣層21之特定的位置(金屬導體部58之上部的位置)處，形成通孔33。接著，使用過錳酸鉀溶液等之蝕刻液，來進行將各通孔33內之污跡(SMEAR)除去的去污跡工程。另外，作為去污跡工程，除了使用有蝕刻液之處理以外，亦可進行例如由O2 電漿所致之電漿灰化的處理。
在去污跡工程之後，依據先前技術週知之手法，來進行無電解銅電鍍以及電解銅電鍍，藉由此，而在各通孔33內形成通孔導體34。進而，經由先前技術週知之手法(例如半加成法)，來進行蝕刻，藉由此，而在樹脂絕緣層21上圖案形成導體層28(參考圖6)。
又，關於其他之樹脂絕緣層22~27以及導體層28，亦係經由與上述之樹脂絕緣層21以及導體層28同樣的手法來形成，並層積在樹脂絕緣層21上。之後，藉由對於最外層之樹脂絕緣層27施加雷射孔加工，來形成通孔33(參考圖7)。接著，使用過錳酸鉀溶液等之蝕刻液，來進行將各通孔33內之污跡(SMEAR)除去的去污跡工程。進而，進行無電解銅電鍍，而形成將樹脂絕緣層27之通孔33內以及樹脂絕緣層27作覆蓋之全面電鍍層。
之後，在樹脂絕緣層27之上面，將電鍍阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而在樹脂絕緣層27上形成電鍍阻劑。之後，在形成有電鍍阻劑的狀態下而選擇性地進行電解銅電鍍(電鍍層形成工程)。其結果，如圖8中所示一般，在樹脂絕緣層27之通孔33內形成通孔導體34，並且在通孔導體34之上部形成成為IC晶片連接端子41以及電容器連接端子42之銅層的製品電鍍層61。進而，在製品電鍍層61之周圍形成假電鍍層62。之後，在樹脂絕緣層27之上面，使製品電鍍層61以及假電鍍層62殘留地而將全面電鍍層除去。另外，作為IC晶片連接端子41，除了透過通孔導體34而被與內層側之導體層28作連接的連接端子以外，亦存在有並未被與內層側之導體層作連接的連接端子。在圖8中，雖僅對於被與通孔導體34作連接之IC晶片連接端子41作圖示，但是，並未被與通孔導體34作連接之IC晶片連接端子41，亦係被形成在樹脂絕緣層27上之晶片 搭載區域43處。
如圖9中所示一般，本實施形態之假電鍍層62，係在樹脂絕緣層27之上面，以除了IC晶片連接端子41之形成區域(晶片搭載區域43)或電容器連接端子42之形成區域以外而覆蓋略全面的方式，來作為平原狀圖案(平塗圖案)的導體層而形成之。於此，相對於樹脂絕緣層27之表面(成為基板主面之上面31)的製品電鍍層61(IC晶片連接端子41以及電容器連接端子42)之面積比例，係為7%程度，以將該製品電鍍層61加上假電鍍層62後的電鍍層全體之面積比例會成為90%以上的方式，來形成假電鍍層62。
在上述之電鍍層形成工程之後，亦可對於最外層之樹脂絕緣層27的樹脂表面，而從其之上方起進行例如施加180℃之熱風的熱處理。若是進行此熱處理，則露出的樹脂絕緣層27之樹脂表面係變色。另一方面，被假電鍍層62所覆蓋之樹脂絕緣層27的樹脂表面係並不會變色。故而，若是例如將假電鍍層62預先設置成特定之圖案形狀，則係能夠在樹脂表面上產生與該圖案形狀相對應之顏色的濃淡之差。另外，在此階段下之熱處理，由於係兼作為退火處理，因此，係有著在使樹脂絕緣層27硬化的同時亦能夠將施加在製品電鍍層61處之內部應力釋放的優點。
藉由進行上述之增層工程，而形成在基材52上層積有層積金屬薄片體54、樹脂絕緣層20~27、導體層28、 製品電鍍層61以及假電鍍層62的配線層積體60。
之後，在配線層積體60之上面，將蝕刻阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而以覆蓋製品電鍍層61之表面的方式來形成蝕刻阻劑65(參考圖10)(阻劑形成工程)。
在蝕刻阻劑65之形成後，將配線層積體60藉由切割裝置(省略圖示)來切斷，並將成為配線層積部30之部分的周圍區域除去。經由此切斷，被樹脂絕緣層20所密封之層積金屬薄片體54的外緣部係成為露出的狀態。亦即是，經由周圍區域的除去，基底樹脂絕緣層51和樹脂絕緣層20之間的密著部分係喪失。其結果，配線層積部30和基材52係成為僅經由層積金屬薄片體54來作連結的狀態。
於此，如圖11中所示一般，藉由在層積金屬薄片體54處之一對的銅箔55、56之界面而進行剝離，來將基材52從配線層積部30除去，並使存在於配線層積部30之下面32上的銅箔55露出(基材分離工程)。
之後，藉由對於配線層積部30進行蝕刻，而將在配線層積部30之上面31側處露出的假電鍍層62除去(電鍍層除去工程)。又，與此同時地，將在配線層積部30之下面32側處露出的銅箔55作全體性除去，並且將金屬導體部58之下側的一部份除去。其結果，係在樹脂絕緣層24處形成開口部37，並且，殘留於開口部37內之金屬導體部58，係成為母基板連接端子45(參考圖12)。
進而，將被形成在配線層積部30之上面31處的蝕刻阻劑65除去。之後，對於IC晶片連接端子41之表面、電容器連接端子42之表面、母基板連接端子45之表面，而依序施加無電解鎳電鍍、無電解金電鍍。其結果，在各連接端子41、42、45之表面上係被形成有電鍍層46、48。藉由經過以上之工程，而製造出圖1之多層配線基板10。
本發明者們，係對於如同上述一般所製造出之多層配線基板10，而測定了在被形成於基板主面31側之IC晶片連接端子41以及電容器連接端子42處的各製品電鍍層61之厚度參差。將其結果展示於圖13中。又，針對並不形成假電鍍層62地而形成了製品電鍍層61之先前技術之製造方法的情況，亦對於各製品電鍍層61之厚度參差作了測定。將其結果展示於圖14中。另外，於此，係對於4個的測定場所P1~P4之厚度參差作了測定。
具體而言，第1測定場所P1，係為在晶片搭載區域43之外周部處的並未被連接通孔導體34之IC晶片連接端子41的製品電鍍層61，第2測定場所P2，係為在晶片搭載區域43之外周部處的被與通孔導體34作連接之IC晶片連接端子41的製品電鍍層61。又，第3測定場所P3，係為在晶片搭載區域43之中央部處的IC晶片連接端子41之製品電鍍層61，第4測定場所P4，係為電容器連接端子42之製品電鍍層61。另外，針對第1~第3測定場所P1~P3，係對於60個的IC晶片連接端子41之製品電 鍍層61而測定厚度參差。又，針對第4測定場所，係對於48個的電容器連接端子42之製品電鍍層61而測定厚度參差。
如圖14中所示一般，在先前技術之製造方法中，由於係並未形成假電鍍層62，因此各製品電鍍層61之厚度參差係變大。具體而言，第1測定場所P1之電鍍厚度的平均值係為24.72μm，標準差係為2.50。第2測定場所P2之電鍍厚度的平均值係為20.99μm，標準差係為5.20。第3測定場所P3之電鍍厚度的平均值係為10.08μm，標準差係為2.31。第4測定場所P4之電鍍厚度的平均值係為36.58μm，標準差係為8.92。
如此這般，在成為IC晶片連接端子41之各製品電鍍層61(測定場所P1~P3)處，係因應於被作連接之通孔導體34的有無或者是形成位置，而產生有厚度參差。又，關於成為電容器連接端子42之製品電鍍層61(測定場所P4)，由於其係在基板主面之外周側處而被作點狀設置，因此係容易產生電流集中。因此，製品電鍍層61之電鍍厚度係成為較後，且厚度參差亦變大。
另一方面，如同圖13中所示一般，在本實施形態之製造方法中，各製品電鍍層61之厚度參差係變小。具體而言，第1測定場所P1之電鍍厚度的平均值係為12.85μm，標準差係為1.16。第2測定場所P2之電鍍厚度的平均值係為12.51μm，標準差係為1.53。第3測定場所P3之電鍍厚度的平均值係為12.90μm，標準差係為1.47 。第4測定場所P4之電鍍厚度的平均值係為12.51μm，標準差係為1.21。如此這般，藉由將假電鍍層62設置在製品電鍍層61之周圍，係能夠抑制各製品電鍍層61之厚度參差。
進而，本發明者們，係為了對於IC晶片搭載區域43之尺寸和製品電鍍層61之厚度參差間的關係作調查，而進行了以下事項。於此，係變更IC晶片搭載區域43之尺寸(亦即是變更X、Y之值)，並藉由第1實施形態之製造方法來製作了數個的多層配線基板10。另外，係將被形成在基板主面31側之IC晶片連接端子41處的製品電鍍層61之厚度的設計值設為Z(μm)。更具體而言，係設定為Z=15μm，而形成了製品電鍍層61。又，係將在假電鍍層形成區域中所佔據的假電鍍層62的面積比例設定為30%~100%之範圍內，並且將製品電鍍層61和假電鍍層62之間的距離設定為0.1mm~10mm之範圍內。並且，係針對製品電鍍層61之厚度(μm)，在IC晶片搭載區域43之角隅部以及中央部處而分別作了5點的測定。求取出此時之製品電鍍層61之厚度的實測值之標準差σ(μm)。將其結果展示於圖15之圖表中。另外，在圖15之圖表中，縱軸係為標準差σ，橫軸係為IC晶片搭載區域43之對角線的一半長度(換言之，IC晶片搭載區域43之角隅部與中央部間的分離距離)。
如圖15中所示一般，可以明顯得知，在藉由第1實施形態之製造方法所製作的多層配線基板10中，不論IC 晶片搭載區域43之尺寸為何，標準差σ之值均係滿足下述之關係式。
相對於此，係藉由並不形成假電鍍層62地而形成了製品電鍍層61之先前技術之製造方法，來製作了數個的多層配線基板10。並且，係藉由相同之方法，而針對製品電鍍層61之厚度(μm)，在IC晶片搭載區域43之角隅部以及中央部處而分別作了5點的測定，並求取出製品電鍍層61之厚度的實測值之標準差σ(μm)。將其結果亦展示於圖15之圖表中。若依據此，則可得知，在由先前技術之製造方法所進行的情況時，明顯的，標準差σ之值係變大，而厚度參差係增大。故而，關於此些，係成為並不滿足上述關係式者。
故而，若依據由本發明之第1特徵所致的第1實施形態，則係可得到以下之效果。
(1)在第1實施形態中，在多層配線基板10之上面31上，係除了成為IC晶片連接端子41以及電容器連接端子42之製品電鍍層61以外，亦在該製品電鍍層61之周圍形成有假電鍍層62。於此情況，係能夠增加在多層配線基板10之上面31處之電鍍層61、62的面積比例，而避免電鍍電流之集中，製品電鍍層61之厚度參差的情況係被解除。其結果，在多層配線基板10處，係能夠將複數之IC晶片連接端子41以及複數之電容器連接端子 42以均一之厚度來形成。故而，若是使用多層配線基板10，則係能夠將IC晶片以及晶片電容器之和各連接端子41、42間的連接信賴性提升。
(2)在第1實施形態中，係在藉由阻劑形成工程而以覆蓋製品電鍍層61的方式來形成了蝕刻阻劑之後，藉由電鍍層除去工程來將假電鍍層藉由蝕刻而除去。於此情況，在多層配線基板10之上面處，係僅殘留有成為各連接端子41、42之製品電鍍層61。因此，係能夠將用以使銲錫浸濕性提昇之電鍍層46，僅在製品電鍍層61之表面上而確實地形成。又，由於假電鍍層62係被除去，因此，亦能夠避免將IC晶片或晶片電容器錯誤連接到假電鍍層62處的問題之發生。
(3)在第1實施形態中，係設為在基材分離工程之後而進行電鍍層除去工程。於此情況，係能夠在將多層配線基板10之上面31側的假電鍍層62藉由蝕刻而除去的同時，將下面32側之銅箔55藉由蝕刻來除去。因此，係能夠藉由與先前技術之製造方法相同的工程數來製造多層配線基板10，而能夠將製造成本抑制為更低。
(4)在第1實施形態中，相對於樹脂絕緣層27之上面31的IC晶片連接端子41以及電容器連接端子42之製品電鍍層61的面積比例，係為7%程度，製品電鍍層61之面積比例係為較小。因此，係以在樹脂絕緣層27之上面31處的電鍍層之面積比例會成為90%以上的方式，來形成面積為大之假電鍍層62。於此情況，係以會成為製 品電鍍層61之10倍以上之面積比例的方式，而設置假電鍍層62。若是設為此種構成，則係能夠確實地避免電鍍電流之集中，並能夠將各連接端子41、42之製品電鍍層61以均一的厚度來形成。
[第2實施形態]
以下，根據圖面來對於將本發明之第1特徵具體化為多層配線基板的第2實施形態作詳細說明。圖16，係為展示本實施形態之多層配線基板的概略構成之擴大剖面圖。在上述第1實施形態中，係將並不包含有核心基板地而形成之無核心配線基板作了具體化，但是，在本實施形態中，係將具有核心基板之多層配線基板作了具體化。
如圖16中所示一般，本實施形態之多層配線基板100，係由矩形板狀之核心基板101、和被形成在核心基板101之核心主面102上的第1增層(build-up)層111、和被形成在核心基板101之核心背面103上的第2增層層112所成。
本實施形態之核心基板101，例如係藉由將環氧樹脂含浸在作為補強材之玻璃纖維中所成的樹脂絕緣材(玻璃環氧材)所構成者。在核心基板101處，係以貫通核心主面102以及核心背面103的方式，而被形成有複數之通孔導體106。另外，通孔導體106之內部，例如係被環氧樹脂等的閉塞體107所填埋。又，在核心基板101之核心主面102以及核心背面103處，係被圖案形成有由銅所成之 導體層121，各導體層121，係被與通孔導體106作電性連接。
被形成在核心基板101之核心主面102上的第1增層層111，係具備有將由熱硬化性樹脂(環氧樹脂)所成之3層的樹脂絕緣層133、135、137和由銅所成之導體層122作了交互層積的構造。在最外層之樹脂絕緣層137的上面141(基板主面)上，係與上述第1實施形態相同的，於基板中央部處，複數之IC晶片連接端子41(晶片零件連接端子)，係被配置為陣列狀，並且，在較IC晶片連接端子41更外側處，係被配置有複數之電容器連接端子42(晶片零件連接端子)。此些之IC晶片連接端子41以及電容器連接端子42，係以銅層作為主體所構成者，並具備有將銅層之上面以及側面藉由電鍍層46來作了覆蓋的構造。又，在樹脂絕緣層133、135、137處，係分別被設置有通孔33以及填孔導體34。各填孔導體34，係被電性連接於導體層121、122和各連接端子41、42處。
被形成在核心基板101之核心背面103上的第2增層層112，係具備有與上述之第1增層層111略相同的構造。亦即是，第2增層層112，係具備有將3層的樹脂絕緣層134、136、138和導體層122交互作了層積的構造。在最外層之樹脂絕緣層138的下面142(基板背面)上，係被形成有複數之母基板連接端子45。此些之母基板連接端子45，係以銅層作為主體所構成者，並具備有將銅層之下面以及側面藉由電鍍層48來作了覆蓋的構造。又， 在樹脂絕緣層134、136、138處，亦係被形成有通孔33以及填孔導體34。各填孔導體34，係被電性連接於導體層121、122和連接端子45處。
接著，針對本實施形態之多層配線基板100的製造方法作說明。
首先，準備在由玻璃環氧所成之基材的兩面上貼附有銅箔的貼銅層積板。之後，使用鑽孔機來進行開孔加工，並在特定位置處預先形成貫通貼銅層積板之表背面的貫通孔(省略圖示)。之後，藉由進行對於貼銅層積板之貫通孔的內面之無電解銅電鍍以及電解銅電鍍，而在貫通孔內形成通孔導體106。之後，將通孔導體106之空洞部藉由絕緣樹脂材料(環氧樹脂)來作填孔，並形成閉塞體107。
進而，藉由進行無電解銅電鍍以及電解銅電鍍，而包含閉塞體107之露出部分地在貼銅層積板之表面上形成銅電鍍層，之後，將該銅電鍍層以及銅箔，經由例如減成法來作圖案化。其結果，如圖17中所示一般，得到被形成有導體層121以及通孔導體106之核心基板101。
之後，藉由進行與上述第1實施形態相同之增層工程，而在核心基板101之核心主面102之上形成第1增層層111，並且亦在核心基板101之核心背面103上形成第2增層層112。此時，在成為第1增層層111之最外層的樹脂絕緣層137之上面141處，形成成為各連接端子41、42之製品電鍍層61，並且，在該製品電鍍層61之周圍， 形成假電鍍層62(參考圖18)。又，在此工程中，係在成為第2增層層112之最外層的樹脂絕緣層138之下面142處，形成成為母基板連接端子45之製品電鍍層61，並且，亦在該製品電鍍層61之周圍，形成假電鍍層62(參考圖18)。
之後，在第1增層層111之表面(樹脂絕緣層137之上面141)處，將蝕刻阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而以覆蓋製品電鍍層61之表面的方式來形成蝕刻阻劑65(參考圖19)。進而，在第2增層層112之表面(樹脂絕緣層138之下面142)處，將蝕刻阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而以覆蓋製品電鍍層61之表面的方式來形成蝕刻阻劑66(參考圖19)。
在蝕刻阻劑65之形成後，藉由進行蝕刻，而將在各增層層111、112之表面所露出的假電鍍層62除去，之後，將蝕刻阻劑65除去。之後，對於IC晶片連接端子41之表面、電容器連接端子42之表面、母基板連接端子45之表面，而依序施加無電解鎳電鍍、無電解金電鍍。其結果，在各連接端子41、42、45之表面上係被形成有電鍍層46、48。藉由經過以上之工程，而製造出圖16之多層配線基板100。
故而，若依據由本發明之第1特徵所致的第2實施形態，則係可得到以下之效果。
(1)在第2實施形態中，亦同樣的，在樹脂絕緣層 137之上面141上，係除了成為IC晶片連接端子41以及電容器連接端子42之製品電鍍層61以外，亦在該製品電鍍層61之周圍形成有假電鍍層62。於此情況，係能夠增加在樹脂絕緣層137之上面141處之電鍍層61、62的面積比例，而避免電鍍電流之集中，製品電鍍層61之厚度參差的情況係被解除。其結果，在多層配線基板100處，係能夠將複數之IC晶片連接端子41以及複數之電容器連接端子42以均一之厚度來形成。故而，若是使用多層配線基板100，則係能夠將IC晶片以及晶片電容器之晶片零件和各連接端子41、42間的連接信賴性提升。
(2)在第2實施形態中，在樹脂絕緣層138之下面142上，係在成為母基板連接端子45之製品電鍍層61的周圍，形成有假電鍍層62。若是設為此種構成，則係能夠避免電鍍電流之集中，並能夠對於各連接端子45之製品電鍍層61的厚度參差作抑制。其結果，在多層配線基板100處，係能夠將複數之母基板連接端子45以均一之厚度來形成，而能夠將與母基板連接端子45之間的連接信賴性提昇。
另外，本發明之第1以及第2實施形態，係亦可如同以下一般地進行變更。
在上述各實施形態中，雖係將假電鍍層62作蝕刻除去，但是，亦可在殘留有此假電鍍層62的狀態下，來完成多層配線基板10、100。於此情況，假電鍍層62，由於係並未被與內層側之導體層28、122作電性連接，因此， 就算是存在有假電鍍層62，多層配線基板10、100之電性能也不會惡化。又，在多層配線基板10、100處，由於係成為具備有較為廣面積之假電鍍層62的構成，因此，係能夠將散熱性提高。進而，在如同第1實施形態一般之並不具備有核心之多層配線基板10的情況時，雖然基板強度會變弱，但是，藉由設置假電鍍層62，係能夠提高基板強度。其結果，係能夠對於多層配線基板10之彎曲作抑制。
在上述各實施形態中，在多層配線基板10、100之上面31、141上，係除了成為IC晶片連接端子41的製品電鍍層61以外，亦在成為電容器連接端子42之製品電鍍層61的周圍形成有假電鍍層62，但是，係並不被限定於此。例如，就算是電容器連接端子42存在有厚度參差，亦仍能夠進行晶片電容器之連接，關於連接端子之厚度參差，相較於電容器連接端子42，係以IC晶片連接端子41的情況為更會造成問題。故而，在電鍍層形成工程中，係僅在成為IC晶片連接端子41之製品電鍍層61的周圍形成假電鍍層62，在成為電容器連接端子42之製品電鍍層61的周圍，係設為並不形成假電鍍層62。就算是採用此種構成，亦能夠抑制IC晶片連接端子41之厚度的參差，而能夠充分地確保與IC晶片間之連接信賴性。
在上述各實施形態中，藉由電鍍層形成工程所形成之假電鍍層62，雖係為並不具備網格之平塗圖案，但是，係並不被限定於此。例如，係亦可形成為具有網格之平原 狀的假電鍍層62。如此這般，藉由形成具有網格之平原狀的假電鍍層62，係能夠對於電鍍層之面積比例作更為正確的調整。
在上述各實施形態中，雖係為形成與內層側之導體層28、122略相同厚度(10μm厚度)的各連接端子41、42者，但是，係並不被限定於此。例如，亦可設為形成較內層側之導體層28、122更厚，例如具備有30μm以上之厚度的柱狀之連接端子(柱狀電極)。就算是在如此這般而形成較厚之連接端子的情況時，藉由形成假電鍍層62，亦能夠將各連接端子以均一之厚度來形成。
接著，於以下，列舉出除了在申請專利範圍中所記載之技術性思想之外的經由前述之各實施形態所掌握到的其他技術性思想。
(1)在手段1中，係為一種多層配線基板之製造方法，其特徵為：於前述基板主面上，作為前述晶片零件連接端子，係設置有能夠與IC晶片作連接的複數之IC晶片連接端子、和能夠與晶片電容器作連接的複數之電容器連接端子。
(2)在手段1中，係為一種多層配線基板之製造方法，其特徵為，前述假電鍍層，係為平原狀圖案。
(3)在手段1中，係為一種多層配線基板之製造方法，其特徵為，前述假電鍍層，係為具備有網格之平原狀圖案。
(4)在手段1中，係為一種多層配線基板之製造方 法，其特徵為，前述假電鍍層，係具備有與相鄰接之前述製品電鍍層的形狀以及尺寸相對應之圖案。
(5)在手段1中，係為一種多層配線基板之製造方法，其特徵為，在前述電鍍層形成工程中，係將連接於內層側之前述導體層和前述晶片零件連接端子處之填孔，與前述電鍍層同時地形成。
(6)在手段1中，係為一種多層配線基板之製造方法，其特徵為，在前述電鍍層形成工程中，以使前述假電鍍層成為前述製品電鍍層之10倍以上的面積比例的方式，來形成前述假電鍍層。
(7)在手段1中，係為一種多層配線基板之製造方法，其特徵為，前述製品電鍍層以及前述假電鍍層，係藉由銅電鍍而形成。
(8)在手段1中，係為一種多層配線基板之製造方法，其特徵為，前述樹脂絕緣層，係使用以熱硬化性樹脂作為主體之增層材所形成。
[用以實施本發明之第2特徵的形態] [第3實施形態]
以下，根據圖面來對於將本發明之第2特徵具體化為多層配線基板的第3實施形態作詳細說明。圖20，係為對於本實施形態之多層配線基板的概略構成作展示之擴大剖面圖，圖21，係為從上面側而作觀察之多層配線基板的平面圖。
如圖20以及圖21中所示一般，本實施形態之多層配線基板10，係為並不包含核心基板地而形成之無核心配線基板。
此多層配線基板之基本性構成以及製作程序，係與第1實施形態者相同。故而，以下係僅針對與第1實施形態相異之構成以及製作程序作記述。
如圖21中所示一般，在多層配線基板10處，於上面31側而露出之最外層的樹脂絕緣層27，係具備有經由樹脂表面的顏色之濃淡之差所形成的辨識記號71、72、73。在本實施形態中，作為辨識記號，係在外緣部(在圖21中，係為左上緣部)處形成有展現公司名稱等之文字的記號71或者是代表製造編號之數字的記號72，並且，在晶片搭載區域43之角部近旁處，係被形成有IC晶片之定位用記號73。進而，最外層的樹脂絕緣層27，係具備有經由樹脂表面之顏色的濃淡之差所形成的將網格狀之圖案有規則的作了配列之模樣74。此模樣74，係被形成在露出於上面31側之樹脂絕緣層27的略全面上。
又，在多層配線基板10中，於上面31側之成為外緣部的基板角部(在圖21中，係為基板右上之角部)處，係具備有使導體層75露出所成之定位用記號76。在本實施形態中，定位用記號76之導體部75，係藉由在最外層之樹脂絕緣層27上施加電鍍而形成者。此定位用記號76，係藉由以未圖示之檢測裝置來檢測出最外層之樹脂絕緣層27的樹脂表而和導體部75表面間之光反射率的差，而 被辨識出來。
如同上述一般，上述構成之多層配線基板10的例示性製作程序，基本上係與第1實施形態者相同。故而，以下係僅針對與第1實施形態相異之例示性製作程序作記述。
直到電鍍層形成工程為止，係藉由與第1實施形態相同之程序來進行。其結果，如圖22中所示一般，在樹脂絕緣層27之通孔33內形成通孔導體34，並且在通孔導體34之上部形成成為IC晶片連接端子41以及電容器連接端子42之銅層的製品電鍍層61。又，係在成為基板角部之位置處，形成成為定位用記號76之導體部75的製品電鍍層61。進而，在各製品電鍍層61之周圍形成假電鍍層62。之後，在樹脂絕緣層27之上面，使製品電鍍層61以及假電鍍層62殘留地而將全面電鍍層除去。
如圖23中所示一般，本實施形態之假電鍍層62，係在樹脂絕緣層27之上面，以除了IC晶片連接端子41之形成區域(晶片搭載區域43)和電容器連接端子42之形成區域以外而覆蓋略全面的方式，來作為平原狀圖案的導體層而形成之。此假電鍍層62，係被形成為具備有與模樣74相對應之網眼狀的挖空圖案之網格63。進而，在假電鍍層62處，係在成為外緣部之位置處，被形成有與文字的辨識記號71或數字的辨識記號72相對應之挖空圖案64、65a，並且，在成為晶片搭載區域43之角部近旁的位置處，係被形成有與定位用之辨識記號73相對應的挖空 圖案66。
在電鍍層形成工程後，如圖24中所示一般，進行對於最外層之樹脂絕緣層27的樹脂表面而從其之上方起例如施加180℃之熱風68的熱處理(辨識記號形成工程)。經由此熱處理，假電鍍層62處係被形成網格63或挖空圖案64~66，而使露出的樹脂絕緣層27之樹脂表面變色。另外，於此之熱處理，係兼作為退火處理，而使樹脂絕緣層27硬化並且將施加在製品電鍍層61處之內部應力釋放。
藉由進行上述之增層工程，而形成在基材52上層積有層積金屬薄片體54、樹脂絕緣層20~27、導體層28、製品電鍍層61以及假電鍍層62的配線層積體60。
之後，在配線層積體60之上面，將蝕刻阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而以覆蓋製品電鍍層61之表面的方式來形成蝕刻阻劑69(參考圖25)。
在蝕刻阻劑69之形成後，將配線層積體60藉由切割裝置(省略圖示)來切斷，並將成為配線層積部30之部分的周圍區域除去。經由此切斷，被樹脂絕緣層20所密封之層積金屬薄片體54的外緣部係成為露出的狀態。亦即是，經由周圍區域的除去，基底樹脂絕緣層51和樹脂絕緣層20之間的密著部分係喪失。其結果，配線層積部30和基材52係成為僅經由層積金屬薄片體54來作連結的狀態。
於此，如圖26中所示一般，藉由在層積金屬薄片體54處之一對的銅箔55、56之界面而進行剝離，來將基材52從配線層積部30除去，並使存在於配線層積部30之下面32上的銅箔55露出(基材分離工程)。
之後，藉由對於配線層積部30進行蝕刻，而將在配線層積部30之上面31側處露出的假電鍍層62除去(假電鍍層除去工程)。又，與此同時地，將在配線層積部30之下面32側處露出的銅箔55作全體性除去，並且將金屬導體部58之下側的一部份除去。其結果，係在樹脂絕緣層24處形成開口部37，並且，殘留於開口部37內之金屬導體部58，係成為母基板連接端子45(參考圖27)。又，在配線層積部30(樹脂絕緣層27)之上面31處，藉由將假電鍍層62作蝕刻除去，並未變色的樹脂絕緣層27之表面係露出。其結果，在樹脂表面上，係因應於假電鍍層62之網格63或挖空圖案64~66之形狀而產生顏色的濃淡之差，而能夠經由該濃淡之差來形成辨識記號71~73或網格狀之模樣74。
進而，將被形成在配線層積部30之上面31處的蝕刻阻劑69除去。之後，對於IC晶片連接端子41之表面、電容器連接端子42之表面、母基板連接端子45之表面，而依序施加無電解鎳電鍍、無電解金電鍍。其結果，在各連接端子41、42、45之表面上係被形成有電鍍層46、48。藉由經過以上之工程，而製造出圖20之多層配線基板10。
故而，若依據由本發明之第2特徵所致的第3實施形態，則係可得到以下之效果。
(1)在第3實施形態之多層配線基板10中，在被搭載有IC晶片之上面31上，係經由樹脂表面之顏色的濃淡之差而被形成有辨識記號71~73。於此情況，由於就算是並不如同先前技術一般地形成導體層或開口部，亦能夠對於辨識記號71~73作辨識，因此，係能夠抑制多層配線基板10之製造成本。
(2)在第3實施形態之多層配線基板10中，係更進而具備有：在上面31側之外緣部處使導體部75露出所成，並經由最外層之樹脂絕緣層27的樹脂表面和導體部75表面間的光反射率之差而被辨識出來之定位用記號76。如此這般，係能夠將由顏色的濃淡之差所得的辨識記號71~73、和由光反射率之差所得的定位用記號76，因應於用途來形成之。又，定位用記號76之形成位置，係能夠經由光反射率之差而迅速且確實地辨識出來。因此，係能夠更為正確地進行多層配線基板10之定位。進而，辨識記號73，係為用以將IC晶片作定位之記號，並被設置在晶片搭載區域43之近旁。此辨識記號73，係經由顏色的濃淡之差而形成，而導體部75係並未被形成。因此，係能夠避免錯誤地將IC晶片連接到導體部75處的問題。
(3)在第3實施形態之多層配線基板10中，在最外層之樹脂絕緣層27處，係具備有經由樹脂表面之顏色的濃淡之差所形成的網格狀之模樣74。此模樣74，由於係 在樹脂絕緣層27之上面全體處而有規則地被形成，因此，係能夠提高多層配線基板10之設計性。
(4)在第3實施形態中，為了形成辨識記號71~73，係進行有使樹脂絕緣層27之樹脂表面變色的熱處理，但是，此熱處理，係亦兼進行有樹脂絕緣層27之退火。於此情況，係並不需要將在先前技術中所進行的退火工程和辨識記號形成工程藉由分開之熱處理來進行，而能夠將多層配線基板10之製造成本抑制為低。
(5)在第3實施形態中，係設為在基材分離工程之後而進行假電鍍層除去工程。於此情況，係能夠在將多層配線基板10之上面31側的假電鍍層62藉由蝕刻而除去的同時，將下面32側之銅箔55藉由蝕刻來除去。若是設為此種構成，則係能夠藉由與先前技術之製造方法相同的工程數來製造多層配線基板10，而能夠將製造成本抑制為更低。
(6)在第3實施形態中，在多層配線基板10之上面31上，係除了成為IC晶片連接端子41以及電容器連接端子42之製品電鍍層61以外，亦在該製品電鍍層61之周圍形成有假電鍍層62。若是設為此種構成，則係能夠將在多層配線基板10之上面31處的電鍍層61、62之面積比例增加。因此，係能夠避免在電鍍時之電流集中，並能夠消除製品電鍍層61的厚度參差。其結果，在多層配線基板10處，係能夠將複數之IC晶片連接端子41以及複數之電容器連接端子42以均一之厚度來形成。故而， 若是使用多層配線基板10，則係能夠將IC晶片以及晶片電容器之晶片零件和各連接端子41、42間的連接信賴性提升。
[第4實施形態]
以下，根據圖面來對於將本發明之第2特徵具體化為多層配線基板的第4實施形態作詳細說明。圖28，係為展示本實施形態之多層配線基板的概略構成之擴大剖面圖。在上述第3實施形態中，係將並不包含有核心基板地而形成之無核心配線基板作了具體化，但是，在本實施形態中，係將具有核心基板之多層配線基板作了具體化。此多層配線基板之構成以及其製造方法，基本上係與第2實施形態者相同。故而，以下係僅針對與第2實施形態相異之特徵作記述。
在第4實施形態之多層配線基板10中，亦同樣的，在露出於第1增層層111之上面側處的最外層之樹脂絕緣層137處，係與第3實施形態之多層配線基板10相同的，被設置有經由樹脂表面的顏色之濃淡之差所形成的辨識記號71、72、73(參考圖21)。又，在最外層的樹脂絕緣層137處，係具備有經由樹脂表面之顏色的濃淡之差所形成的網格狀之模樣74。
進而，露出於第2增層層112之下面側處的最外層之樹脂絕緣層138處，係被設置有經由樹脂表面之顏色的濃淡之差所形成的網格狀之模樣74。另外，在多層配線基 板100處，辨識記號71、72、73中之代表公司名稱的文字之記號71和代表製造編號的數字之記號72，係亦可並非為被形成在第1增層層111的上面側處，而是被形成在第2增層層112之下面側處。
接著，針對第4實施形態之多層配線基板100的製造方法作敘述。如同上述一般，此多層配線基板100的製造，基本上係與第2實施形態者相同。故而，以下係僅針對與第2實施形態相異之工程作記述。
直到形成假電鍍層62之工程為止，係藉由與第2實施形態相同之處理程序來進行(參考圖29)。又，在成為第2增層層112之最外層的樹脂絕緣層138之下面142處，形成成為母基板連接端子45之製品電鍍層61，並且，亦在該製品電鍍層61之周圍，形成假電鍍層62(參考圖29)。
於此，在被形成於樹脂絕緣層137之上面141的假電鍍層62處，係被形成有與模樣74相對應之網格63，並且，係被形成有與各辨識記號71~73相對應之挖空圖案64~66(參考圖23)。又，在被形成於樹脂絕緣層138之下面142上的假電鍍層62處，係被形成有與模樣74相對應之網格63。
在各電鍍層61、62之形成後，進行對於第1增層層111的成為最外層之樹脂絕緣層137的樹脂表面而從其之上方起施加熱風68的熱處理(參考圖30)。經由此熱處理，在假電鍍層62處係被形成網格63和挖空圖案64~ 66，而使露出的樹脂絕緣層137之樹脂表面變色。又，於此同時地，進行對於第2增層層112的成為最外層之樹脂絕緣層138的樹脂表面而從其之下方起施加熱風68的熱處理(參考圖31)。經由此熱處理，在假電鍍層62處係被形成網格63，並使露出的樹脂絕緣層138之樹脂表面變色。
之後，在第1增層層111中的樹脂絕緣層137之上面141處，將蝕刻阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而以覆蓋製品電鍍層61之表面的方式來形成蝕刻阻劑69(參考圖32)。進而，在第2增層層112中的樹脂絕緣層138之下面142處，將蝕刻阻劑形成用之乾薄膜作層壓，並對於該乾薄膜進行曝光以及顯像，藉由此，而以覆蓋製品電鍍層61之表面的方式來形成蝕刻阻劑69(參考圖32)。
在蝕刻阻劑69之形成後，藉由進行蝕刻，而將在各增層層111、112之表面所露出的假電鍍層62除去，之後，將蝕刻阻劑69除去。此時，藉由假電鍍層62之除去，在第1增層層111之上面141處，係露出有並未變色之樹脂絕緣層137的表面，並且，在第2增層層112之下面142處，亦係露出有並未變色之樹脂絕緣層138的表面。其結果，在樹脂絕緣層137之樹脂表面上，係因應於假電鍍層62之網格63和挖空圖案64~66之形狀而產生顏色的濃淡之差，而能夠經由該濃淡之差來形成辨識記號71~73和網格狀之模樣74。又，在樹脂絕緣層138之樹脂 表面上，係因應於假電鍍層62之網格63的形狀而產生顏色的濃淡之差，而能夠經由該濃淡之差來形成網格狀之模樣74。
之後，對於IC晶片連接端子41之表面、電容器連接端子42之表面、母基板連接端子45之表面，而依序施加無電解鎳電鍍、無電解金電鍍。其結果，在各連接端子41、42、45之表面上係被形成有電鍍層46、48。藉由經過以上之工程，而製造出圖17之多層配線基板100。
故而，若依據由本發明之第2特徵所致的第4實施形態，則係可得到以下之效果。
(1)在第4實施形態之多層配線基板100中，在被搭載有IC晶片之第1增層層111的上面141上，係經由樹脂表面之顏色的濃淡之差而被形成有辨識記號71~73。於此情況，由於就算是並不如同先前技術一般地形成導體層或開口部，亦能夠對於辨識記號71~73作辨識，因此，係能夠抑制多層配線基板100之製造成本。
(2)在第4實施形態之多層配線基板100中，在除了第增層層111之上面141的上面141以外，在第2增層層112之下面142處，亦係經由樹脂表面之顏色的濃淡之差而被形成有網格狀之模樣74。若是設為此種構成，則能夠將多層配線基板100之設計性充分地提高。
另外，本發明之第3以及第4實施形態，係亦可分別如同以下一般地進行變更。
在上述第3以及第4實施形態中，於樹脂絕緣層27 、137、138之表面上，雖係以除了各連接端子41、42、45的形成區域以外而覆蓋略全面的方式來形成了假電鍍層62，但是，係並不被限定於此。例如，亦可僅在辨識記號71~73之形成區域處而形成假電鍍層62。但是，當如同上述第3以及第4實施形態一般而形成面積為廣之平原狀之假電鍍層62的情況時，係能夠對於成為各連接端子41、42、45之製品電鍍層61的厚度參差作抑制。又，於此情況，經由在假電鍍層62處形成網格63，係能夠在基板之表面全體處形成模樣74。另外，作為模樣74，係亦可為網格狀以外之模樣，例如，係亦可為將圓或者是多角形狀之圖形或花紋作了有規則的配列之模樣。
在上述第3以及第4實施形態中，雖係在多層配線基板10、100之上面31、141的外緣部處，形成有代表公司名稱之辨識記號71和代表製造編號之辨識記號72，但是，此些之辨識記號71、72的形成位置，係可適宜作變更。例如，亦可將代表製造編號之辨識記號72，形成在晶片搭載區域43之近旁處。又，當並不形成模樣74的情況時，係亦可使用樹脂絕緣層27、137之露出了的表面全體，來形成代表公司名稱等之辨識記號71。此些之辨識記號71、72，係經由樹脂表面之顏色的濃淡之差而被形成。因此，就算是當在各連接端子41、42或定位用記號76之近旁處而設置有各辨識記號71、72的情況時，也並不會對於各連接端子41、42之連接或者是定位用記號76之檢測等造成影響。
在上述第3實施形態之多層配線基板10中，雖係在成為最外層之樹脂絕緣層27的表面上，形成經由樹脂表面和導體部75表面間的光反射率之差而被辨識出來之定位用記號76，但是，係並不被限定於此。例如，亦可在第2層之樹脂絕緣層26的表面上設置導體部75，並且在最外層之樹脂絕緣層27處設置使導體部75之表面露出的開口部，來形成定位用記號76。就算設為此種構成，亦能夠經由樹脂表面和導體部75表面間的光反射率之差，而辨識出定位用記號76。
在上述第1~第4實施形態之各個中，雖係設為在多層配線基板10、100之上面31、141上，將IC晶片連接端子41以及電容器連接端子42作為零件連接端子來作了設置，但是，係亦可省略電容器連接端子42，而僅形成IC晶片連接端子41。又，在多層配線基板10、100之上面31、141處，係亦可除了IC晶片連接端子41和電容器連接端子42以外，而亦設置用以搭載晶片電感等之晶片零件的其他之晶片零件連接端子。
在上述第1~第4實施形態之各個中，雖係藉由銅電鍍而形成製品電鍍層61以及假電鍍層62，但是，係亦可藉由錫電鍍或鎳電鍍等之其他的電鍍，來形成製品電鍍層61以及假電鍍層62。但是，在藉由銅電鍍來形成製品電鍍層61以及假電鍍層62的情況時，係能夠將IC晶片連接端子41和電容器連接端子42之電性阻抗抑制為低，而成為在實用上為理想者。
接著，於以下，列舉出除了在申請專利範圍中所記載之技術性思想之外的經由前述各第3、第4實施形態所掌握到的其他技術性思想。
(1)在手段2中，係為一種多層配線基板，其特徵為，前述辨識記號，係為定位用記號。
(2)在手段3中，係為一種多層配線基板之製造方法，其特徵為，前述製品電鍍層以及前述假電鍍層，係藉由銅電鍍而形成。
(3)在手段3中，係為一種多層配線基板之製造方法，其特徵為，前述辨識記號形成工程，係兼作為退火工程。
(4)在手段3中，係為一種多層配線基板之製造方法，其特徵為：在前述辨識記號形成工程中之熱處理，係為將熱風吹拂至露出的樹脂絕緣層表面上之處理。
(5)在手段3中，係為一種多層配線基板之製造方法，其特徵為，前述樹脂絕緣層，係使用以熱硬化性樹脂作為主體之增層材所形成。
(6)一種多層配線基板之製造方法，係為在手段2中所記載之多層配線基板之製造方法，其特徵為，包含有：層積工程，係在支持基材上，隔著金屬箔而層積前述複數之樹脂絕緣層以及複數之導體層；和電鍍層形成工程，係在露出於前述基板主面側處之最外層的樹脂絕緣層之表面上，形成構成前述複數之晶片零件連接端子之製品電鍍層，並且，形成具備有與前述辨識記號相對應之形狀的假 電鍍層；和辨識記號形成工程，係藉由對於前述最外層之樹脂絕緣層進行熱處理，來使該最外層之樹脂絕緣層的表面變色，並同時進行退火；和阻劑形成工程，係在前述基板主面側處，以覆蓋前述製品電鍍層的方式而形成蝕刻阻劑；和基材分離工程，係在前述金屬箔之界面處，將前述支持基材分離並在前述基板背面側處使前述金屬箔露出；和除去工程，係將在前述基板主面側處所露出之前述金屬箔，藉由蝕刻來除去，同時，將在前述基板背面側處而露出之前述金屬箔，藉由蝕刻而除去。
10、100‧‧‧多層配線基板
20~27、133~138‧‧‧樹脂絕緣層
28、122‧‧‧導體層
31、141‧‧‧作為基板主面之上面
32、142‧‧‧作為基板背面之下面
41‧‧‧作為晶片零件連接端子之IC晶片連接端子
42‧‧‧作為晶片零件連接端子之電容器連接端子
52‧‧‧支持基材
55‧‧‧作為金屬箔之銅箔
61‧‧‧製品電鍍層
62‧‧‧假電鍍層
65‧‧‧蝕刻阻劑
69‧‧‧蝕刻阻劑
71~73‧‧‧辨識圖案
74‧‧‧模樣
75‧‧‧導體部
76‧‧‧定位用記號
[圖1]對於第1實施形態中的多層配線基板之概略構成作展示的剖面圖。
[圖2]對於第1實施形態中的多層配線基板之概略構成作展示的平面圖。
[圖3]對於第1以及第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖4]對於第1以及第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖5]對於第1以及第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖6]對於第1以及第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖7]對於第1以及第3實施形態中的多層配線基板 之製造方法作展示的說明圖。
[圖8]對於第1實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖9]對於第1實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖10]對於第1實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖11]對於第1實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖12]對於第1實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖13]對於第1實施形態之製造方法中的製品電鍍層之厚度參差的測定結果作展示之圖表。
[圖14]對於先前技術之製造方法中的製品電鍍層之厚度參差的測定結果作展示之圖表。
[圖15]對於第1實施形態之製造方法以及先前技術之製造方法的各別之IC晶片搭載區域的尺寸與製品電鍍層之厚度參差間的關係作展示之圖表。
[圖16]對於第2實施形態中的多層配線基板之概略構成作展示的剖面圖。
[圖17]對於第2以及第4實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖18]對於第2實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖19]對於第2實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖20]對於第3實施形態中的多層配線基板之概略構成作展示的剖面圖。
[圖21]對於第3實施形態中的多層配線基板之概略構成作展示的平面圖。
[圖22]對於第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖23]對於第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖24]對於第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖25]對於第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖26]對於第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖27]對於第3實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖28]對於第4實施形態中的多層配線基板之概略構成作展示的剖面圖。
[圖29]對於第4實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖30]對於第4實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖31]對於第4實施形態中的多層配線基板之製造方法作展示的說明圖。
[圖32]對於第4實施形態中的多層配線基板之製造方法作展示的說明圖。
20~27‧‧‧樹脂絕緣層
28‧‧‧導體層
33‧‧‧通孔
34‧‧‧通孔導體
41‧‧‧IC晶片連接端子
42‧‧‧電容器連接端子
50‧‧‧支持基板
51‧‧‧基底樹脂絕緣層
52‧‧‧支持基材
55‧‧‧銅箔
56‧‧‧銅箔
58‧‧‧金屬導體部
60‧‧‧配線層積體
61‧‧‧製品電鍍層
62‧‧‧假電鍍層

Claims (10)

  1. 一種多層配線基板之製造方法，該多層配線基板(10，100)，係具備基板主面(31，141)以及基板背面(32，142)，並具備層積有複數之樹脂絕緣層(20~27，133~138)以及複數之導體層(28，122)所成之構造，且在前述基板主面(31，141)上配設有能夠與晶片零件作連接的複數之晶片零件連接端子(41，42)，該多層配線基板之製造方法，其特徵為，包含有：電鍍層形成工程，係在露出於前述基板主面(31，141)側處之最外層的樹脂絕緣層(27，137)之表面上，形成成為前述複數之晶片零件連接端子(41，42)之製品電鍍層(61)，並且，在前述製品電鍍層(61)之周圍，形成假電鍍層(62)。
  2. 如申請專利範圍第1項所記載之多層配線基板之製造方法，其中，係更進而包含有：阻劑形成工程，係在前述基板主面(31，141)側處，以覆蓋前述製品電鍍層(61)的方式而形成蝕刻阻劑；和電鍍層除去工程，係將在前述基板主面(31，141)側處而露出的前述假電鍍層(62)藉由蝕刻而除去。
  3. 如申請專利範圍第1項或第2項所記載之多層配線基板之製造方法，其中，在前述電鍍層形成工程中，係以使相對於前述基板主面(31，141)之表面積的電鍍層(61，62)之面積比例成為60%以上95%以下的方式， 而形成前述假電鍍層(62)。
  4. 如申請專利範圍第2項所記載之多層配線基板之製造方法，其中，係包含有：層積工程，係在支持基材(52)上，隔著金屬箔(55)而層積前述複數之樹脂絕緣層(20~27)以及複數之導體層(28)；和基材分離工程，係將前述金屬箔(55)和前述支持基材(52)分離並在前述基板背面(32)側處使前述金屬箔(55)露出，在前述基材分離工程之後，進行前述電鍍層除去工程，而將前述基板主面(31)側之假電鍍層(62)藉由蝕刻而除去，同時，將前述基板背面(32)側之前述金屬箔(55)藉由蝕刻來除去。
  5. 如申請專利範圍第1項或第2項所記載之多層配線基板之製造方法，其中，在前述電鍍層形成工程中，當將在藉由前述假電鍍層(62)之外緣所區劃出的假電鍍層形成區域中所佔據的前述假電鍍層(62)之面積比例，設為30%以上100%以下的情況時，以使前述製品電鍍層(61)和前述假電鍍層(62)間之距離成為0.1mm以上10mm以下的方式，來形成前述假電鍍層(62)。
  6. 如申請專利範圍第5項所記載之多層配線基板之製造方法，其中，前述複數之晶片零件連接端子(41)係為能夠與作為前述晶片零件之IC晶片作連接的複數之IC晶片連接端子(41)，當將前述複數之IC晶片連接端子 (41)配置為陣列狀所成的矩形狀之晶片搭載區域(43)的縱尺寸為X(cm)、橫尺寸為Y(cm)、且在前述複數之IC晶片連接端子(41)處的前述製品電鍍層(61)之厚度的設計值為Z(μm)的情況時，該製品電鍍層(61)之厚度的實測值之標準差σ(μm)，係成為以下式所展示者：
  7. 一種多層配線基板，係具備有基板主面(31，141)以及基板背面(32，142)，並具備層積有複數之樹脂絕緣層(20~27，133~138)以及複數之導體層(28，122)所成的構造，且在前述基板主面(31，141)上被配設有能夠與晶片零件作連接的複數之晶片零件連接端子(41，42)，該多層配線基板，其特徵為：在前述基板主面(31，141)側處而露出之最外層之樹脂絕緣層(27，137)，係具備有經由該最外層之樹脂絕緣層之表面之顏色的濃淡之差所形成之辨識記號(71~73)。
  8. 如申請專利範圍第7項所記載之多層配線基板，其中，係更進而具備有：在前述基板主面(31)側之外緣部處使導體部(75)露出所成，並經由前述最外層之樹脂絕緣層(27)的樹脂表面和前述導體部(75)表面間的光反射率之差而被辨識出來之定位用記號(76)。
  9. 如申請專利範圍第7項或第8項所記載之多層配線基板，其中，在露出於前述基板主面(31，141)側處之最外層的樹脂絕緣層(27，137)處，係更進而具備有：經由樹脂表面之顏色的濃淡之差所形成，並將特定圖案之圖樣有規則的作了配列之模樣(74)。
  10. 一種多層配線基板之製造方法，係為製造如申請專利範圍第7項所記載之多層配線基板之方法，其特徵為，具備有：電鍍層形成工程，係在露出於前述基板主面(31，141)側處之最外層的樹脂絕緣層(27，137)之表面上，形成成為前述複數之晶片零件連接端子之製品電鍍層(61)，並且，形成具備有與前述辨識記號(71~73)相對應之形狀的假電鍍層(62)；和辨識記號形成工程，係藉由對於前述最外層之樹脂絕緣層(27，137)進行熱處理，來使該最外層之樹脂絕緣層(27，137)的表面變色；和假電鍍層除去工程，係在前述基板主面(31，141)側處，以覆蓋前述製品電鍍層(61)的方式而形成蝕刻阻劑(69)，之後，將前述假電鍍層(62)藉由蝕刻而除去。
TW101120308A 2011-06-09 2012-06-06 Manufacturing method of multilayer wiring board, and multilayer wiring board TWI492681B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011129371A JP5679911B2 (ja) 2011-06-09 2011-06-09 多層配線基板及びその製造方法
JP2011129372 2011-06-09
JP2012092657A JP5865769B2 (ja) 2011-06-09 2012-04-16 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201316857A TW201316857A (zh) 2013-04-16
TWI492681B true TWI492681B (zh) 2015-07-11

Family

ID=47904452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120308A TWI492681B (zh) 2011-06-09 2012-06-06 Manufacturing method of multilayer wiring board, and multilayer wiring board

Country Status (2)

Country Link
KR (2) KR101527630B1 (zh)
TW (1) TWI492681B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436226B1 (ko) * 2015-08-19 2022-08-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20220145969A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 타일형 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法
TW200726353A (en) * 2005-12-20 2007-07-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144695A (ja) * 1987-11-30 1989-06-06 Toshiba Corp 印刷基板の識別方法
JP2002204057A (ja) * 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
KR101059630B1 (ko) * 2009-08-26 2011-08-25 삼성전기주식회사 더미패턴을 구비하는 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法
TW200726353A (en) * 2005-12-20 2007-07-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平01-144695AA; *

Also Published As

Publication number Publication date
KR20150008363A (ko) 2015-01-22
TW201316857A (zh) 2013-04-16
KR20120137300A (ko) 2012-12-20
KR101513404B1 (ko) 2015-04-17
KR101527630B1 (ko) 2015-06-09

Similar Documents

Publication Publication Date Title
US9006580B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR100797698B1 (ko) 고밀도 인쇄회로기판 제조방법
US8356405B2 (en) Method of manufacturing printed circuit board
JP4332162B2 (ja) 配線基板の製造方法
JP6208449B2 (ja) 多層配線基板の製造方法
EP3557957B1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
JP2011171397A (ja) 多層配線基板及びその製造方法
KR20120093776A (ko) 다층 배선기판의 제조방법
TWI488558B (zh) 多層配線基板之製造方法
JP5576547B2 (ja) 配線基板の製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
TWI492681B (zh) Manufacturing method of multilayer wiring board, and multilayer wiring board
TWI606763B (zh) 電路板及其製作方法
JP5865769B2 (ja) 多層配線基板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
TWI400016B (zh) 積層基板及其製法
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
TWI383724B (zh) 印刷電路板及其製造方法
JP5679911B2 (ja) 多層配線基板及びその製造方法
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
US8720053B2 (en) Process of fabricating a circuit board
JP4029005B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees