KR102436226B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102436226B1
KR102436226B1 KR1020150116924A KR20150116924A KR102436226B1 KR 102436226 B1 KR102436226 B1 KR 102436226B1 KR 1020150116924 A KR1020150116924 A KR 1020150116924A KR 20150116924 A KR20150116924 A KR 20150116924A KR 102436226 B1 KR102436226 B1 KR 102436226B1
Authority
KR
South Korea
Prior art keywords
reinforcing material
insulating layer
groove
printed circuit
circuit board
Prior art date
Application number
KR1020150116924A
Other languages
English (en)
Other versions
KR20170022208A (ko
Inventor
김성한
김한
안석환
황미선
하상렬
이경호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150116924A priority Critical patent/KR102436226B1/ko
Priority to US15/084,864 priority patent/US9706644B2/en
Publication of KR20170022208A publication Critical patent/KR20170022208A/ko
Application granted granted Critical
Publication of KR102436226B1 publication Critical patent/KR102436226B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 절연층 및 회로를 포함하고, 상기 절연층 내에 이격 배치된 한 쌍의 판상형 제1 보강재; 및 상기 한 쌍의 제1 보강재를 연결하는 제2 보강재를 더 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판은 점차 가볍고 얇아지는 추세에 있다. 인쇄회로기판의 두께가 얇아질수록 강성이 약해져 휨 변형(warpage)에 취약해지는 문제가 발생한다. 휨 변형에 따른 문제들 중 하나는, 인쇄회로기판에 칩이 실장될 때, 인쇄회로기판이 휘어지면서(bending) 칩 실장 불량이 발생하는 것이다. 이를 해결하기 위해 인쇄회로기판에 사용되는 자재를 고강성 재료로 형성할 수 있다.
대한민국 공개특허공보 제10- 2013-0073771호(2013.07.03)
본 발명은 휨 변형(warpage)를 감소시키기 위해 보강재를 구비한 인쇄회로기판 및 그 제조방법을 제공한다.
본 발명의 일 측면에 따르면, 한 쌍의 판상형 제1 보강재와 상기 한 쌍의 제1 보강재를 연결하는 제2 보강재를 포함하는 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 절연층에 한 쌍의 판상형 제1 그루브를 형성하는 단계, 상기 한 쌍의 제1 그루브를 연결하는 제2 그루브를 형성하는 단계 및 제1 그루브와 제2 그루브를 보강재 물질로 충진하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 2은 본 발명의 일 실시예에 따른 인쇄회로기판 일부를 나타낸 사시도.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 보강재를 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 보강재 위치를 나타낸 도면.
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판의 보강재를 나타낸 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 8a 및 8b는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 도면.
도 9는 도 7에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면.
본 발명에 따른 패키지 기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 그러나, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니며, 본 발명의 실시예는 당업자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판의 일 실시예
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도, 도 2은 본 발명의 일 실시예에 따른 인쇄회로기판 일부를 나타낸 사시도, 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 보강재를 나타낸 도면, 도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 보강재 위치를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연층(110), 회로(120), 보강재(130)를 포함하고, 솔더 레지스트(160)를 더 포함할 수 있다. 보강재(130)는 제1 보강재(140)와 제2 보강재(150)를 포함한다.
인쇄회로기판(PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등의 절연층(110)에 형성된 회로(120)를 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판에는 절연층의 한쪽 면에만 회로를 형성한 단면 PCB, 양쪽 면에 회로를 형성한 양면 PCB 및 다층으로 배선한 MLB(Multi Layered Board)가 있다.
회로(120)는 설계 패턴을 따라 전기신호를 전달하는 절연층(110) 상에 형성된 전도성 라인이다. 회로(120)는 전도성이 높은 구리(Cu), 니켈(Ni) 등의 금속으로 구성될 수 있다. 양면 PCB 또는 MLB의 경우, 서로 다른 층에 형성된 회로(120)를 전기적으로 연결하기 위해 비아(V)를 포함할 수 있다.
인쇄회로기판의 가장자리는 인쇄회로기판의 이송 시 및 최종 제품과의 결합 시, 외부 기기와 연결되는 부분이며, 이러한 부분에 회로를 형성하면 회로가 쉽게 손상될 수 있으므로, 인쇄회로기판의 가장자리 부분에는 회로가 존재하지 않을 수 있다.
실제로는, 인쇄회로기판에서 회로가 형성되는 부분과 회로가 형성되지 않는 부분이 명확하게 구분되는 것은 아니지만, 서술의 편의상 본 실시예에서 인쇄회로기판의 회로(120)가 형성된 영역을 회로영역(C)이라 하고 회로(120)가 형성되지 않은 가장자리 영역을 더미영역(D)이라 명명한다.
보강재(130)는 인쇄회로기판 내에 삽입됨으로써 인쇄회로기판의 강성을 높여주는 자재이다. 도 2 및 도 3에 도시된 바와 같이, 보강재(130)는 인쇄회로기판 회로영역(C)의 회로(120)와 불필요하게 접촉되는 것이 방지되도록 더미영역(D)에 형성될 수 있다. 보강재(130)는 인쇄회로기판의 회로영역(C) 외측의 가장자리를 따라 길게 형성되거나, 복수개가 불연속적으로 형성될 수 있다.
보강재(130)는 인쇄회로기판의 더미영역(D)에 형성된 홀과 연결될 수 있다. 상기 홀은 인쇄회로기판을 가공하기 위해 지지할 필요가 있을 때, 외부 기기와 연결되는 부분이다.
또한, 보강재(130)는 칩 실장 영역(도시하지 않음) 주변부에 집중적으로 형성될 수 있다. 칩 실장 영역은 칩과 절연층(110)의 열팽창률 차이에 따라 휨이 발생할 가능성이 높기 때문에, 칩 실장 영역 주변부에 보강재(130)가 형성됨으로써, 휨 변형(warpage)를 방지할 수 있다.
보강재(130)는 고강성의 금속물질, 예를 들어, 구리(Cu), 니켈(Ni), 철(Fe), 인바(invar) 등으로 이루어질 수 있다. 보강재(130)는 회로(120)를 구성하는 금속과 동일한 금속으로 형성될 수 있다. 또한, 보강재(130)가 구리로 형성되면, 구리는 열전도율이 비교적 높기 때문에, 인쇄회로기판의 방열 특성이 향상될 수 있고, 노이즈 신호(noise signal)가 차폐될 수 있다. 또한, 보강재(130)는 유리섬유(glass cloth)로 이루어질 수 있다.
상술한 것과 같이, 보강재(130)는 제1 보강재(140)와 제2 보강재(150)를 포함할 수 있다. 제1 보강재(140)는 절연층(110) 내에 서로 이격되게 배치되는 한 쌍으로 이루어질 수 있다. 제1 보강재(140)는 판상형일 수 있다. 판상의 제1 보강재(140)는 휨 모멘트에 저항한다.
판상형인 제1 보강재(140)의 단면적은 비아(V)의 단면적보다 크다. 비아(V)는 층간 연결을 위한 것일뿐이으로 회로영역(C) 내에 위치하므로 그 단면적이 크지 않다. 그러나, 제1 보강재(140)는 인쇄회로기판의 강성을 높여주는 것이기 때문에, 많은 영역에 걸쳐 형성되는 것이 바람직하다.
한 쌍의 제1 보강재(140)는 절연층(110)과 평행하게 배치될 수 있다. 절연층(110)이 복수의 층(L1, L2, L3, L4)으로 이루어지는 경우, 제1 보강재(140)의 두께(t)는 절연층(110)의 한 개의 층의 두께보다 얇을 수 있다. 또한, 한 쌍의 제1 보강재(140) 중 하나는 절연층(110)의 최상층(L4)에 위치하고, 다른 하나는 절연층(110)의 최하층(L1)에 위치할 수 있다. 이처럼 제1 보강재(140)가 최외층에 존재할 때, 휨 변형을 방지하는 효과가 커진다.
여기서, 상하는 서술의 편의 상 도면을 기준으로 설명한 것이며, 절대적인 개념이 아니라 상대적인 것으로 이해한다.
도 1에 도시된 바와 같이, 절연층(110)의 최상층(L4) 및 최하층(L1)에 위치하는 제1 보강재(140)는 해당 층에 대해서 가장 외측에 위치할 수 있다. 즉, 제1 보강재(140)의 일면은 절연층(110)에 대해 노출될 수 있다. 다만, 이 경우에, 노출된 면은 후술하게 될 솔더 레지스트(160)에 의해서 커버될 수 있다.
제2 보강재(150)는 절연층(110) 내에 형성되며, 한 쌍의 제1 보강재(140) 사이에 위치하여, 한 쌍의 제1 보강재(140)를 연결한다. 제1 보강재(140)가 절연층(110)과 나란하게 형성되는 경우, 제2 보강재(150)는 절연층(110)을 두께 방향으로 관통할 수 있다. 제2 보강재(150)는 제1 보강재(140) 및 절연층(110)에 대해 수직으로 형성될 수 있다.
또한, 제1 보강재(140)와 제2 보강재(150)는 일체로 형성될 수 있다. 이 경우, 제1 보강재(140)와 제2 보강재(150)는 제조 공정 상에서 동시에 형성될 수 있다.
제2 보강재(150)의 횡방향 길이는 제1 보강재(140)의 횡방향 길이만큼 길게 형성될 수 있다. 즉, 제2 보강재(150)는 제1 보강재(140)를 따라 연속적으로 형성될 수 있다. 이 경우, 제2 보강재(150)는 판상형일 수 있으며, 제1 보강재(140)에 비하여 90도 회전한 판상형일 수 있다.
제2 보강재(150)가 판상형인 경우, 제2 보강재(150)의 폭(w2)은 제1 보강재(140)의 폭(w1)보다 작을 수 있고, 제1 보강재(140)의 중심에 대응하여 위치할 수 있다. 이 경우, 보강재(130)는 'H'자 내지 'I'자 형상을 이룬다.
제2 보강재(150)의 폭(w2)은 제1 보강재(140)의 두께(t)보다 클 수 있다. 이 경우, 제2 보강재(150)의 폭(w2)은 제1 보강재(140)의 두께(t)의 두 배일 수 있다.
한 쌍의 제1 보강재(140) 중 하나가 절연층(110)의 최상층(L4)에 위치하고, 다른 하나는 절연층(110)의 최하층(L1)에 위치하는 경우, 제2 보강재(150)는 한 쌍의 제1 보강재(140)를 연결하기 위해 절연층(110) 전층에 걸쳐 형성된다.
솔더 레지스트(160)는 회로(120)를 보호하기 위한 보호층이다. 회로(120) 중 노출될 필요가 있는 부분을 제외한 나머지 회로는 솔더 레지스트(160)에 의하여 가려진다. 또한, 절연층(110)의 최상층(L4) 및 최하층(L1)에 위치하는 제1 보강재(140) 역시 솔더 레지스트(160)에 의하여 커버될 수 있다. 특히, 제1 보강재(140)가 금속으로 이루어지는 경우, 불필요한 쇼트나 산화와 같은 부식을 방지하기 위하여 제1 보강재(140)는 솔더 레지스트(160)로 커버될 필요가 있다.
상술한 바와 같이, 본 실시예에 따른 보강재를 포함하는 인쇄회로기판은 굽힘과 비틀림에 대한 강성이 향상되어 고강성(high stiffness) 인쇄회로기판이 제공될 수 있다. 결과적으로, 제품의 핸들링 시 파손, 불량이 감소할 수 있다.
인쇄회로기판의 다른 실시예
도 5는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도, 도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판의 보강재(130)를 나타낸 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판은, 상술한 일 실시예와 마찬가지로, 절연층(110), 회로(120), 보강재(130)를 포함하고, 솔더 레지스트(160)를 더 포함할 수 있다. 보강재(130)는 제1 보강재(140)와 제2 보강재(150)를 포함한다.
중복되는 설명은 생략하고, 상술한 일 실시예와 다른점에 대해서만 설명하기로 한다.
본 발명의 다른 실시예에서, 제2 보강재(150)가 복수로 형성되고, 복수의 제2 보강재(150)는 한 쌍의 제1 보강재(140) 사이에서 제1 보강재(140)를 따라 불연속적으로 배치된다. 또한, 제2 보강재(150)의 형상은 사각기둥 또는 원기둥일 수 있으며, 이에 한정되지 않고 다양하게 변경될 수 있다.
본 실시예에서 보강재(130)는 인쇄회로기판의 한정된 공간을 효율적으로 사용하기 위하여, 보강재(130)는 회로영역(C)에 형성될 수 있다. 이 경우, 복수의 제2 보강재(150) 사이에는 회로(120)가 위치할 수 있고, 도 5에 도시된 바와 같이, 복수의 제2 보강재(150) 사이에는 비아(V)가 배치될 수도 있다. 이 경우, 제2 보강재(150) 사이의 간격은 회로(120) 폭 이상이 될 수 있다.
전 실시예와 마찬가지로, 제1 보강재(140)는 절연층(110)의 최상층(L4) 및 최하층(L1)의 최외곽부에 형성될 수 있으며, 솔더레지스트에 의하여 커버되어 외부로 노출되지 않을 수 있다.
인쇄회로기판의 또 다른 실시예
도 7은 본 발명의 또 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도이다. 도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄회로기판은, 상술한 일 실시예와 마찬가지로, 절연층(110), 회로(120), 보강재(130)를 포함하고, 솔더 레지스트(160)를 더 포함할 수 있다. 보강재(130)는 제1 보강재(140)와 제2 보강재(150)를 포함한다.
본 실시예에서는 제1 보강재(140)가 절연층(110)에 대해 노출되지 않도록 형성된다. 예를 들어, 제1 보강재(140)는 회로(120)와 동일평면 상에 위치할 수 있으며, 제1 보강재(140)가 회로(120)와 동일한 금속으로 형성되는 경우, 회로(120)와 동시에 회로(120) 형성 방법과 동일한 방법으로 형성될 수 있다.
도 9를 참조하면, 절연층(110)이 복수의 층(예를 들어, L1, L2, L3, L4)으로 이루어지는 경우, 절연층(110)의 제1 층(L1) 상에 회로(120)를 형성함과 동시에, 한 쌍의 제1 보강재 중 하나(140-1)를 형성한다. 이 때, 회로(120)와 제1 보강재(140)는 semi-additive 등의 방법으로 형성될 수 있다.
제1 층(L1) 상에 절연층(110)의 제2 층(L2)을 적층하고, 제2 층(L2) 상에 회로(120)를 형성함과 동시에, 제1 보강재(140) 상에 제2 보강재(150)를 형성한다. 동일한 방법으로 제2 보강재(150)가 계속 성장시킨다. 절연층(110)의 가장 마지막 층(L4)이 적층되면, 해당 층 상에 회로(120)가 형성됨과 동시에, 한 쌍의 제1 보강재 중 다른 하나(140-2)를 형성한다.
여기서, 보강재(130)를 형성함에 있어, 별도의 공정이 필요 없이, 보강재(130)가 회로(120)와 동시에 형성될 수 있으므로, 공정 상의 단순화가 도모된다.
인쇄회로기판 제조방법의 일 실시예
도 8a 및 8b에는, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법이 도시되어 있고, 도 8a 및 8b 순으로 제조공정이 진행되는 것으로 이해한다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 절연층(110)과 회로(120)를 형성하는 단계, 절연층(110) 내에 이격 배치된 한 쌍의 판상형 제1 그루브(G1)를 형성하는 단계, 상기 한 쌍의 제1 그루브(G1)를 연결하는 제2 그루브(G2)를 형성하는 단계 및 제1 그루브(G1)와 제2 그루브(G2)를 보강재 물질로 충진하는 단계를 포함할 수 있다.
본 실시예에서의 특징은, 절연층(110)과 회로(120)가 보강재(130)보다 먼저 형성된다는 점이다. 절연층(110)은 복수의 층이 적층된 것일 수 있으며, 각 층의 일면 또는 양면에 회로(120)가 형성되고, 서로 다른 층의 회로(120)는 비아(V)로 연결될 수 있다.
제1 그루브(G1)를 형성하는 단계는, 절연층(110)에 이격 배치된 한 쌍의 판상형 제1 그루브(G1)를 형성하는 단계이다. 제1 그루브(G1)는 절연층(110)에 나란하게 형성될 수 있다.
한 쌍의 판상형 제1 그루브(G1)는, 복수의 층으로 이루어진 절연층(110)의 최상층과 최하층에 각각 형성될 수 있다. 즉, 한 쌍 중 하나는 최상층에, 다른 하나는 최하층에 위치할 수 있다. 이 경우, 한 쌍의 제1 그루브(G1)는 절연층(110)의 최외곽부에 위치한다. 제1 그루브(G1)는 절연층(110)에 나란하게 배치될 수 있다.
제1 그루브(G1)는 에칭(etching), 레이저, 드릴 등 다양한 방법으로 형성될 수 있다.
제2 그루브(G2)를 형성하는 단계는, 한 쌍의 제1 그루브(G1)와 연통되고, 한 쌍의 제1 그루브(G1) 사이에 위치하도록 제2 그루브(G2)를 형성하는 단계이다. 제2 그루브(G2)는 에칭(etching), 레이저, 드릴 등 다양한 방법으로 형성될 수 있다.
제1 그루브(G1)가 절연층(110)에 나란하게 형성되는 경우, 제2 그루브(G2)는 절연층(110)을 두께 방향으로 관통할 수 있다. 제2 그루브(G2)는 절연층(110) 전층 또는 일부층을 관통할 수 있다.
제2 그루브(G2)는 제1 그루브(G1)를 따라 연속적으로 형성될 수 있다. 제2 그루브(G2)의 횡방향 길이는 제1 그루브(G1)의 횡방향 길이와 동일할 수 있다.
제2 그루브(G2)는 제1 그루브(G1)에 비해 90도 회전된 판상형일 수 있다. 이러한 제2 그루브(G2)가 형성되면, 제1 그루브(G1) 및 제2 그루브(G2)에 의하여 절연층(110) 내에 'H'자 내지 'I'자 형상의 홈이 만들어진다.
제1 그루브(G1)와 제2 그루브(G2)는 인쇄회로기판의 더미영역(D)에 형성될 수 있으며, 인쇄회로기판의 가장자리에 형성될 수 있다.
또한, 제2 그루브(G2)는 복수로 형성되고, 제1 그루브(G1)를 따라 불연속적으로 배치될 수 있다. 복수의 제2 그루브(G2) 사이에는 회로(120)의 일부와 비아(V)가 위치할 수 있다. 즉, 제1 그루브(G1)와 제2 그루브(G2)는 인쇄회로기판의 회로영역(C)에 형성될 수 있다.
제1 그루브(G1) 및 제2 그루브(G2)를 보강재 물질로 충진하는 단계는, 제1 그루브(G1)와 제2 그루브(G2)를 금속 등의 보강재 물질로 채워넣는 단계이다.
상기 단계는, 제1 그루브(G1)와 제2 그루브(G2) 내부에 시드층(S)을 형성하는 단계와 시드층(S) 상에 도금층(P)을 형성하는 단계를 포함할 수 있다. 즉, 보강재 물질이 금속인 경우, 도금의 방법으로 보강재(130)를 형성할 수 있다.
시드층(S)은 무전해도금으로 형성될 수 있으며, 팔라듐(Pd) 촉매를 이용할 수 있다. 또한, 시드층(S) 상에 형성되는 도금층(P)은 전기도금으로 형성될 수 있다. 도금층(P)은 제1 그루브(G1) 및 제2 그루브(G2) 내부의 시드층(S)으로부터 성장하여 제1 그루브(G1)와 제2 그루브(G2)를 모두 충진한다.
제2 그루브(G2)의 폭(w2)은 제1 그루브(G1)의 두께(t)보다 클 수 있다. 이 경우, 제2 그루브(G2)의 폭(w2)은 제1 그루브(G1)의 두께(t)의 두 배일 수 있다. (부호는 도 4를 참조)
시드층(S) 상에 형성되는 도금층(P)의 도금이 등방성 도금인 경우, 도금 성장 속도는 시드층(S) 전면에서 동일하다. 제1 보강재(140)는 시드층(S)이 한 면에만 있고, 제2 보강재(150)는 시드층(S)이 양면에 있기 때문에, 제2 보강재(150)의 도금 성장 속도가 제1 보강재(140)의 도금 성장 속도보다 2배 정도 빠르다. 따라서, 제2 그루브(G2)의 폭이 제1 그루브(G1)의 두께보다 2배 정도가 되면, 제1 보강재(140)와 제2 보강재(150)가 만들어지는 속도가 비슷하거나 동일할 수 있다.
보강재(130)가 형성된 이후에는, 솔더 레지스트(160)가 형성될 수 있다. 솔더 레지스트(160)는 절연층(110) 상에 형성되며, 회로(120)의 일부와 보강재(130)가 노출되지 않도록 커버한다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 절연층
120: 회로
130: 보강재
140: 제1 보강재
150: 제2 보강재
160: 솔더 레지스트
V: 비아
G1: 제1 그루브
G2: 제2 그루브
S: 시드층
P: 도금층

Claims (16)

  1. 절연층 및 회로를 포함하는 인쇄회로기판에 있어서,
    상기 절연층 내에 이격 배치된 한 쌍의 판상형 제1 보강재; 및
    상기 한 쌍의 제1 보강재를 연결하는 제2 보강재;를 포함하며,
    상기 한 쌍의 제1 보강재 중 적어도 하나는 일면이 상기 절연층의 일면으로부터 노출되며,
    상기 노출된 일면은 상기 절연층의 일면과 코플래너한 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 보강재는 상기 절연층에 나란하게 배치되고,
    상기 제2 보강재는 상기 절연층을 두께 방향으로 관통하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제2 보강재는 상기 제1 보강재를 따라 연속적으로 형성되는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 절연층은 복수의 층을 포함하고,
    상기 한 쌍의 제1 보강재 중, 하나는 상기 절연층의 최상층에, 다른 하나는 최하층에 위치하는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 보강재와 상기 제2 보강재는 일체로 형성되는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 제2 보강재의 폭은 상기 제1 보강재 두께의 2배인 인쇄회로기판.
  7. 제1항에 있어서,
    상기 제2 보강재는, 복수로 이루어지고, 상기 제1 보강재를 따라 불연속적으로 배치되는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 복수의 제2 보강재 사이에는 상기 회로의 적어도 일부가 배치된 인쇄회로기판.
  9. 절연층 및 회로를 형성하는 단계;
    상기 절연층에, 이격 배치된 한 쌍의 판상형 제1 그루브(groove)를 형성하는 단계;
    상기 한 쌍의 제1 그루브를 연결하는 제2 그루브를 형성하는 단계; 및
    상기 제1 그루브 및 제2 그루브를 보강재 물질로 충진하는 단계;를 포함하며,
    상기 보강재 물질로 충진하는 단계에서, 상기 한 쌍의 제1 그루브 중 적어도 하나에 충진되는 보강재 물질은 일면이 상기 절연층의 일면과 코플래너하도록 충진되는 인쇄회로기판 제조방법.
  10. 제9항에 있어서,
    상기 제1 그루브는 상기 절연층에 나란하게 배치되고,
    상기 제2 그루브는 상기 절연층을 두께 방향으로 관통하는 인쇄회로기판 제조방법.
  11. 제9항에 있어서,
    상기 제2 그루브는 상기 제1 그루브를 따라 연속적으로 형성되는 인쇄회로기판 제조방법.
  12. 제9항에 있어서,
    상기 절연층은 복수의 층을 포함하고,
    상기 한 쌍의 제1 그루브 중, 하나는 상기 절연층의 최상층에, 다른 하나는 최하층에 위치하는 인쇄회로기판 제조방법.
  13. 제9항에 있어서,
    상기 제1 그루브 및 제2 그루브를 상기 보강재 물질로 충진하는 단계는,
    상기 제1 그루브 및 제2 그루브 내부에 시드층을 형성하는 단계; 및
    상기 시드층 상에 도금층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  14. 제13항에 있어서,
    상기 제2 그루브의 폭은 상기 제1 그루브 두께의 2배인 인쇄회로기판 제조방법.
  15. 제9항에 있어서,
    상기 제2 그루브는, 복수로 이루어지고, 상기 제1 그루브를 따라 불연속적으로 형성되는 인쇄회로기판 제조방법.
  16. 제15항에 있어서,
    상기 회로의 적어도 일부는 상기 복수의 제2 그루브 사이에 위치하는 인쇄회로기판 제조방법.
KR1020150116924A 2015-08-19 2015-08-19 인쇄회로기판 및 그 제조방법 KR102436226B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150116924A KR102436226B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그 제조방법
US15/084,864 US9706644B2 (en) 2015-08-19 2016-03-30 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150116924A KR102436226B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170022208A KR20170022208A (ko) 2017-03-02
KR102436226B1 true KR102436226B1 (ko) 2022-08-25

Family

ID=58157352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116924A KR102436226B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US9706644B2 (ko)
KR (1) KR102436226B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3084234B1 (fr) * 2018-07-19 2020-07-17 Verisure Sarl Carte de circuit integre pour unite de commande de systeme d'alarme
KR102145204B1 (ko) * 2018-08-30 2020-08-18 삼성전자주식회사 반도체 패키지
US20230345629A1 (en) * 2022-04-26 2023-10-26 Dell Products L.P. Pcb stiffening structure to prevent warping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150257263A1 (en) 2014-03-07 2015-09-10 Rogers Corporation Circuit materials, circuit laminates, and articles formed therefrom
US20170208684A1 (en) 2014-06-05 2017-07-20 Infineon Technologies Ag Printed Circuit Boards Having a Dielectric Layer Which Includes a Polymer and Methods of Manufacturing Such Printed Circuit Boards

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100747023B1 (ko) * 2006-01-19 2007-08-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법
TW200908819A (en) * 2007-06-15 2009-02-16 Ngk Spark Plug Co Wiring substrate with reinforcing member
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
TWI492681B (zh) * 2011-06-09 2015-07-11 Ngk Spark Plug Co Manufacturing method of multilayer wiring board, and multilayer wiring board
KR101411015B1 (ko) 2011-12-23 2014-06-23 제일모직주식회사 글라스 클로스 및 이를 포함하는 플렉시블 기판
KR101903557B1 (ko) * 2015-03-23 2018-11-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150257263A1 (en) 2014-03-07 2015-09-10 Rogers Corporation Circuit materials, circuit laminates, and articles formed therefrom
US20170208684A1 (en) 2014-06-05 2017-07-20 Infineon Technologies Ag Printed Circuit Boards Having a Dielectric Layer Which Includes a Polymer and Methods of Manufacturing Such Printed Circuit Boards

Also Published As

Publication number Publication date
US9706644B2 (en) 2017-07-11
KR20170022208A (ko) 2017-03-02
US20170055345A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
JP4764731B2 (ja) 多層構造のプリント配線基板
KR101025520B1 (ko) 다층 인쇄회로기판 제조방법
US9674968B2 (en) Rigid flexible printed circuit board and method of manufacturing the same
JP2010135418A (ja) 配線基板及び電子部品装置
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP6014081B2 (ja) 印刷回路基板
US20110067901A1 (en) Package substrate
KR101966326B1 (ko) 다층 경연성 인쇄회로기판 및 그 제조방법
JP6226168B2 (ja) 多層配線板
US20150319842A1 (en) Circuit board and method for manufacturing the same
KR102436226B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150062556A (ko) 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
JP2007067010A (ja) 多層配線基板およびその製造方法
JP2009147263A (ja) 配線基板およびその製造方法
US8975742B2 (en) Printed wiring board
KR20160127226A (ko) 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
JP2015026835A (ja) 印刷回路基板
KR101003391B1 (ko) 인쇄회로기판의 홀 가공방법
JP2015053463A (ja) 印刷回路基板
US8624128B2 (en) Printed circuit board and manufacturing method thereof
JP2017069318A (ja) 多層配線板
KR102494343B1 (ko) 인쇄회로기판
KR102172674B1 (ko) 인쇄회로기판 및 이의 제조 방법
US11956904B2 (en) Multilayer circuit board and manufacturing method therefor
JP7237566B2 (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant