JP2015026835A - 印刷回路基板 - Google Patents
印刷回路基板 Download PDFInfo
- Publication number
- JP2015026835A JP2015026835A JP2014140573A JP2014140573A JP2015026835A JP 2015026835 A JP2015026835 A JP 2015026835A JP 2014140573 A JP2014140573 A JP 2014140573A JP 2014140573 A JP2014140573 A JP 2014140573A JP 2015026835 A JP2015026835 A JP 2015026835A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit board
- printed circuit
- reinforcing
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】本発明は、絶縁層と半田ボールとの間のストレスを低減して信頼性を増大させた印刷回路基板に関する。
【解決手段】本発明による印刷回路基板は、回路パターン及び半田ボールが載置された接続ランドを有し、複数の絶縁層を含む絶縁層部と、前記絶縁層部に形成された多数の接続パッド及び非接続パッドと、前記非接続パッドに形成され、前記絶縁層部と非接続パッドの密着状態を補強する複数の補強ビアと、を含むことができる。
【選択図】図1
【解決手段】本発明による印刷回路基板は、回路パターン及び半田ボールが載置された接続ランドを有し、複数の絶縁層を含む絶縁層部と、前記絶縁層部に形成された多数の接続パッド及び非接続パッドと、前記非接続パッドに形成され、前記絶縁層部と非接続パッドの密着状態を補強する複数の補強ビアと、を含むことができる。
【選択図】図1
Description
本発明は、印刷回路基板に関し、より詳細には、絶縁層と半田ボールとの間のストレスを低減して信頼性を増大させた印刷回路基板に関する。
一般に、携帯電話を始めとするIT分野における電子機器の軽薄短小化により基板のサイズが制限されており、電子機器に要求されている多機能化により、基板の制限された面積にさらに多くの機能を具現するための電子部品を実装することが要される。
しかし、基板のサイズの制限により、電子部品の実装面積が十分に確保できないため、IC、半導体チップなどの能動素子及び受動素子などの電子部品を基板内に挿入するための技術が要求されている。近年、能動素子及び受動素子を同一層に内蔵したり、能動素子及び受動素子を積層して基板の内部に内蔵する技術も開発されている。
通常、部品が内蔵された印刷回路基板の製造方法は、基板のコアにキャビティを形成した後、このキャビティ内に各種素子及びIC、半導体チップなどの電子部品を挿入する。次いで、キャビティの内部及び電子部品が挿入されたコア上にプリプレグなどの樹脂材を塗布して、電子部品を固定し、絶縁層を形成する。その後、絶縁層にビアホールまたはスルーホールを形成し、メッキにより回路を形成して、電子部品が基板の外部と電気的に導通されるようにする。
この際、前記ビアホールまたはスルーホールの内部及びその上部にはメッキにより回路パターンが形成されて、基板に内蔵された電子部品と電気的に連結する手段として用いられ、絶縁層を基板の上、下面に順に積層することにより、電子部品が内蔵された多層の印刷回路基板が製作されることができる。
ところが、多数の絶縁層が積層された印刷回路基板に電子部品が実装された状態で電子部品に衝撃が発生したり、製造過程で熱膨張差によって反りが発生する場合、電子部品と絶縁層との間を電気的に連結する半田ボールに相当なストレスが生じるため、半田ボールと絶縁層との間にクラックが発生するという問題点がある。
印刷回路基板の単位面積当たりのチップの数が増加するほど、クラックがさらに激しく発生し、益々薄くなっている基板の厚さにより、上記の問題点はさらに深刻になる。
本発明は上記の問題点に鑑みてなされたものであり、絶縁層と接続パッドが強固な結合状態を維持するように非接続ランドに補強ビアを構成することで、製品の耐久性及び信頼性が増大された印刷回路基板を提供することを目的とする。
上記の目的を効果的に果たすための本発明の印刷回路基板は、回路パターン及び半田ボールが載置された接続ランドを有し、複数の絶縁層を含む絶縁層部と、前記絶縁層部に形成された多数の接続パッド及び非接続パッドと、前記非接続パッドに形成され、前記絶縁層部と非接続パッドの密着状態を補強する複数の補強ビアと、を含むことができる。
前記補強ビアは、多数の接続パッドのうち層間電気的導通が図られていない位置に形成されることができる。
また、前記絶縁層部は、絶縁材及び前記絶縁材の両側面に銅箔が形成されたCCLからなってもよく、CCLなしに積層される多数の絶縁層からなってもよい。
非接続パッドの中央に位置された補強ビアと前記非接続パッドの周面に沿って位置された補強ビアとが反対方向または同一の方向に形成されることができる。
この際、前記補強ビアは、層間導通が図られていない非接続パッドに形成されることができる。
本発明の実施形態による印刷回路基板は、絶縁層と接続パッドが強固な結合状態を維持するように非接続ランドに補強ビアを構成することで、製品の耐久性及び信頼性が増大されることができる効果がある。
以下、本発明の好ましい実施形態を添付図面を参照して詳細に説明すると次のとおりである。
図1は本発明の実施形態による印刷回路基板の側断面を示した例示図であり、図2は本発明の実施形態による印刷回路基板の絶縁層を上部から見たときの平面図であり、図3は本発明の他の実施形態による印刷回路基板を示した例示図である。
図示されたように、本発明の実施形態による印刷回路基板100は、複数の絶縁層を含む絶縁層部10と、絶縁層部10に形成された多数の接続パッド12及び非接続パッド14と、非接続パッド14に形成され、絶縁層部10と非接続パッド14の密着状態を補強する複数の補強ビア20と、を含む。
絶縁層部10は、回路パターン(不図示)が形成された少なくとも一対の絶縁層16が積層されたものであり、よりスリム化された構造を具現するために、電子製品の規格に応じて多数の絶縁層16がビルドアップされることができる。
特に、最近、モバイルなどの電子製品は、厚さは最小化しながらも面積は増大する傾向にあるため、このような傾向に対応して設計及び製造されることができる。
絶縁層部10の最上部に配置された絶縁層16には、例えば、電力供給用PMICなどのチップ(不図示)が実装されることができる。チップは半田ボール30を介して接続パッド12と連結されることができる。
また、各絶縁層16には、半田ボール30と電気的な連結が可能であるように回路パターンが形成されており、各回路パターンは接続パッドと電気的に連結される。
絶縁層部10には、多数の接続パッド12及び非接続パッド14が形成されることができる。多数の接続パッド12のうち最上部側の接続パッド12には半田ボール30が実装されることができる。この際、半田ボール30は、接続パッド全体に実装されず、電気的な導通が要される位置にのみ限定して実装されることができる。
この際、電気的導通が図られていない非接続パッド14には補強ビア20が形成されることができる。補強ビア20は、非接続パッド14の中央部位で絶縁層16の上部と下部の非接続パッド14を連結する。
即ち、補強ビア20は、多数の接続パッド12が形成されている端部に位置された非接続パッド14に設けられ、絶縁層16の上部と下部の非接続パッド14を連結することにより、絶縁層16と非接続パッド14の密着状態を強固に維持させることができる。
また、補強ビア20は、非接続パッド14の中央部位に一つが形成されることができるが、均一な固定力のためには、複数の補強ビア20が形成されることが好ましい。
例えば、補強ビア20は非接続パッド14の中央部位に形成され、中央部位を基準に周方向に沿って多数個の補強ビア20が一定間隔を維持しながら形成されることができる。
補強ビア20が外部衝撃や反りなどに対して安定した設置状態を維持するように、補強ビア20が非接続パッド14に設けられる方向は同一または異なることができる。
即ち、全ての補強ビア20が同一の方向にレーザにより加工されることで、中央部位に配置された補強ビア20及びこれに隣接した他の補強ビア20が同一の配列状態を有することができる。または、中央部位に配置された補強ビア20及びこれに隣接した他の補強ビア20が反対方向に配列されることもできる。
一方、本発明の絶縁層16は、図面には図示していないが、絶縁材及び絶縁材の両側面に銅箔が構成されたCCL(不図示)を含むことができ、CCLの内部にMLCCなどのチップを内蔵させる内蔵工法が適用されることもできる。
換言すれば、内蔵工法が適用された本発明の印刷回路基板は、特にチップが内蔵された構造においてより効果的であるが、これは、チップを内蔵する過程で各絶縁層及びチップの熱膨張係数の差によって発生する基板の反りが、多数の補強ビア20により効果的に抑制されるためである。
上記のように構成された本発明の実施形態による印刷回路基板100は、絶縁層部10にチップが実装された後に落下などの衝撃が加えられる場合、または製造過程でそれぞれ異なる熱膨張係数を有する絶縁層16がビルドアップされる場合には、絶縁層16に反りが発生する。
このような絶縁層部10の反りは、単位面積当たりのチップの数が多いほど、絶縁層部10の厚さがスリム化されるほど、さらに激しく発生する。
このように、外部から衝撃が加えられて瞬間的に絶縁層部10に反りが発生したり、製造過程でビルドアップされる絶縁層16の熱膨張係数の差によって絶縁層部10に反りが発生すると、絶縁層部10と半田ボール30との間にストレスが増加して、半田ボール30にクラックが発生する恐れがある。
この際、半田ボール30と接続パッド12の結合状態が接続パッド12と絶縁層16の結合状態より強固な場合には、接続パッド12と絶縁層16との間が離隔される可能性がある。
このように半田ボール30と接続パッド12または半田ボール30と絶縁層16との間に衝撃や反り応力が集中されると、回路パターンが短絡される恐れがある。それで、回路パターンの短絡を防止するために、補強ビア20は、非接続パッド14が絶縁層から分離されないように非接続パッド14を強固に支持する。
即ち、絶縁層部10の端部に位置した非接続パッド14が補強ビア20により強固に支持されると、絶縁層16と接続パッド12との間に加えられるストレスが低減して、接続パッド12と絶縁層16が安定した結合状態を維持する。
また、本発明の補強ビア20を絶縁層部10の端部の非接続パッド14に形成する場合、接続パッド12と絶縁層16の分離による回路パターンの損傷を防止することができるため、製品の信頼性を大きく向上させることができる。
以上、本発明の実施形態による印刷回路基板について説明したが、本発明はこれに限定されず、当業者であればその応用及び変形が可能であることは勿論である。
10 絶縁層部
12 接続パッド
14 非接続パッド
16 絶縁層
20 補強ビア
30 半田ボール
100 印刷回路基板
12 接続パッド
14 非接続パッド
16 絶縁層
20 補強ビア
30 半田ボール
100 印刷回路基板
Claims (6)
- 回路パターン及び半田ボールが載置された接続ランドを有し、複数の絶縁層を含む絶縁層部と、
前記絶縁層部に形成された複数の接続パッド及び非接続パッドと、
前記非接続パッドに形成され、前記絶縁層部と非接続パッドの密着状態を補強する複数の補強ビアと、を含む印刷回路基板。 - 前記複数の補強ビアは、複数の接続パッドのうち層間電気的導通が図られていない位置に形成される、請求項1に記載の印刷回路基板。
- 前記絶縁層部は、絶縁材及び前記絶縁材の両側面に銅箔が形成されたCCLを含む、請求項1または2に記載の印刷回路基板。
- 非接続パッドの中央に位置された補強ビアと前記非接続パッドの周面に沿って位置された補強ビアとが反対方向に形成される、請求項1から3の何れか1項に記載の印刷回路基板。
- 非接続パッドの中央に位置された補強ビアと前記非接続パッドの周面に沿って位置された補強ビアとが同一の方向に形成される、請求項1から3の何れか1項に記載の印刷回路基板。
- 前記複数の補強ビアは、層間導通が図られていない非接続パッドに形成される、請求項1から5の何れか1項に記載の印刷回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0089495 | 2013-07-29 | ||
KR20130089495A KR101483874B1 (ko) | 2013-07-29 | 2013-07-29 | 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015026835A true JP2015026835A (ja) | 2015-02-05 |
Family
ID=52389519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014140573A Pending JP2015026835A (ja) | 2013-07-29 | 2014-07-08 | 印刷回路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150027762A1 (ja) |
JP (1) | JP2015026835A (ja) |
KR (1) | KR101483874B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016052284A1 (ja) * | 2014-09-30 | 2017-06-22 | 株式会社村田製作所 | 多層基板 |
WO2024101174A1 (ja) * | 2022-11-10 | 2024-05-16 | ローム株式会社 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10330874B2 (en) * | 2016-02-02 | 2019-06-25 | Georgia Tech Research Corporation | Mixed-signal substrate with integrated through-substrate vias |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02158194A (ja) * | 1988-12-09 | 1990-06-18 | Fujitsu Ltd | 多層セラミック回路基板 |
JPH1126940A (ja) * | 1997-05-07 | 1999-01-29 | Murata Mfg Co Ltd | セラミック回路基板の製造方法 |
JP2002009444A (ja) * | 2000-06-22 | 2002-01-11 | Hitachi Ltd | セラミック多層配線基板の構造 |
JP2004172260A (ja) * | 2002-11-19 | 2004-06-17 | Ngk Spark Plug Co Ltd | 配線基板 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0457449A1 (en) * | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Semiconductor device having via hole and method of producing the same |
JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
US6028367A (en) * | 1999-05-07 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonds pads equipped with heat dissipating rings and method for forming |
JP2001077543A (ja) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | 多層配線基板 |
US6219243B1 (en) * | 1999-12-14 | 2001-04-17 | Intel Corporation | Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units |
KR100381052B1 (ko) * | 2000-02-23 | 2003-04-18 | 엘지.필립스 엘시디 주식회사 | 윈도우를 가지는 테이프 케리어 패키지 및 이를 접속한액정표시장치 |
US6534852B1 (en) * | 2000-04-11 | 2003-03-18 | Advanced Semiconductor Engineering, Inc. | Ball grid array semiconductor package with improved strength and electric performance and method for making the same |
CN102523677B (zh) * | 2001-03-14 | 2015-04-22 | Ibiden股份有限公司 | 多层印刷电路板 |
JP2003031952A (ja) * | 2001-07-12 | 2003-01-31 | Meiko:Kk | コア基板、それを用いた多層回路基板 |
TWI233145B (en) * | 2002-09-03 | 2005-05-21 | Toshiba Corp | Semiconductor device |
KR100508682B1 (ko) * | 2002-11-20 | 2005-08-17 | 삼성전자주식회사 | 더미 와이어를 이용한 열방출형 적층 칩 패키지 |
JP4170137B2 (ja) * | 2003-04-24 | 2008-10-22 | 新光電気工業株式会社 | 配線基板及び電子部品実装構造 |
US7248482B2 (en) * | 2003-05-16 | 2007-07-24 | Matsushita Electric Industrial Co., Ltd. | Module with built-in circuit component and method for producing the same |
KR100585226B1 (ko) * | 2004-03-10 | 2006-06-01 | 삼성전자주식회사 | 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지 |
KR100601472B1 (ko) * | 2004-09-24 | 2006-07-18 | 삼성전기주식회사 | 병렬적 다층 인쇄회로기판 및 그 제조방법 |
JP2006339316A (ja) * | 2005-05-31 | 2006-12-14 | Toshiba Corp | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 |
US7741716B1 (en) * | 2005-11-08 | 2010-06-22 | Altera Corporation | Integrated circuit bond pad structures |
JP4764731B2 (ja) * | 2006-01-30 | 2011-09-07 | 富士通株式会社 | 多層構造のプリント配線基板 |
JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
KR101361828B1 (ko) * | 2007-09-03 | 2014-02-12 | 삼성전자주식회사 | 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법 |
JP2010010437A (ja) * | 2008-06-27 | 2010-01-14 | Stanley Electric Co Ltd | 光半導体装置 |
KR101535223B1 (ko) * | 2008-08-18 | 2015-07-09 | 삼성전자주식회사 | 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리 |
JP2010074106A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体チップ、半導体ウェーハおよびそのダイシング方法 |
JP2010093109A (ja) * | 2008-10-09 | 2010-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 |
US7989959B1 (en) * | 2009-01-29 | 2011-08-02 | Xilinx, Inc. | Method of forming stacked-die integrated circuit |
KR101624973B1 (ko) * | 2009-09-23 | 2016-05-30 | 삼성전자주식회사 | 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법 |
US8445918B2 (en) * | 2010-08-13 | 2013-05-21 | International Business Machines Corporation | Thermal enhancement for multi-layer semiconductor stacks |
JP5860256B2 (ja) * | 2011-09-26 | 2016-02-16 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
-
2013
- 2013-07-29 KR KR20130089495A patent/KR101483874B1/ko not_active IP Right Cessation
-
2014
- 2014-07-08 JP JP2014140573A patent/JP2015026835A/ja active Pending
- 2014-07-28 US US14/444,144 patent/US20150027762A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02158194A (ja) * | 1988-12-09 | 1990-06-18 | Fujitsu Ltd | 多層セラミック回路基板 |
JPH1126940A (ja) * | 1997-05-07 | 1999-01-29 | Murata Mfg Co Ltd | セラミック回路基板の製造方法 |
JP2002009444A (ja) * | 2000-06-22 | 2002-01-11 | Hitachi Ltd | セラミック多層配線基板の構造 |
JP2004172260A (ja) * | 2002-11-19 | 2004-06-17 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016052284A1 (ja) * | 2014-09-30 | 2017-06-22 | 株式会社村田製作所 | 多層基板 |
WO2024101174A1 (ja) * | 2022-11-10 | 2024-05-16 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150027762A1 (en) | 2015-01-29 |
KR101483874B1 (ko) | 2015-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9516740B2 (en) | Electronic component embedded substrate and method for manufacturing electronic component embedded substrate | |
KR101058621B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
US9723729B2 (en) | Printed wiring board | |
JP2017123459A (ja) | プリント回路基板 | |
US9554462B2 (en) | Printed wiring board | |
JP5068060B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP5355380B2 (ja) | 多層配線基板 | |
KR101601815B1 (ko) | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 | |
KR20150046615A (ko) | 다층 인쇄회로기판 | |
US8802999B2 (en) | Embedded printed circuit board and manufacturing method thereof | |
US9048332B2 (en) | Semiconductor device manufacturing method and semiconductor mounting substrate | |
JP2009147165A (ja) | 半導体装置 | |
JP6742682B2 (ja) | 多層配線基板 | |
JP2015026835A (ja) | 印刷回路基板 | |
JP2006073593A (ja) | 配線基板とそれを用いた半導体装置 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
JP2008071963A (ja) | 多層配線基板 | |
JP2014175655A (ja) | プリント回路基板 | |
JP2009158571A (ja) | 配線基板および配線基板の製造方法 | |
JP2015053463A (ja) | 印刷回路基板 | |
JP2017152448A (ja) | 多数個取り配線基板 | |
JP2015103585A (ja) | 可撓性を有するインターポーザ、半導体装置 | |
WO2012164719A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP4509189B2 (ja) | Icチップ搭載用基板 | |
KR101158237B1 (ko) | 인쇄 회로 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |