KR102494343B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102494343B1
KR102494343B1 KR1020160003194A KR20160003194A KR102494343B1 KR 102494343 B1 KR102494343 B1 KR 102494343B1 KR 1020160003194 A KR1020160003194 A KR 1020160003194A KR 20160003194 A KR20160003194 A KR 20160003194A KR 102494343 B1 KR102494343 B1 KR 102494343B1
Authority
KR
South Korea
Prior art keywords
metal pattern
insulating layer
layer
layers
flexible insulating
Prior art date
Application number
KR1020160003194A
Other languages
English (en)
Other versions
KR20170083833A (ko
Inventor
박영포
안동기
임경환
정명근
김지훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160003194A priority Critical patent/KR102494343B1/ko
Priority to CN201710013795.3A priority patent/CN107046761B/zh
Publication of KR20170083833A publication Critical patent/KR20170083833A/ko
Application granted granted Critical
Publication of KR102494343B1 publication Critical patent/KR102494343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Abstract

본 발명의 일 측면에 따른 인쇄회로기판은, 교대로 적층된 플렉서블 절연층 및 리지드 절연층; 상기 플렉서블 절연층 및 상기 리지드 절연층 상에 형성 되는 복수의 금속패턴층을 포함하고, 상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 크다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것이다.
최근 전자 제품의 소형화, 박형화 그리고 외형 디자인의 중요성이 증가하고 있다. 이를 만족하는 전자 제품을 구현하기 위해서, 전자 제품의 내부에 삽입되는 인쇄회로기판의 중요성이 부각되고 있다. 전자 제품의 소형화 및 박형화에 대응하기 위해 전자 제품에 삽입되는 기판으로 경연성 인쇄회로기판이 사용되고 있다. 경연성 인쇄회로기판은 좁은 공간에 효율적인 배치를 위해서 센서 및 부품을 실장하는 경성 부분과 굴곡부인 연성 부분으로 구분되어 효율적으로 이용되고 있다.
미국 공개특허 제2008-0014768호
본 발명은 평탄도가 개선된 인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, 교대로 적층된 플렉서블 절연층 및 리지드 절연층; 상기 플렉서블 절연층 및 상기 리지드 절연층 상에 형성 되는 복수의 금속패턴층을 포함하고, 상기 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 큰 인쇄회로기판이 제공된다.
본 발명의 다른 측면에 따르면, 제1 플렉서블 절연층; 상기 제1 플렉서블 절연층 상하면에 형성된 제1 금속패턴; 상기 제1 플렉서블 절연층의 일부를 노출시키도록, 상기 제1 플렉서블 절연층 상하면에 적층된 제1 리지드 절연층; 상기 제1 리지드 절연층 하부에 형성된 제2 금속패턴; 및 상기 제1 리지드 절연층 상부에 형성된 제3 금속패턴을 포함하고, 상기 제2 금속패턴의 강성률은 상기 제3 금속패턴의 강성률보다 큰 인쇄회로기판이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 3 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 경연성 기판으로서, 카메라 모듈 등에 적용될 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은, 플렉서블 절연층, 리지드 절연층, 복수의 금속패턴층을 포함할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 플렉서블 절연층(110), 제1 금속패턴(120), 제1 리지드 절연층(130), 제2 금속패턴(140), 제3 금속패턴(150)을 포함하고, 제2 플렉서블 절연층(160), 제4 금속패턴(170), 제2 리지드 절연층(180)을 더 포함할 수 있다.
복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 클 수 있다.
플렉서블 절연층은 유연하여 굴곡이 가능한 절연물질로 이루어진 층으로서, 예를 들어, 폴리이미드(Polyimide; PI)로 이루어질 수 있다.
플렉서블 절연층은 복수로 형성될 수 있다. 예를 들어, 플렉서블 절연층은 제1 플렉서블 절연층(110)과 제2 플렉서블 절연층(160)을 포함할 수 있다.
리지드 절연층은 플렉서블 절연층에 비하여 유연하지 않으므로 굴곡이 가능하지 않은 절연물질로 이루어진 층으로서, 에폭시(epoxy) 수지로 이루어질 수 있다. 특히, 이러한 에폭시 수지에는 유리 섬유와 같은 섬유 보강재가 함침될 수 있으며, 유리 섬유가 함침된 에폭시 수지는 프리프레그(prepreg)일 수 있다.
에폭시 수지는, 예를 들어, 나프탈렌계 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락계 에폭시 수지, 크레졸 노볼락계 에폭시 수지, 고무 변성형 에폭시 수지, 고리형 알리파틱계 에폭시 수지, 실리콘계 에폭시 수지, 질소계 에폭시 수지, 인계 에폭시 수지 등일 수 있으나, 이에 한정되지 않는다.
리지드 절연층에는, 리지드 절연층이 층간의 접착부재의 역할을 할 수 있도록 접착성이 있는 물질이 함유될 수 있다.
리지드 절연층은 복수로 형성될 수 있다. 예를 들어, 리지드 절연층은 제1 리지드 절연층(130)과 제2 리지드 절연층(180)을 포함할 수 있다.
플렉서블 절연층과 리지드 절연층은 교대로 적층될 수 있다.
예를 들어, 제1 플렉서블 절연층(110) 양면에 제1 리지드 절연층(130)이 형성되고, 제2 플렉서블 절연층(160) 일면에 제2 리지드 절연층(180)이 형성되며, 제1 리지드 절연층(130) 하나가 사이에 개재되도록 제1 플렉서블 절연층(110)과 제2 플렉서블 절연층(160)이 적층될 수 있다.
이 경우, 세 층의 리지드 절연층이 마련되고, 두 리지드 절연층 사이마다 플렉서블 절연층이 개재되어, 총 다섯 개의 층으로 이루어지는 인쇄회로기판에 제공된다.
한편, 플렉서블 절연층의 두께는 리지드 절연층의 두께보다 작을 수 있으나, 이에 한정되지 않으며, 서로 동일하거나, 리지드 절연층의 두께가 상대적으로 더 작을 수도 있다.
경연성의 인쇄회로기판은, 리지드 영역(R)과 플렉서블 영역(F)으로 구획될 수 있다. 플렉서블 영역(F)에는 플렉서블 절연층만 포함되고, 리지드 영역(R)에는 플렉서블 절연층 및 리지드 절연층이 모두 포함될 수 있다. 리지드 절연층은 플렉서블 절연층의 일부를 노출시키도록, 플렉서블 절연층 상에 적층될 수 있다.
즉, 제1 리지드 절연층(130)은 제1 플렉서블 절연층(110) 일부를 노출시키도록 제1 플렉서블 절연층(110) 상에 형성되고, 제2 리지드 절연층(180)은 제2 플렉서블 절연층(160) 일부를 노출시키도록 제2 플렉서블 절연층(160) 상에 형성된다.
제1 플렉서블 절연층(110)의 노출된 일부와 제2 플렉서블 절연층(160)의 노출된 일부는 서로 대응되며, 해당 노출 부분이 플렉서블 영역(F)이 된다.
제조 공정의 측면에서 본다면, 제1 리지드 절연층(130)과 제2 리지드 절연층(180)에는 플렉서블 영역(F)에 대응하여 캐비티(cavity)가 형성되는 것으로 이해할 수 있다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인쇄회로기판은, 두 개의 리지드 영역(R)과, 그 사이에 개재된 하나의 플렉서블 영역(F)으로 구획될 수 있다.
플렉서블 영역(F)에서는 플렉서블 절연층이 외부로 노출되고, 리지드 절연층이 존재하지 않는다. 플렉서블 영역(F)은 복수의 플렉서블 절연층들로 구성될 수 있으며, 복수의 플렉서블 절연층은 서로 이격될 수 있다.
한편, 인쇄회로기판이 두 층의 플렉서블 절연층을 포함하더라도, 플렉서블 영역(F)에서 노출된 플렉서블 절연층은 하나일 수 있다. 즉, 당업자의 필요에 따라서, 다른 하나의 플렉서블 절연층은 삭제될 수 있다.
예를 들어, 도 1에서, 제1 플렉서블 절연층(110)만 플렉서블 영역(F)에서 남아있고, 제2 플렉서블 절연층(160)은 제거될 수 있다.
리지드 영역(R)은 복수의 플렉서블 절연층과 리지드 절연층을 포함할 수 있으며, 플렉서블 절연층과 리지드 절연층이 교대로 적층된 구조일 수 있다. 리지드 영역(R)이 굴곡성이 거의 없으므로, 리지드 영역(R)에 플렉서블 절연층이 존재하더라도, 리지드 영역(R)의 굴곡성은 상대적으로 낮다.
제작과정의 측면에서 보면, 플렉서블 영역(F)과 리지드 영역(R) 모두에 있어서, 플렉서블 절연층과 리지드 절연층이 교대로 적층된 후에, 플렉서블 영역(F)에 있어서, 리지드 절연층만이 선택적으로 제거되어, 플렉서블 영역(F)과 리지드 영역(R)으로 구분될 수 있다.
한편, 금속패턴층은 금속패턴으로 이루어진 층으로, 금속패턴층은 복수로 이루어질 수 있다. 금속패턴층은 플렉서블 절연층 상에 그리고 리지드 절연층 상에 형성된다.
복수의 금속패턴층은, 제1 금속패턴(120), 제2 금속패턴(140), 제3 금속패턴(150) 및 제4 금속패턴(170)을 포함할 수 있다.
제1 금속패턴(120)은 제1 플렉서블 절연층(110) 일면 또는 상하면에 형성되는 금속패턴이다.
제2 금속패턴(140)은 제1 리지드 절연층(130)의 하부, 특히 제1 플렉서블 절연층(110)의 하면에 형성된 제1 리지드 절연층(130)의 하부에 형성되며, 구체적으로 제2 리지드 절연층(180)의 하면에 형성될 수 있다. 또한, 제2 금속패턴(140)은 인쇄회로기판 상에서 최외곽에 위치하는 금속패턴일 수 있다.
제3 금속패턴(150)은 제1 리지드 절연층(130) 상부, 특히 제1 플렉서블 절연층(110)의 상면에 형성된 제1 리지드 절연층(130)의 상면에 형성될 수 있다. 제3 금속패턴(150)은 인쇄회로기판 상에서 최외곽에 위치하며, 제2 금속패턴(140)과는 반대면에 위치할 수 있다.
제3 금속패턴(150)으로 이루어지는 제3 금속패턴층은 그라운드층으로 이용될 수 있다.
제4 금속패턴(170)은 제2 플렉서블 절연층(160)의 일면, 특히 하면에 형성될 수 있다. 또한, 제4 금속패턴(170)은 제2 플렉서블 절연층(160)의 양면, 즉 상하면에 형성될 수 있다.
제2 금속패턴(140)은 메인보드 등의 외부기판에 접속되며, 제3 금속패턴(150)에는 칩 등의 부품이 실장될 수 있다.
이러한 금속패턴들은 전기적 특성이 우수한 구리(Cu), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 백금(Pt) 등의 금속으로 이루어질 수 있다.
복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 클 수 있다. 또한, 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 강성률은, 최외곽에 위치하지 않는 금속패턴층 각각의 강성률보다 클 수 있다.
예를 들어, 제2 금속패턴(140)의 강성률은 제3 금속패턴(150)의 강성률보다 클 수 있다. 또한, 제2 금속패턴(140)의 강성률은 나머지 금속패턴인 제1 금속패턴(120), 제2 금속패턴(140) 및 제3 금속패턴(150) 각각의 강성률보다 클 수 있다.
이 경우, 제2 금속패턴(140)은 철을 포함하는 금속으로 이루어지고, 제1 금속패턴(120) 내지 제3 금속패턴(150)은 구리를 포함하는 금속으로 이루어질 수 있다. 특히, 제2 금속패턴(140)은 스테인레스 스틸(Stainless Steel; steel use stainless; SUS)일 수 있다. 또한, 제1 금속패턴(120) 내지 제3 금속패턴(150)은 순수 구리 또는 구리 합금으로 이루어질 수 있다.
제2 금속패턴(140)으로서 강성률이 상대적으로 큰 금속이 사용되는 경우, 인쇄회로기판의 평탄도가 개선될 수 있고, 휨(warpage), 틸트(tilt) 등의 문제가 감소될 수 있다.
한편, 복수의 금속패턴층 중, 최외곽에 위치하는 위치하는 어느 한 층의 열전도율은, 나머지 층의 열전도율보다 클 수 있다. 예를 들어, 제2 금속패턴(140)의 열전도율은 나머지 금속패턴의 열전도율보다 클 수 있다.
제1 금속패턴(120)은 플렉서블 영역(F)과 리지드 영역(R) 모두에 형성될 수 있지만, 제2 금속패턴(140), 제3 금속패턴(150), 제4 금속패턴(170)은 리지드 영역(R)에만 형성될 수 있다.
각각의 금속패턴은 애디티브(additive), 서브트랙티브(subtractive), 세미-애디티브(Semi additive), 텐팅(Tenting), MSAP(Modified Semi Additive Process) 등의 공법으로 형성될 수 있으나, 이러한 방식으로 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 인쇄회로기판은 복수의 비아를 더 포함할 수 있다.
비아는 복수의 금속패턴층 중 적어도 두 개의 금속패턴을 층간연결할 수 있다. 복수의 비아 중 적어도 하나는, 복수의 금속패턴층 중 최외곽에 위치하는 위치하는 어느 한 층을 관통할 수 있다.
복수의 비아는 제1 비아(V1), 제2 비아(V2), 제3 비아(V3), 제4 비아(V4), 제5 비아(V5)를 포함할 수 있다.
제1 비아(V1)는 제1 플렉서블 절연층(110)을 관통하여, 제1 플렉서블 절연층(110) 양면에 형성된 제1 금속패턴(120) 간을 연결하는 비아이다. 제1 비아(V1)는 필(fill)도금된 비아일 수 있다.
제2 비아(V2)는 제2 금속패턴(140)과 연결되고, 리지드 절연층을 관통하는 비아이다. 여기서, 제2 비아(V2)는 제2 리지드 절연층(180)을 관통할 수 있다. 또한, 제2 비아(V2)는 인쇄회로기판 상에서 최외곽에 위치하는 금속패턴층을 관통할 수 있다. 즉, 제2 비아(V2)는 제2 금속패턴(140)을 관통할 수 있다. 제2 비아(V2)는 필도금 되거나, 비아홀 내측벽만 도금된 형태일 수 있다.
제3 비아(V3)는 제3 금속패턴(150)과 연결되고, 리지드 절연층 특히, 제1 리지드 절연층(130)을 관통하는 비아이다. 제3 비아(V3)는 필도금 되거나 비아홀 내측벽만 도금된 형태일 수 있다.
제3 비아(V3)는 제1 비아(V1)와 스택(stack)구조를 이룰 수 있다.
제4 비아(V4)는 복수의 절연층을 관통하여 형성되는 관통비아이다. 제4 비아(V4)는 제1 플렉서블 절연층(110), 제2 플렉서블 절연층(160), 제1 리지드 절연층(130)을 모두 관통하여, 제1 금속패턴(120), 제3 금속패턴(150), 제4 금속패턴(170)을 전기적으로 연결시키는 비아를 포함할 수 있다. 또한, 제4 비아(V4)는 제1 플렉서블 절연층(110), 제2 플렉서블 절연층(160), 제1 리지드 절연층(130), 제2 리지드 절연층(180)을 모두 관통하여, 제1 금속패턴(120), 제2 금속패턴(140), 제3 금속패턴(150), 제4 금속패턴(170)을 전기적으로 연결시키는 비아를 포함할 수 있다.
제4 비아(V4)의 비아홀 단면적은 인쇄회로기판 상하로 갈수록 일정할 수 있다. 또한, 제4 비아(V4)는 비아홀이 필도금되거나, 내측벽만 도금된 형태일 수 있다.
제5 비아(V5)는 제1 금속패턴(120)과 제4 금속패턴(170)을 연결하도록 제1 리지드 절연층(130)을 관통하는 비아이다.
본 발명의 일 실시예에 따른 인쇄회로기판은 커버층(190)을 더 포함할 수 있다.
플렉서블 절연층의 노출된 영역에, 금속패턴층의 금속패턴 일부가 형성되고, 플렉서블 절연층의 노출된 영역에, 금속패턴의 상기 일부를 커버하는 커버층이 형성될 수 있다.
예를 들어, 제1 금속패턴(120)의 일부는 제1 플렉서블 절연층(110)의 노출 영역, 즉, 플렉서블 영역(F)에 위치한 제1 플렉서블 절연층(110) 부분에 형성될 수 있다.
이 경우, 플렉서블 영역(F)의 제1 플렉서블 절연층(110)은 리지드 영역(R)의 제1 플렉서블 절연층(110)과 비교할 때, 외부로 노출되어 있다. 따라서, 제1 금속패턴(120)의 상기 일부 역시 외부로 노출될 수 있다. 이 경우, 노출되니 제1 금속패턴(120)의 상기 일부의 부식, 손상 등을 방지하기 위하여, 커버층(190)이 요구될 수 있다.
커버층(190)은 제1 플렉서블 절연층(110)과 동일한 재질의 절연물질로 이루어질 수 있으며, 예를 들어, 폴리이미드로 이루어질 수 있다. 다만, 커버층(190)에는 접착물질도 함유될 수 있다.
한편, 커버층은 제2 플렉서블 절연층 상에도 형성될 수 있으나, 도 1에는 도시하지 않았다.
커버층(190)의 측면은 리지드 영역(R)의 인쇄회로기판과 접촉될 수 있다. 이러한 커버층(190)은 커버레이(coverlay)라고 불리기도 한다.
커버층(190)은 제1 플렉서블 절연층(110)의 양면에 형성될 수 있다.
본 발명의 일 실시예에 따른 인쇄회로기판은 솔더레지스트(SR)를 더 포함할 수 있다.
솔더레지스트(SR)는 감광성 레지스트로서, 인쇄회로기판 상에서 최외곽에 위치하는 금속패턴층 상에 형성되어, 해당 금속패턴층의 금속패턴들을 보호한다. 솔더레지스트(SR)는 제2 금속패턴(140)과 제3 금속패턴(150)을 커버할 수 있다. 다만, 제2 금속패턴(140)과 제3 금속패턴(150)의 일부를 노출시키기 위하여, 솔더레지스트(SR)에 개구가 형성될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1을 참조한, 본 발명의 일 실시예에 따른 인쇄회로기판과 비교하여, 차이점에 대해서만 중점적으로 기술한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 인쇄회로기판은, 제1 플렉서블 절연층(110)과 한 쌍의 제1 리지드 절연층(130)을 포함하고, 상술한 본 발명의 일 실시예에 따른 인쇄회로기판과 달리, 제2 플렉서블 절연층(160)과 제2 리지드 절연층(180)은 포함되지 않는다.
한 쌍의 제1 리지드 절연층(130)은 제1 플렉서블 절연층(110)의 양면에 형성된다. 본 실시예에서는 인쇄회로기판의 절연층이 제1 플렉서블 절연층(110)에 대해 대칭을 이룬다. 플렉서블 영역(F)에는 한 층의 플렉서블 절연층(110)만이 존재한다.
이 경우, 제2 금속패턴(140)은 제1 플렉서블 절연층(110)의 하면에 형성된 제1 리지드 절연층(130)의 하면에 형성된다.
제2 금속패턴(140)의 강성율은 제1 금속패턴(120) 및/또는 제3 금속패턴(150) 각각의 강성율보다 클 수 있다. 또한, 제2 금속패턴(140)의 열전도율은 제1 금속패턴(120) 및/또는 제3 금속패턴(150) 각각의 열전도율보다 클 수 있다.
한편, 본 발명의 다른 실시예에 따른 인쇄회로기판은 복수의 비아를 포함하고, 복수의 비아는, 제1 금속패턴(120) 간을 연결하는 제1 비아(V1), 제1 금속패턴(120)과 제2 금속패턴(140)을 연결하는 제2 비아(V2), 제1 금속패턴(120)과 제3 금속패턴(150)을 연결하는 제3 비아(V3), 복수의 금속패턴을 동시에 연결하도록 인쇄회로기판을 전층 관통하는 제4 비아(V4) 등을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은 상술한 커버층(190)과 솔더레지스트(SR)를 더 포함할 수 있다.
인쇄회로기판 제조방법
도 3 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다.
도 3 내지 도 11을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은, 제1 플렉서블 절연층(110)에 제1 금속패턴(120)을 형성하는 단계, 커버층(190)을 형성하는 단계, 제1 리지드 절연층(130)을 형성한는 단계, 제2 플렉서블 절연층(160), 제3 금속패턴층, 제4 금속패턴층을 형성하는 단계, 제3 금속패턴층을 패터닝하는 단계, 제2 리지드 절연층(180), 제2 금속패턴(140)층을 형성하는 단계, 플렉서블 영역(F)에 대응하여, 제2 리지드 절연층(180)과 제2 금속패턴(140)층을 패터닝하는 단계 및 솔더레지스트(SR)를 형성하는 단계를 포함할 수 있다.
도 3을 참조하면, 제1 플렉서블 절연층(110)에 제1 금속패턴(120)이 형성된다. 제1 플렉서블 절연층(110)과 그 양면에 제1 금속패턴층이 부착된 연성동박적층필름(Flexible Copper Clad Laminate; FCCL)을 준비한 후, 제1 금속패턴층을 패터닝하여, 제1 금속패턴(120)이 형성될 수 있다.
또한, 이 단계에서 제1 비아(V1)도 함께 형성될 수 있다. 먼저, 비아홀이 형성될 부분에 대응하여 제1 금속패턴층의 일부를 에칭 등으로 제거하여, 제1 플렉서블 절연층(110)을 노출시키고, 노출된 제1 플렉서블 절연층(110)에 CO2, YAG 등의 레이저를 이용하여 비아홀을 형성하고, 해당 비아홀 내부를 도금하여, 제1 비아(V1)가 형성될 수 있다.
이러한 레이저를 이용하여 비아홀을 형성하는 경우, 비아홀의 단면적은 가공면에서 비가공면으로 갈수록 점점 작아질 수 있다.
도 4를 참조하면, 제1 플렉서블 절연층(110)에 커버층(190)가 형성된다. 커버층(190)은 제1 금속패턴(120)의 일부를 커버하며, 최종 제품에서 플렉서블 영역(F)에 위치하게 된다.
도 5를 참조하면, 제1 리지드 절연층(130)인 제1 플렉서블 절연층(110) 양면에 적층됨과 동시에, 제1 리지드 절연층(130)을 접착부재로써 사용하여 제2 플렉서블 절연층(160) 및 제3 금속패턴층을 각각 적층한다. 즉, 제1 플렉서블 절연층(110)의 상면에 형성된 제1 리지드 절연층(130) 상에는 제3 금속패턴층이 적층되고, 제1 플렉서블 절연층(110)의 하면에 형성된 제1 리지드 절연층(130) 상에는 제2 플렉서블 절연층(160)이 적층된다. 여기서, 제2 플렉서블 절연층(160)에는 제4 금속패턴층이 적층되어 있다.
요컨대, 제1 플렉서블 절연층(110)과 제1 금속패턴층으로 이루어진 하나의 FCCL과 제2 플렉서블 절연층(160)과 제4 금속패턴층으로 이루어진 또 다른 FCCL이 제1 리지드 절연층(130)을 접착부재로 하여 서로 적층되는 것이다.
또한, 제3 금속패턴층 역시 제1 리지드 절연층(130)을 접착부재로 하여 제1 플렉서블 절연층(110) 상에 적층된다.
제3 금속패턴층과 제4 금속패턴층은 아직 패터닝되기 전 상태이며, 리지드 영역(R)과 플렉서블 영역(F) 모두에 걸쳐 형성되어 있다.
도 6을 참조하면, 제3 금속패턴층이 패터닝되어 제3 금속패턴(150)이 형성된다. 제3 금속패턴(150)의 패턴은 한정되지는 않으나, 리지드 영역(R) 내에만 있고, 플렉서블 영역(F) 내에는 존재하지 않는다. 즉, 플렉서블 영역(F)에 있는 제3 금속패턴층은 제거된다.
해당 단계에서는 복수의 비아가 형성된다. 제3 비아(V3)는 제1 금속패턴(120)과 제3 금속패턴(150)을 연결하는 비아이고, 제3 비아(V3)는 제3 금속패턴층의 일부가 에칭되어 제1 리지드 절연층(130)이 노출된 후, 제1 리지드 절연층(130)에 비아홀을 가공하고, 비아홀 내부를 도금함으로써 형성될 수 있다. 여기서 비아홀은 레이저 가공으로 형성될 수 있다.
제4 비아(V4)는 현 단계까지 적층된 모든 절연층을 관통하는 비아이며, 제1 플렉서블 절연층(110), 제2 플렉서블 절연층(160), 제1 리지드 절연층(130), 제2 리지드 절연층(180)을 모두 관통하는 비아홀을 형성한 후, 비아홀 내부를 도금하여 형성될 수 있다. 여기서 비아홀은 비트(bit)와 같은 기계적 드릴 가공으로 형성될 수 있으며, 레이저 가공에 비하여 비아홀 단면적이 일정하다.
제5 비아(V5)는 제1 금속패턴(120)과 제4 금속패턴층을 연결하는 비아로, 제4 금속패턴층 일부를 에칭 등의 방법으로 제거하여 제2 플렉서블 절연층(160)을 노출시킨 뒤, 제2 플렉서블 절연층(160)과 제1 리지드 절연층(130)을 관통하는 비아홀을 형성하고, 비아홀 내부를 도금함으로써 형성될 수 있다.
제5 비아(V5)는 제1 비아(V1) 또는 제3 비아(V3)와 비교하여, 서로 반대의 형상을 가질 수 있다. 즉, 제5 비아(V5)의 단면은 사다리꼴인 반면, 제1 비아(V1)와 제3 비아(V3)의 단면은 역사다리꼴일 수 있다. 이러한 차이는 레이저 가공의 가공면 차이에서 기인한다.
도 7을 참조하면, 제2 리지드 절연층(180)과 제2 금속패턴(140)층이 적층된다. 이 경우, 제2 금속패턴(140)층은 제2 리지드 절연층(180)을 접착부재로 하여 적층된다.
상기 단계에서, 제2 리지드 절연층(180), 제2 금속패턴(140)층은 리지드 영역(R)과 플렉서블 영역(F) 모두에 걸쳐 우선 형성된다.
도 8을 참조하면, 제2 금속패턴(140)층이 패터닝되어 제2 금속패턴(140)이 형성된다. 제2 금속패턴(140)은 리지드 영역(R)에만 존재하고, 플렉서블 영역(F)에는 존재하지 않는다.
제2 금속패턴(140)층의 패터닝은 에칭 등의 방법으로 이루어질 수 있으며, 이 경우, 에칭은 제2 금속패턴(140)층에 한하여 이루어지고, 제2 리지드 절연층(180)이 스타퍼(stopper) 역할을 할 수 있다.
한편, 해당 단계에서, 현 단계까지 적층된 모든 절연층을 관통하는 또 다른 제4 비아(V4)가 형성될 수 있다.
도 9를 참조하면, 제2 리지드 절연층(180)이 패터닝된다. 제2 리지드 절연층(180)은 리지드 영역(R)에만 존재하도록, 플렉서블 영역(F) 내에 있는 제2 리지드 절연층(180)이 제거된다. 제2 리지드 절연층(180)은 레이저 가공 또는 기계적 드릴 가공을 통하여, 제거될 수 있으며, 이 경우, 제4 금속패턴층이 스타퍼(stopper)로 작용할 수 있다.
도 10을 참조하면, 제4 금속패턴층이 패터닝된다. 여기서, 플렉서블 영역(F) 내에 있는 제4 금속패턴층은 제거되고, 리지드 영역(R) 내에서 제4 금속패턴(170)이 형성된다. 제4 금속패턴층은 에칭에 의하여 제거될 수 있으며, 이 경우, 제2 플렉서블 절연층(160)이 스타퍼(stopper)로 작용할 수 있다.
해당 단계가 진행된 결과, 플렉서블 영역(F)에는 커버층(190)을 포함한 플렉서블 절연층만 남게되며, 리지드 영역(R)에는 플렉서블 절연층 및 리지드 절연층이 모두 존재하게 된다.
플렉서블 영역(F)의 플렉서블 절연층은 굴곡성을 가지기 때문에, 플렉서블 절연층을 기준으로 인쇄회로기판이 휘어질 수 있다.
도 11을 참조하면, 솔더레지스트(SR)가 형성된다. 솔더레지스트(SR)는 제2 금속패턴(140)과 제3 금속패턴(150)을 커버하며, 필요에 따라서, 제2 금속패턴(140)과 제3 금속패턴(150) 일부를 노출시키는 개구가 솔더레지스트(SR)에 형성될 수 있다.
솔더레지스트(SR)가 감광성인 경우, 개구는 포토리소그래피(photolithography) 공정으로 형성될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 제1 플렉서블 절연층
120: 제1 금속패턴
130: 제1 리지드 절연층
140: 제2 금속패턴
150: 제3 금속패턴
160: 제2 플렉서블 절연층
170: 제4 금속패턴
180: 제2 리지드 절연층
190: 커버층
SR: 솔더레지스트
V1: 제1 비아
V2: 제2 비아
V3: 제3 비아
V4: 제4 비아
V5: 제5 비아

Claims (16)

  1. 교대로 적층된 플렉서블 절연층 및 리지드 절연층;
    상기 플렉서블 절연층 및 상기 리지드 절연층 상에 형성되는 복수의 금속패턴층; 및
    상기 복수의 금속패턴층 중 적어도 두 개의 금속패턴을 층간연결하는 비아;를 포함하고,
    상기 복수의 금속패턴층 중 최외곽에 위치하는 어느 한 층은 상기 리지드 절연층 상에 형성되어 있고,
    상기 복수의 금속패턴층 중 최외곽에 위치하는 어느 한 층의 강성률은, 최외곽에 위치하는 다른 한 층의 강성률보다 크고,
    상기 비아는 복수의 비아로 이루어지고,
    상기 복수의 비아 중 적어도 하나는 상기 리지드 절연층 및 상기 복수의 금속패턴층 중 최외곽에 위치하는 어느 한 층을 관통하여 형성되며, 일측이 상기 복수의 금속패턴층 중 최외곽에 위치하는 어느 한 층과 연결되고, 타측이 상기 복수의 금속패턴층 중 최외곽에 위치하는 어느 한 층과 인접한 층의 금속패턴층과 연결되는,
    인쇄회로기판.
  2. 제1항에 있어서,
    상기 복수의 금속패턴층 중, 최외곽에 위치하는 어느 한 층은 철을 포함하는 금속으로 이루어지고, 나머지 층은 구리를 포함하는 금속으로 이루어지는 인쇄회로기판.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 복수의 금속패턴층 중, 최외곽에 위치하는 어느 한 층의 열전도율은, 나머지 층의 열전도율보다 큰 인쇄회로기판.
  6. 제1항에 있어서,
    상기 리지드 절연층은 상기 플렉서블 절연층의 일부를 노출시키도록, 상기 플렉서블 절연층 상에 적층되는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 플렉서블 절연층의 노출된 영역에, 상기 금속패턴층의 금속패턴 일부가 형성되고,
    상기 플렉서블 절연층의 노출된 영역에, 상기 금속패턴의 상기 일부를 커버하는 커버층이 형성되는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 플렉서블 절연층과 상기 커버층은 동일한 재질로 이루어지는 인쇄회로기판.
  9. 제1항에 있어서,
    상기 복수의 금속패턴층 중, 최외곽에 위치하는 층 상에는 솔더레지스트가 형성되는 인쇄회로기판.
  10. 제1항에 있어서,
    상기 플렉서블 절연층 및 상기 리지드 절연층은 각각 복수로 이루어지고,
    상기 플렉서블 절연층 각각은 상기 리지드 절연층 사이에 배치되는 인쇄회로기판.
  11. 제1항에 있어서,
    상기 복수의 금속패턴층 중, 최외곽에 위치하는 어느 한 층의 강성률은, 최외곽에 위치하지 않는 금속패턴층 각각의 강성률보다 큰 인쇄회로기판.
  12. 제1 플렉서블 절연층;
    상기 제1 플렉서블 절연층 상하면에 형성된 제1 금속패턴;
    상기 제1 플렉서블 절연층의 일부를 노출시키도록, 상기 제1 플렉서블 절연층 상하면에 적층된 제1 리지드 절연층;
    상기 제1 리지드 절연층 하부에 형성된 제2 금속패턴;
    상기 제1 리지드 절연층 상부에 형성된 제3 금속패턴; 및
    상기 제2 금속패턴 및 상기 제2 금속패턴과 적층방향으로 인접한 층의 금속패턴만을 서로 연결하는 비아;를 포함하고,
    상기 제2 금속패턴의 강성률은 상기 제3 금속패턴의 강성률보다 큰 인쇄회로기판.
  13. 제12항에 있어서,
    상기 제1 리지드 절연층 하면에 적층되는 제2 플렉서블 절연층;
    상기 제2 플렉서블 절연층의 하면에 형성되는 제4 금속패턴; 및
    상기 제4 금속패턴을 커버하도록 상기 제2 플렉서블 절연층 하면에 적층되고, 상기 제2 플렉서블 절연층의 일부를 노출시키는 제2 리지드 절연층을 더 포함하고,
    상기 제2 금속패턴은 상기 제2 리지드 절연층의 하면에 형성되고,
    상기 비아는 제2 리지드 절연층을 관통하고, 상기 제2 금속패턴과 상기 제4 금속패턴을 연결하는, 인쇄회로기판.
  14. 제13항에 있어서,
    상기 제2 금속패턴의 강성률은 상기 제1 금속패턴 및 상기 제4 금속패턴의 강성률보다 큰 인쇄회로기판.
  15. 제13항에 있어서,
    상기 제2 금속패턴과 상기 제4 금속패턴을 연결하는 비아를 더 포함하고,
    상기 비아는 상기 제2 금속패턴을 관통하는 인쇄회로기판.
  16. 제12항에 있어서,
    상기 제1 금속패턴의 일부는 상기 제1 플렉서블 절연층의 노출된 영역에 형성되고,
    상기 플렉서블 절연층의 노출된 영역에, 상기 제1 금속패턴의 상기 일부를 커버하는 커버층이 형성되는 인쇄회로기판.
KR1020160003194A 2016-01-11 2016-01-11 인쇄회로기판 KR102494343B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160003194A KR102494343B1 (ko) 2016-01-11 2016-01-11 인쇄회로기판
CN201710013795.3A CN107046761B (zh) 2016-01-11 2017-01-09 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160003194A KR102494343B1 (ko) 2016-01-11 2016-01-11 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20170083833A KR20170083833A (ko) 2017-07-19
KR102494343B1 true KR102494343B1 (ko) 2023-02-01

Family

ID=59427679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160003194A KR102494343B1 (ko) 2016-01-11 2016-01-11 인쇄회로기판

Country Status (2)

Country Link
KR (1) KR102494343B1 (ko)
CN (1) CN107046761B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550170B1 (ko) * 2018-01-04 2023-07-03 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 카메라 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317946A (ja) * 2004-03-30 2005-11-10 Sumitomo Bakelite Co Ltd 回路基板
JP2011091312A (ja) * 2009-10-26 2011-05-06 Sumitomo Bakelite Co Ltd リジッドフレックス回路板、リジッドフレックス回路板の製造方法および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
KR100754080B1 (ko) 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2013030724A (ja) * 2011-06-22 2013-02-07 Sumitomo Chemical Co Ltd 積層体及びその製造方法
CN104735899B (zh) * 2013-12-19 2017-08-22 鹏鼎控股(深圳)股份有限公司 可挠式电路板及其制作方法
KR102107037B1 (ko) * 2014-02-21 2020-05-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317946A (ja) * 2004-03-30 2005-11-10 Sumitomo Bakelite Co Ltd 回路基板
JP2011091312A (ja) * 2009-10-26 2011-05-06 Sumitomo Bakelite Co Ltd リジッドフレックス回路板、リジッドフレックス回路板の製造方法および電子機器

Also Published As

Publication number Publication date
CN107046761B (zh) 2022-03-01
CN107046761A (zh) 2017-08-15
KR20170083833A (ko) 2017-07-19

Similar Documents

Publication Publication Date Title
US9674969B2 (en) Flexible printed circuit board and manufacturing method thereof
KR20230092854A (ko) 인쇄회로기판
KR101025520B1 (ko) 다층 인쇄회로기판 제조방법
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
US10249503B2 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
KR101966326B1 (ko) 다층 경연성 인쇄회로기판 및 그 제조방법
KR100992181B1 (ko) 패키지용 기판 및 그 제조방법
JP2006269979A (ja) フレックスリジッドプリント配線板およびフレックスリジッドプリント配線板の製造方法
JP2009260186A (ja) 多層フレキシブルプリント配線板およびその製造方法
CN112074098B (zh) 印刷电路板
JP7206474B2 (ja) プリント回路基板
US8102664B2 (en) Printed circuit board and method of manufacturing the same
KR102325407B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR102494343B1 (ko) 인쇄회로기판
KR102439483B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013115110A (ja) 段差構造のプリント配線板
KR102551217B1 (ko) 캐리어 기판 및 이를 이용하는 제조된 인쇄회로기판
JP2019029637A (ja) プリント回路基板
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP7392966B2 (ja) プリント回路基板
JP2517315B2 (ja) 電子回路パッケ―ジ
KR20200106342A (ko) 인쇄회로기판 및 그 제조방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right