CN101409986A - 芯衬底及其制造方法 - Google Patents

芯衬底及其制造方法 Download PDF

Info

Publication number
CN101409986A
CN101409986A CNA2008101454044A CN200810145404A CN101409986A CN 101409986 A CN101409986 A CN 101409986A CN A2008101454044 A CNA2008101454044 A CN A2008101454044A CN 200810145404 A CN200810145404 A CN 200810145404A CN 101409986 A CN101409986 A CN 101409986A
Authority
CN
China
Prior art keywords
substrate
hole
guide hole
core
inner face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101454044A
Other languages
English (en)
Other versions
CN101409986B (zh
Inventor
饭田宪司
阿部知行
前原靖友
平野伸
中川隆
吉村英明
山胁清吾
尾崎德一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101409986A publication Critical patent/CN101409986A/zh
Application granted granted Critical
Publication of CN101409986B publication Critical patent/CN101409986B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种芯衬底及其制造方法。该芯衬底能够可靠地防止导电芯部分与镀通孔部分之间的短路。该芯衬底包括：具有导孔的导电芯部分，通过该导孔形成镀通孔部分；多个导电层，涂覆导孔的内面和芯部分的表面；除气孔，形成在涂覆芯部分的表面的导电层中；绝缘材料，填充导孔的内面与镀通孔部分的外围面之间的空间；以及多个线缆层，层积在芯部分的两个侧面上。

Description

芯衬底及其制造方法
技术领域
本发明涉及一种具有导电芯部分的芯衬底、一种制造该芯衬底的方法和一种制造具有该芯衬底的电路板的方法，更具体地涉及一种能够解决当执行热处理时从衬底生成的气体所引起的衬底上线缆层膨胀问题的芯衬底、一种制造该芯衬底的方法和一种制造具有该芯衬底的电路板的方法。
背景技术
用于测试将在其上装配半导体元件的电路板和测试半导体晶片的一些测试衬底包括由碳纤维增强塑料(CFRP)组成的芯衬底。与常规玻璃环氧芯衬底相比，由碳纤维增强塑料组成的芯衬底的热膨胀系数小，而具有这样的芯衬底的电路板的热膨胀系数可以对应于将要装配在电路板上的半导体元件的热膨胀系数。因此，可以有效避免在半导体元件与电路板之间生成的热应力。
通过在芯衬底的两个侧面上层积线缆层来形成电路板，而在芯衬底中形成镀通孔(PTH)部分以便相互电连接在其两个侧面上的线缆层。通过在衬底中钻穿通孔并且在通孔的内面上形成镀层(导电部分)来形成镀通孔部分(plated through-hole section)。
在具有例如由碳纤维增强塑料组成的导电芯部分的芯衬底情况下，如果仅通过钻穿通孔和镀制其内面来形成镀通孔部分，则镀通孔部分和芯部分会电短路。因此，通过以下步骤在具有导电芯部分的芯衬底中形成镀通孔部分：在芯衬底中形成直径比镀通孔部分的直径更大的导孔(pilot hole)；用绝缘树脂填充导孔；以及在填充的导孔中形成镀通孔部分。利用这一方法，镀通孔部分和芯部分不会电短路(参见日本Kohyo公报第2004/064467号、日本专利公报第2006-222216号)。
然而，如果钻通导孔，则在导孔内面上形成毛刺并且镀通孔部分和芯部分会电短路。为了解决这一问题，用绝缘层涂覆导孔的内面以免电短路镀通孔和芯部分(参见日本专利公报第2006-222216号)。然而，难以理想地涂覆导孔的粗糙内面。
在电路板的制造过程中，堆积、加热和加压预浸料(prepreg)和线缆片以便一体地层积它们，使得可以层积线缆层。在这一情况下，具有在执行加热步骤之时从绝缘材料生成分解气体并且汽化衬底中吸收的湿气这一缺点。因此，已经利用一些用于从衬底的内层排放气体的手段(参见日本专利公报第2004-87989号和第2005-136347号)。
在具有用于形成镀通孔部分的导孔的芯衬底情况下，在制造衬底之时在衬底中生成的气体会引起芯部分与镀通孔部分之间短路的问题。必须防止这种短路。
发明内容
为了解决上述问题而构思本发明。
本发明的一个目的是提供一种能够可靠地防止导电芯部分与镀通孔部件之间短路的芯衬底。
另一目的是提供一种制造该芯衬底的方法。
又一目的是提供一种制造具有该芯衬底的电路板的方法。
为了实现这些目的，本发明具有以下构成。
也就是，本发明的芯衬底包括：具有导孔的导电芯部分，通过该导孔形成镀通孔部分；多个导电层，涂覆导孔的内面和芯部分的表面；除气孔，在涂覆芯部分的表面的导电层中形成；绝缘材料，填充在导孔的内面与镀通孔部分的外围面之间的空间；以及多个线缆层，层积在芯部分的两个侧面上。
在该芯衬底中，铜箔可以用绝缘层接合于芯部分的两个侧面上，导孔可以被形成为穿透到已经接合铜箔的衬底中，导电层可以涂覆导孔的内面和涂覆衬底表面的铜箔，而除气孔可以形成于衬底表面上的铜箔和导电层中。
该芯衬底还可以包括在涂覆导孔的内面的导电层上形成的绝缘膜。利用这一结构，可以可靠地防止在导电芯部分与镀通孔部分之间的短路。
在该芯衬底中，除气孔可以位于导孔的边缘附近。利用这一结构，可以有效排放从衬底生成的气体或者通过汽化衬底中吸收的潮气而生成的水汽，使得可以防止导孔的内面上镀层的膨胀。
在该芯衬底中，芯部分可以由碳纤维增强塑料组成，并且通过加热和加压包括碳纤维的多个预浸料而形成为平板。利用这一结构，芯衬底的热膨胀系数可以对应于待装配的半导体元件的热膨胀系数，使得可以提供高度可靠的芯衬底。
本发明制造该芯衬底的方法包括以下步骤：在具有导电芯部分的衬底中形成导孔，以便形成涂覆导孔的内面和衬底的表面的镀层；通过蚀刻在涂覆衬底的表面的镀层上形成的导电层来形成除气孔；以及用绝缘材料填充已经形成除气孔的衬底的导孔。通过蚀刻在涂覆衬底的表面的镀层上形成的导电层以便形成除气孔，在用树脂(绝缘材料)填充导孔并且加热以固化树脂的同时可以防止使涂覆导孔的内面的镀层膨胀。
在该方法中，可以在形成涂覆导孔的内面和衬底的表面的镀层之后，通过使用镀层作为电功率馈送层的电沉积方法在镀层上形成绝缘膜。利用这一方法，可以进一步可靠地防止在导电芯部分与镀通孔部分之间的短路。
在该方法中，可以在用树脂填充导孔之后以指定图案形成在衬底的表面上形成的导电层。利用这一方法，可以在以可选图案形成线缆层之后制造与线缆层集成的芯衬底。
在该方法中，可以在用树脂填充导孔之后在衬底的两个侧面上一体地形成线缆层，并且可以在形成线缆层之后，通过在衬底的导孔中形成通孔而且在通孔的内面上形成镀层来形成镀通孔部分。
此外，制造电路板的方法包括以下步骤：形成本发明的芯衬底；以及在芯衬底上层积线缆层。
在本发明中，用镀层涂覆导孔的内面，通过该导孔穿透镀通孔部分，使得可以防止在镀通孔部分与芯部分之间的短路。通过在衬底中形成除气孔，即使在用树脂填充导孔或者执行热处理之时由于热度而从衬底生成气体或者由于汽化而从衬底生成水汽，仍可以通过除气孔有效排放或者清除气体或者水汽。因此，可以防止导孔的内面上镀层的膨胀，使得可以可靠地防止在镀通孔部分与芯部分之间的短路。
附图说明
现在将通过例子并且参照附图描述本发明的实施例，在附图中：
图1A-图1D是示出了形成除气孔的步骤的局部截面图；
图2A和图2B是示出了形成除气孔和用树脂填充导孔的步骤的局部截面图；
图3是示出了导孔和除气孔的布置的平面图；
图4A-图4C是示出了制造除气孔的另一过程的局部截面图；
图5A-图5C是示出了制造另一芯衬底的步骤的局部截面图；
图6A和图6B是示出了制造另一芯衬底的进一步步骤的局部截面图；
图7是改型的芯衬底的局部截面图；
图8A-图8C是示出了制造改型的芯衬底的步骤的局部截面图；
图9是另一改型芯衬底的局部截面图；以及
图10是电路板的局部截面图。
具体实施方式
现在将参照附图具体描述本发明的优选实施例。
(形成除气孔的步骤)
在以下描述中将说明制造芯衬底的方法作为本发明的实施例，各芯衬底具有由碳纤维增强塑料组成的导电芯部分。
图1A-图2B示出了以下步骤：在衬底中形成将分别穿透镀通孔部分的导孔；形成除气孔；以及用绝缘材料填充导孔。
图1A示出了平板形衬底16，其包括由碳纤维增强塑料组成的芯部分10和用预浸料12分别接合在芯部分10的两个侧面上的铜箔14。通过以下步骤形成芯部分10：层积各自通过向碳布(carbon cloth)注入聚合物如环氧树脂来形成的四个预浸料；以及加热和加压所层积的预浸料以便使它们成为一体。注意，能够可选地选择构成芯部分10的包含碳纤维的层积预浸料的数目。
在本实施例中，芯部分10由纺织碳纤维布构成，各纺织碳纤维布由碳纤维丝组成。另外，可以取代纺织碳纤维布而使用无纺碳纤维布、碳纤维网等。碳纤维的热膨胀系数约为0ppm/℃，而芯部分10的热膨胀系数可以通过选择以下各项来调整：碳纤维增强塑料中碳纤维的含量比；碳纤维中包括的树脂材料；与树脂混合的填充物等。在本实施例中，芯部分10的热膨胀系数约为1ppm/℃。
可以通过选择构成芯衬底的线缆层和在线缆层之间提供的绝缘层的热膨胀系数，来调整具有由碳纤维增强塑料组成的芯部分10的整个芯衬底的热膨胀系数。另外，可以通过选择芯衬底和构建层的热膨胀系数，来恰当地调整通过在芯衬底的两个侧面上层积构建层而形成的电路板的热膨胀系数。半导体元件的热膨胀系数约为3.5ppm/℃。电路板的热膨胀系数可容易地对应于将要在电路板上装配的半导体元件的热膨胀系数。
在图1B中，在衬底16中钻穿导孔18。导孔18是通过钻具在衬底16的厚度方向上钻穿的通孔。导孔的直径大于将要在后继步骤中形成的镀通孔部分的通孔的直径。在本实施例中，导孔18的直径为0.8mm；镀通孔部分的通孔的直径为0.35mm。导孔18位于与将要在芯衬底中形成的镀通孔部分对应的指定平面位置。
当钻通导孔18时，例如由于钻具的磨损而在导孔18的内面上形成毛刺(burr)，并且导孔18具有粗糙或者不平坦的内面。另外，芯部分10的钻具尘埃将粘附于导孔18的内面上。
在由碳纤维增强塑料组成芯部分10的情况下，碳尘埃11粘附于导孔18的内面上。碳尘埃11具有导电性，所以如果碳尘埃11侵入填充导孔18的树脂20中，则树脂20的绝缘性能恶化。另外，镀通孔部分和芯部分10将被电短路。
为了防止镀通孔部分与芯部分10之间短路，在本实施例中，非电解镀铜和电解镀铜以这一顺序在于衬底16中形成导孔18之后加以执行，以便用铜镀层19涂覆导孔18的内面。通过用铜非电解镀衬底16，在导孔18的完整内面和衬底16的完整侧面上形成铜层。然后，使用铜层作为电功率馈送层来执行电解镀，使得可以在导孔18的内面和衬底16的两个侧面上形成镀层19(见图1C)。通过非电解镀来形成的铜层的厚度约为0.5μm；通过电解镀来形成的镀层19的厚度约为10-20μm。
通过涂覆导孔18的内面，使导孔18的内面光滑，从而在不形成空穴(void)的情况下容易用树脂20填充导孔18。因此，镀通孔部分20和芯部分10在与空穴对应的位置不短路。另外，粘附于导孔18的内面上的尘埃11为镀层19所包围或者嵌入于镀层19中，使得不会从其内面剥离尘埃11。利用这一结构，可以保证树脂20的绝缘性能。
在用树脂20填充导孔18的步骤中，执行热处理以便固化树脂20，所以从芯部分10的塑料成分生成分解气体，或者汽化在芯部分10中吸收的湿气。
在热固化步骤过程中生成的分解气体和水汽从芯部分10移动出去，但是镀层19涂覆包括导孔18内面的芯部分完整表面。利用这一结构，气体和水汽不能从中退出，因此它们使涂覆导孔内面的镀层19以及涂覆衬底16侧面的铜箔14和镀层19膨胀。形成镀层19的目的在于涂覆导孔18的内面并且使它们光滑。如果镀层19膨胀，则不能实现该目的。
当执行热固化导孔18中树脂20的步骤时，用镀层19和铜箔14完全涂覆包括导孔18内面的衬底16表面这一结构引起上述问题。另外，当通过用预浸料加热和加压线缆片而在衬底16的两个侧面上形成线缆层时，该结构引起同一问题。
在形成芯衬底之后，通过在衬底16的两个侧面上形成构建层来制造电路板。形成构建层的过程包括加热步骤。在制造电路板的方法中，当用绝缘层来层积线缆层时执行一些加热步骤。因此，重要的是排放在执行加热步骤时从芯部分10和衬底16的内层生成的气体和水汽。
因此，本实施例的特征在于，经由在衬底16的表面中形成的除气孔140可靠地排放来自芯部分10的分解气体和从衬底生成的水汽。
在图1D中，在衬底16的两个侧面上涂敷干膜抗蚀剂(光致抗蚀剂)，然后图案化光致抗蚀剂，以通过光学曝光和显影光致抗蚀剂来形成暴露出与待形成的除气孔140对应的部分的抗蚀剂图案70，以便在衬底16的两个侧面中形成除气孔140。
通过形成除气孔140，局部钻穿涂覆衬底16侧面的铜箔14和在铜箔14上层积的镀层19，使得暴露出涂覆芯部分10的预浸料12的表面，以便将芯部分10连通到外界。
可以可选地选择除气孔14的位置和尺寸。在本实施例中，除气孔140位于导孔18附近以便防止导孔18的内面上镀层19的膨胀。注意在导孔18附近形成除气孔140的情况下，当使用抗蚀剂图案70作为掩模来蚀刻镀层19和铜箔14时，通过侵入式蚀刻溶液来蚀刻除气孔140的侧面。因此，考虑到蚀刻除气孔140侧面的蚀刻量，除气孔140分别与导孔18的边缘相分离。
在本实施例中，符号D代表在导孔18与各除气孔140之间的间距。
在本实施例中，在除气孔10与导孔18边缘之间的间距D为300-350μm。当形成除气孔140时，蚀刻除气孔140的侧面的蚀刻量依赖于镀层19和铜箔14的厚度、蚀刻条件如蚀刻溶液等。因此，可以基于这些条件来设计间距D。
在图2A中，通过使用抗蚀剂图案70作为掩模蚀刻镀层19和铜箔14来形成除气孔140。预浸料12的表面在除气孔140中暴露，而芯部分10经由除气孔140连通到衬底16的外界，使得芯部分10连通到外界。如上所述，在除气孔140与导孔边缘之间的距离为D。
图3是衬底16的局部平面图，其中在衬底16的表面中形成多个除气孔140。穿透衬底16的导孔18以矩阵形式规则地排列。另外，四个除气孔140十字形地排列于各导孔18的边缘周围。预浸料12的表面在除气孔140中作为其内底面而暴露。衬底16的表面是镀层19。注意图2A是沿着图3中所示线A-A得到的截面图。
在衬底16中钻穿的导孔18的排列不限于矩阵形式，因此可以可选地排列它们。多个除气孔140可以设置于相邻导孔18之间，可以相对于各导孔18径向排列，并且可以仅规则地排列于衬底16的表面中。
如上所述，除气孔140位于导孔18的边缘附近，以便从在导孔18附近的部分有效清除气体和/或水汽。如果在除了导孔18附近的部分之外的衬底16表面中进一步形成大量除气孔140，则可以从芯部分10容易地清除气体和/或水汽。另外，在衬底16的表面中形成许多凸凹体(asperity)即除气孔，使得可以增加在衬底16与衬底16的表面上形成的绝缘层之间的接合强度。
在图2B中，在导孔18中填充树脂20作为绝缘材料。可以通过丝网印刷或者使用金属掩模用树脂20填充导孔18。在用树脂20填充导孔18之后，通过加热步骤来固化树脂20。在本实施例中，树脂20是热固环氧树脂，并且树脂20在约160℃的温度固化。由于在衬底16的表面中形成除气孔140，所以可以经由除气孔140向外界排放或者清除从芯部分10生成的分解气体和/或水汽，从而可以防止镀层19和铜箔14的膨胀。
注意，在热固化导孔18中的树脂20之后，研磨和打平从导孔18向外突出的固化树脂20的端部，从而使得固化树脂20的端面与镀层19的表面齐平。
在图4A-图4B中，用镀层19涂覆导孔18的内面，然后进一步用绝缘膜21涂覆导孔18的内面。
在图4A中，用镀层19涂覆图2A中所示的导孔18。
在图4B中，通过电沉积方法，在已经在导孔18的内面和衬底16的表面上形成的铜箔14和镀层19上形成绝缘膜21。镀层19完全涂覆导孔18的内面和衬底16的两个侧面。因此，可以通过使用镀层19作为电功率馈送层的电沉积方法，在导孔18的内面和衬底16的完整侧面上形成绝缘膜21。例如，可以通过恒定电流方法来电沉积绝缘膜21，在该方法中在环氧树脂的电沉积溶液中浸泡衬底、然后直流电流穿过镀层19。
形成绝缘膜21以可靠地防止导孔18与镀通孔部分之间的短路。
在导孔18的内面和衬底16的两个侧面上电沉积绝缘膜21之后，执行干燥过程和加热过程以便固化绝缘膜21。绝缘膜21的厚度为10-20μm。
在用于形成绝缘膜21的加热过程中，经由除气孔140向外界排放或者清除从芯部分10生成的气体，使得可以用绝缘膜21涂覆导孔18的内面而不引起使铜箔14和绝缘膜21膨胀的问题。
在图4C中，用树脂20作为绝缘材料填充已经用绝缘膜21涂覆其内面的导孔18。
在热固化导孔18中的树脂20时，可以经由在衬底16的表面中形成的除气孔140向外界排放从芯部分生成的气体和从衬底16生成的水汽，使得可以防止使镀层19和绝缘膜21膨胀的问题。
在热固化导孔18中的树脂20之后，研磨和打平从导孔18向外突出的固化树脂20的端部。这时，也研磨和去除涂覆衬底16表面的绝缘膜21。
通过用镀层19电镀导孔18的内面，可以使导孔18的粗糙内面光滑，从而当用熔融树脂20填充导孔18时在树脂20中不形成空穴。因此，可以有效防止在树脂20中形成的空穴所引起的在芯部分与镀通孔部分之间的短路。通过用绝缘膜21涂覆镀层19，进一步使导孔18的内面光滑，可以提高树脂20的填充率，并且绝缘膜21使导孔18与镀通孔部分绝缘，从而可以可靠地防止在芯部分10与镀通孔部分之间的短路。
(制造芯衬底的步骤)
通过在衬底16的两个侧面上层积线缆层来形成芯衬底。
图5A-图5C示出了制造芯衬底的步骤，其中在用镀层19涂覆导孔18的图2B中所示衬底16的两个侧面上形成线缆层。
在图5A中，预浸料40、线缆片42、预浸料44和铜箔46以这一顺序层积。各线缆片42由绝缘树脂片41和在绝缘树脂片41的两面上形成的线缆图案42a构成。可以通过以指定图案蚀刻由绝缘树脂片和在绝缘树脂片的两面上接合的铜箔构成的铜接合衬底的铜箔层来形成线缆片42，其中该绝缘树脂片由玻璃布组成。
在图5B中，加热和加压已经在衬底16的两个侧面上正确定位的预浸料40、线缆片42、预浸料44和铜箔46，使得预浸料40和44固化并且在衬底16上一体地层积多个线缆层48。通过向玻璃布注入树脂来形成预浸料40和44，并且在层间提供未固化的预浸料40和44。通过加热和加压过程，预浸料40和44使多个线缆层48绝缘并且使它们成为一体。由于在衬底16的两个侧面上形成除气孔140，所以除气孔140充当衬底16表面上的凸凹体。因此，除气孔140充当锚，使得线缆层48可以紧密地接合于衬底16上。
在也通过热固化预浸料40和44来接合线缆层48的步骤中，可以经由除气孔140排放从芯部分10和衬底16生成的气体和水汽。经由层积绝缘层将从除气孔140排放到线缆层48的气体引向外界。
在图5C中，在线缆层48已经层积于其上的衬底16中钻穿通孔50，以便形成镀通孔部分。通孔50与导孔18同轴，并且在已经与线缆层48集成的衬底16的厚度方向上通过钻具来钻穿。由于通孔50的直径小于导孔18的直径，所以树脂20在穿过树脂20的通孔50的内面中暴露。
在图6A中，通过非电解镀方法和电解镀方法用铜镀制衬底16，以便在形成通孔50之后在通孔50的内面上形成镀通孔部分52。通过执行非电解镀方法，用铜涂覆通孔50的内面和衬底16的整个表面。然后，使用非电解镀方法所形成的铜层作为电功率馈送层来执行电解镀方法，从而用镀层52a涂覆通孔50的内面和衬底16的完整表面。在通孔50的内面上形成的镀层52a充当镀通孔部分52，其将在衬底16的两个侧面上形成的线缆图案相互连接。
在图6A中所示步骤中，用树脂54填充通孔50并且热固化树脂54。也是在这一热固化步骤中，可以经由除气孔140向衬底的外界排放从芯部分10等生成的气体和水汽，从而可以解决使铜箔14和镀层19膨胀的问题。
在图6B中，以指定图案蚀刻在衬底16的两个侧面上形成的、并且各由铜箔46、镀层52a和盖镀层构成的镀层55，以便在衬底16的两个侧面上形成线缆图案56。通过形成线缆图案56来完成芯衬底58。
在芯衬底58的两个侧面上形成的线缆图案56由镀通孔部分52相互电连接。另外，线缆层48中的内线缆图案42a在适当位置连接到镀通孔部分52。
芯衬底58的特征在于：除气孔140，形成于在包括芯部分10的衬底16的两个侧面上提供的铜箔14和镀层19中；镀层19，涂覆在衬底16中钻穿的导孔18的内面；以及用于将芯部分10与镀通孔部分52绝缘的装置。
图7示出了包括图4C中所示衬底16的芯衬底58，其中用镀层19和绝缘膜21涂覆导孔18的内面。
在这一情况下，也可以通过在衬底16的两个侧面上层积线缆层48以及图5A-图6B中所示过程来制造芯衬底58。线缆图案56形成于芯衬底58的两个侧面上，并且线缆图案56由镀通孔部分52相互电连接。另外，也在芯部分10的两个侧面上提供的铜箔14和镀层19中钻穿除气孔140。
在本实施例的芯衬底58中，用镀层19和绝缘膜21双重涂覆在芯部分10中形成的导孔18的内面，并且绝缘膜21在导孔18的内面上暴露。因此，即使在用树脂20填充导孔18时空穴形成于树脂20中并且空穴造成镀通孔部分52中的膨胀部分52b，绝缘膜21仍存在于膨胀部分52b与镀层19之间，使得可以防止在镀通孔部分52与芯部分10之间的短路。
(制造另一芯衬底的步骤)
在制造芯衬底58的上述方法中，如图2A、图2B和图4A-图4C中所示，除气孔140形成于衬底16的两个侧面上，并且在用绝缘树脂20填充导孔18之后线缆层48层积于衬底16的两个侧面上。在一些情况下，仅在用树脂20填充导孔18的步骤中使用除气孔140，而在后继步骤中去除其中形成除气孔140的铜箔14和镀层19。如果铜箔14和镀层19在绝缘层形成于其上时广泛涂覆衬底16的表面，则在绝缘层与衬底16之间的粘性会恶化。
在图8A-图8C中所示方法中，用树脂20填充导孔18，去除除气孔140，然后执行用于完成芯衬底的更多步骤。
在图8A中，用树脂20填充导孔18，在衬底16的两个侧面上涂敷光致抗蚀剂，然后通过光学曝光和显影光致抗蚀剂来形成抗蚀剂图案72。具有指定宽度的抗蚀剂图案72涂覆导孔18的边缘。
在图8B中，通过使用抗蚀剂图案72作为掩模的蚀刻方法来去除在衬底16的表面上暴露的铜箔14和镀层19。因此，沿着导孔18的边缘形成或者余留环形区域(land)142。
当图案化抗蚀剂图案72时，考虑到蚀刻铜箔14和镀层19的侧面的蚀刻量以及在衬底16的两个侧面上形成除气孔140的步骤，来设计沿着导孔18的边缘将要余留的抗蚀剂的宽度。
在图8C中，通过上述步骤在衬底16的两个侧面上一体地层积线缆层48。
通过预浸料40、线缆片42、预浸料44和铜箔46以这一顺序层积并且加热和加压层积部件以及图5A-图5C中所示的步骤，来形成线缆层48，使得它们可以一体地接合于衬底16上。由于在衬底16的表面上仅形成分别沿着导孔18的边缘形成的区域142，所以可以可靠地形成用于排放从芯部分10和衬底16生成的气体和水汽的路径。
图9示出了通过在衬底16的两个侧面上形成线缆层48并且形成穿透导孔18的镀通孔部分52来制造的完成芯衬底58。通孔50在厚度方向上钻穿并且与导孔18同轴，通过非电解镀铜和电解镀铜在通孔50的内面上形成镀层52a，用树脂54填充通孔50，然后以指定图案蚀刻由铜箔46、镀层52a和盖镀层构成的镀层55，以便形成线缆图案56。
在芯衬底58的两个侧面上形成的多个线缆图案56可以由镀通孔部分52相互电连接。另外，沿着芯部分10中形成的导孔18的边缘形成环形区域142。
(制造电路板的步骤)
可以通过在芯衬底58的两个侧面上层积线缆图案来制造电路板。
在图10所示电路板中，在除气孔140形成于两个侧面中的衬底16的两个侧面上，形成各由两个构建层60a和60b构成的构建层60。
各第一构建层60a包括：绝缘层61a；在绝缘层61a的表面上形成的线缆图案62a；以及将下方线缆图案56电连接到上方线缆图案62a的通路63a。各第二构建层60b包括：绝缘层61b；线缆图案62b；以及通路63b。
在芯衬底58的两个侧面上形成的构建层60中包括的线缆图案62a和62b由镀通孔部分52以及通路63a和63b相互电连接。
将说明形成构建层60的步骤。
首先，通过层积绝缘树脂膜如环氧膜在芯衬底58的两个侧面上形成绝缘层61a，并且通过激光装置在绝缘层61中钻穿通路孔，在这些通路孔中将形成通路63a并且暴露芯衬底58的侧面上形成的线缆图案56。
接着，对通路孔的内面进行去污(desmear)处理以便使其内面粗糙，然后通过非电解镀用铜层涂覆通路孔的内面和绝缘层61a的表面。
然后，用光致抗蚀剂涂覆非电解镀铜层，并且通过光学曝光和显影光致抗蚀剂来形成抗蚀剂图案，在这些抗蚀剂图案中暴露出非电解镀铜层中将要形成为线缆图案62a的部分。
另外，执行使用抗蚀剂图案作为掩模而使用非电解镀铜层作为电功率馈送层的电解镀，以便向非电解镀铜层的暴露部分供应铜，以增加其中的铜。在这一步骤中，用电解镀方法所供应的铜填充通路孔并且形成通路63a。
接着去除抗蚀剂图案，并且蚀刻和去除非电解镀铜层的暴露部分，使得在绝缘层61a的表面上以指定图案形成线缆图案62a。
可以与第一构建层60a一样形成第二构建层60b。
在最外层中图案化半导体元件将要连接到的电极或者外部连接器将要连接到的连接焊盘(pad)，并且用保护膜涂覆除了暴露部分如电极、连接焊盘之外的最外层。暴露的电极或者连接焊盘例如镀金以得到保护。可以通过其它方法来制造电路板。在芯衬底58的两个侧面上形成线缆层的步骤不限于上述步骤。
在上述实施例中，芯衬底具有由导电碳纤维增强塑料组成的芯部分10。本发明可以应用于具有由其它导电材料组成的芯部分的芯衬底。另外，本发明可以应用于制造电路板的一般方法。也就是，可以可靠地排放从衬底生成的气体和水汽，使得可以有效解决由它们引起的问题。
可以在不脱离本发明实质特征的精神情况下以其它具体形式实现本发明。当前实施例因此被认为在所有方面都为例示而不是限制，本发明的范围由所附权利要求而不是以上描述来指明，落入权利要求的含义和等效范围内的所有变化因此都将为本发明所涵盖。

Claims (10)

1.一种芯衬底，包括：
具有导孔的导电芯部分，通过所述导孔形成镀通孔部分；
多个导电层，涂覆所述导孔的内面和所述芯部分的表面；
除气孔，形成在涂覆所述芯部分的表面的所述导电层中；
绝缘材料，填充所述导孔的内面与所述镀通孔部分的外围面之间的空间；以及
多个线缆层，层积在所述芯部分的两个侧面上。
2.根据权利要求1所述的芯衬底，
其中铜箔用绝缘层接合于所述芯部分的两个侧面上；
所述导孔被形成为穿透到已经接合所述铜箔的所述衬底中；
所述导电层涂覆所述导孔的内面和涂覆所述衬底的表面的所述铜箔；以及
所述除气孔形成于所述衬底的表面上的铜箔和所述导电层中。
3.根据权利要求1所述的芯衬底，
还包括在涂覆所述导孔的内面的所述导电层上形成的绝缘膜。
4.根据权利要求1所述的芯衬底，
其中所述除气孔位于所述导孔的边缘附近。
5.根据权利要求1所述的芯衬底，
其中所述芯部分由碳纤维增强塑料组成，并且通过加热和加压包含碳纤维的多个预浸料而形成为平板。
6.一种制造芯衬底的方法，包括以下步骤：
在具有导电芯部分的衬底中形成导孔，以便形成涂覆所述导孔的内面和所述衬底的表面的镀层；
通过蚀刻在涂覆所述衬底的表面的所述镀层上形成的导电层，来形成除气孔；以及
用绝缘材料填充已经形成有所述除气孔的所述衬底的导孔。
7.根据权利要求6所述的方法，
其中在形成涂覆所述导孔的内面和所述衬底的表面的所述镀层之后，通过使用所述镀层作为电功率馈送层的电沉积方法，在所述镀层上形成绝缘膜。
8.根据权利要求6所述的方法，
其中在用树脂填充所述导孔之后，以指定图案来形成在所述衬底的表面上形成的所述导电层。
9.根据权利要求6所述的方法，
其中在用树脂填充所述导孔之后，在所述衬底的两个侧面上一体地形成线缆层；以及
在形成所述线缆层之后，通过在所述衬底的所述导孔中形成通孔并且在所述通孔的内面上形成镀层，来形成镀通孔部分。
10.一种制造电路板的方法，包括以下步骤：
在具有导电芯部分的衬底中形成导孔，以便形成涂覆所述导孔的内面和所述衬底的表面的镀层；
通过蚀刻在涂覆所述衬底的表面的所述镀层上形成的导电层，来形成除气孔；
用绝缘材料填充已经形成有所述除气孔的所述衬底的导孔；以及
在所述衬底上层积多个线缆层。
CN2008101454044A 2007-10-12 2008-08-05 芯衬底及其制造方法 Expired - Fee Related CN101409986B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007267157A JP2009099620A (ja) 2007-10-12 2007-10-12 コア基板およびその製造方法
JP2007267157 2007-10-12
JP2007-267157 2007-10-12

Publications (2)

Publication Number Publication Date
CN101409986A true CN101409986A (zh) 2009-04-15
CN101409986B CN101409986B (zh) 2011-03-23

Family

ID=40533082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101454044A Expired - Fee Related CN101409986B (zh) 2007-10-12 2008-08-05 芯衬底及其制造方法

Country Status (4)

Country Link
US (1) US8035037B2 (zh)
JP (1) JP2009099620A (zh)
KR (1) KR101003341B1 (zh)
CN (1) CN101409986B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103025054A (zh) * 2011-09-26 2013-04-03 京瓷Slc技术株式会社 布线基板及其安装结构体、以及它们的制造方法
CN110301078A (zh) * 2016-12-19 2019-10-01 Abb瑞士股份有限公司 其中各层被粘附在一起的用于传导电能的多相分层汇流排、制造该汇流排的方法以及包含这种汇流排的配电盘柜

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5313202B2 (ja) * 2010-04-30 2013-10-09 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
JP6287004B2 (ja) * 2013-09-30 2018-03-07 味の素株式会社 多層プリント配線板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR101657012B1 (ko) * 2015-10-07 2016-09-12 정윤화 프리프레그 합지 고유전율 및 고투자율 기판의 제조방법 및 이에 의해 제조된 프리프레그 합지 고유전율 및 고투자율 기판
US20190103349A1 (en) * 2017-09-30 2019-04-04 Intel Corporation Integrated embedded substrate and socket
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610811A (en) * 1969-06-02 1971-10-05 Honeywell Inf Systems Printed circuit board with solder resist gas escape ports
JPH07221460A (ja) * 1994-01-27 1995-08-18 Cmk Corp 多層プリント配線板の製造方法
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
JP2001007469A (ja) * 1999-06-23 2001-01-12 Sony Corp プリント配線板およびプリント配線板の製造方法
JP2001257465A (ja) * 2000-03-13 2001-09-21 Ibiden Co Ltd プリント配線板およびその製造方法
US6707683B1 (en) * 2001-07-27 2004-03-16 Daktronics, Inc. Circuit board having improved soldering characteristics
JP2004087989A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
WO2004068581A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited 半導体装置及び支持板
JP2004311846A (ja) 2003-04-09 2004-11-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6954987B2 (en) * 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
JP2005044879A (ja) 2003-07-24 2005-02-17 Airex Inc プリント配線板の製造方法
JP2005136347A (ja) * 2003-10-31 2005-05-26 Denso Corp 多層基板及びその製造方法
JP4855075B2 (ja) * 2004-02-04 2012-01-18 イビデン株式会社 多層プリント配線板
JP2006019668A (ja) * 2004-07-05 2006-01-19 Ngk Spark Plug Co Ltd 配線基板
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103025054A (zh) * 2011-09-26 2013-04-03 京瓷Slc技术株式会社 布线基板及其安装结构体、以及它们的制造方法
CN103025054B (zh) * 2011-09-26 2017-03-01 京瓷株式会社 布线基板及其安装结构体、以及它们的制造方法
CN110301078A (zh) * 2016-12-19 2019-10-01 Abb瑞士股份有限公司 其中各层被粘附在一起的用于传导电能的多相分层汇流排、制造该汇流排的方法以及包含这种汇流排的配电盘柜
CN114678821A (zh) * 2016-12-19 2022-06-28 Abb瑞士股份有限公司 制造汇流排的方法以及包含这种汇流排的配电盘柜
CN114678821B (zh) * 2016-12-19 2023-10-20 Abb瑞士股份有限公司 制造汇流排的方法以及包含这种汇流排的配电盘柜

Also Published As

Publication number Publication date
KR20090037792A (ko) 2009-04-16
CN101409986B (zh) 2011-03-23
JP2009099620A (ja) 2009-05-07
KR101003341B1 (ko) 2010-12-23
US8035037B2 (en) 2011-10-11
US20090095524A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
CN101409984B (zh) 电路板及其生产方法
CN101409986A (zh) 芯衬底及其制造方法
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US7002080B2 (en) Multilayer wiring board
US8493747B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN101409983B (zh) 衬底的制造方法
US8186052B2 (en) Method of producing substrate
US8461459B2 (en) Flex-rigid wiring board and method for manufacturing the same
US20090095509A1 (en) Core substrate and method of producing the same
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
JP2019047063A (ja) プリント配線板およびその製造方法
JP2003318550A (ja) 積層配線基板とこれを用いた多層配線組立およびそれらの製造方法
JPH1056267A (ja) 多層プリント配線板及びその製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JPH11126968A (ja) 多層プリント配線板の製造法
JP2004152780A (ja) 配線基板
JP2007049194A (ja) プリント配線基板、及びプリント配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20130805