DE19910482A1 - Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen - Google Patents

Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen

Info

Publication number
DE19910482A1
DE19910482A1 DE19910482A DE19910482A DE19910482A1 DE 19910482 A1 DE19910482 A1 DE 19910482A1 DE 19910482 A DE19910482 A DE 19910482A DE 19910482 A DE19910482 A DE 19910482A DE 19910482 A1 DE19910482 A1 DE 19910482A1
Authority
DE
Germany
Prior art keywords
layer
metal
circuit
resin layer
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19910482A
Other languages
English (en)
Inventor
Gert Pohl
Ralf Winter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STP ELEKTRONISCHE SYSTEME GmbH
Original Assignee
STP ELEKTRONISCHE SYSTEME GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STP ELEKTRONISCHE SYSTEME GmbH filed Critical STP ELEKTRONISCHE SYSTEME GmbH
Priority to DE19910482A priority Critical patent/DE19910482A1/de
Publication of DE19910482A1 publication Critical patent/DE19910482A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer oder mehrerer übereinanderliegender Leiterplatten-Schaltungsebenen auf einer Unterlage, z. B. auf einem "Multilayer"-Leiterplattenelement. DOLLAR A Erfindungsgemäß wird zur Herstellung der Schaltungsebene zunächst eine Harzschicht ganzflächig aufgebracht und geeignet lithographisch strukturiert. Anschließend wird in den Zwischenräumen der Harzschicht (2) selektiv Metallmaterial aufgewachsen, um die Schaltungsebenen-Metallschicht (5) zu bilden. Diese Bildung der Schaltungsebene (6) kann unter Zwischenfügung einer Metallisierungskeimschicht für stromloses Plattieren direkt auf der Unterlage oder alternativ unter Verwendung einer Übertragungstechnik zunächst auf einem Metallfolienträger (1a, 1b) erfolgen, von dem sie dann auf die Unterlage "upside-down" übertragen wird. DOLLAR A Verwendung in der Leiterplattenherstellung.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer oder mehrerer übereineinanderliegender Leiterplatten- Schaltungsebenen auf einer Unterlage. Die Unterlage kann ins­ besondere aus einer Leiterplatte bestehen, auf der bereits eine oder mehrere übereinanderliegende Schaltungsebenen ge­ bildet worden sind und auf der nun die weitere Schaltungsebe­ ne aufgebracht werden soll. Derartige Leiterplatten mit meh­ reren übereinanderliegenden Schaltungsebenen werden häufig auch als "Multilayer" bezeichnet.
Zum Aufbringen einer Schaltungsebene, d. h. einer Schicht, die eine strukturierte, elektrische Schaltkreise bildende Metal­ lisierung beinhaltet, auf einer Leiterplattenunterlage ist prinzipiell zwischen der subtraktiven und der additiven Tech­ nik zu unterscheiden. Bei der subtraktiven Technik wird auf die Unterlage ganzflächig eine Metallschicht aufgebracht, die dann lithographisch strukturiert wird, indem ein darüberlie­ gendes Resistmuster erzeugt und die Metallschicht in den freigelassenen Bereichen weggeätzt und anschließend das Re­ sistmuster entfernt wird. Bei der additiven Technik wird her­ kömmlicherweise auf der Unterlage durch Lithographie ein Re­ sistmuster erzeugt, wonach eine Metallschicht selektiv in den freigelassenen Bereichen gebildet wird, z. B. durch galvani­ sches oder stromloses Plattieren in einem Metallisierungsbad. Anschließend wird das Resistmuster entfernt. In beiden Fällen liegt am Ende auf der Unterlage eine strukturierte Metall­ schicht als Schaltungsebene vor, auf die dann bei Bedarf eine Isolationsschicht, z. B. eine dielektrische Schicht, aufge­ bracht wird, um sie von einer weiteren aufzubringenden Schal­ tungsebene zu isolieren, wobei an gewünschten Stellen durch entsprechend in die Isolationsschicht eingebrachte Durchkon­ takte elektrische Verbindungen zwischen den übereinanderlie­ genden Schaltungsebenen erzeugt werden können. Die Isolati­ onsschicht kann z. B. von einer im B-Zustand als sogenanntes Prepreg auflaminierten Harzschicht gebildet sein. Eine Schwierigkeit ist hierbei, daß das Harzmaterial einerseits ausreichend fest sein sollte, um als Schicht gehandhabt wer­ den zu können, und andererseits die Zwischenräume zwischen den Leiterbahnen der strukturierten Metallschicht möglichst hohlraumfrei ausfüllen und sich gut haftend mit den angren­ zenden Schichten verkleben sollte.
Der Erfindung liegt als technisches Problem die Bereitstel­ lung eines Verfahrens der eingangs genannten Art zugrunde, mit dem eine jeweilige Leiterplatten-Schaltungsebene mit ver­ gleichsweise geringem Aufwand auf einer Unterlage hergestellt werden kann, ohne daß die Notwendigkeit besteht, Zwischenräu­ me zwischen leitenden Bereichen der Schaltungsebene nachträg­ lich mit Isolationsmaterial füllen zu müssen.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens mit den Merkmalen des Anspruchs 1 oder 2. Bei diesem Verfahren erfolgt die Herstellung der Schal­ tungsebene charakteristischerweise unter Verwendung einer li­ thographisch strukturierbaren Harzschicht, die auf die Unter­ lage aufgebracht und dann so strukturiert wird, daß sie nur in den nicht leitenden Bereichen der herzustellenden Schal­ tungsebene stehen bleibt und dort ein bleibendes, isolieren­ des Füllmaterial bildet. Die freigelegten Bereiche werden se­ lektiv metallisiert, um die Metallschicht für die Schal­ tungsebene zu erzeugen. Diese additive Metallisierung kann insbesondere durch galvanisches oder stromloses Plattieren in einem Metallisierungsbad erfolgen, was dementsprechend einen elektrisch leitenden oder Metallisierungskeime bereitstellen­ den Untergrund erfordert. Da die Harzschichtdicke frei wähl­ bar ist, kann sie insbesondere so gewählt werden, daß sie der gewünschten Metalldicke entspricht oder jedenfalls der Unter­ schied geringer ist als die Metallschichtdicke. Dadurch er­ gibt sich eine gleichmäßigere Topologie, die einfacher mit einer nachfolgenden Prepregschicht oder einer anderen Klebe­ folienschicht planarisiert werden kann, als dies bei der her­ kömmlichen Technik mit frei auf der Unterlage aufgebrachter, strukturierter Metallschicht möglich ist.
Beim Verfahren nach Anspruch 1 wird die Schaltungsebene di­ rekt auf der Unterlage gebildet. Um das selektive Aufwachsen der Metallschicht zu ermöglichen, wird vor der Harzschicht eine dünne, herkömmliche Metallisierungskeimschicht aufge­ bracht, die z. B. Palladium-Metallisierungskeime beinhaltet, ohne daß sie eine elektrisch leitende Schicht bildet. Nach dem Entfernen der Harzschicht in den zu metallisierenden Be­ reichen kann die Metallschicht selektiv auf der dann dort freiliegenden Metallisierungskeimschicht durch stromloses Plattieren gebildet werden.
Das Verfahren nach Anspruch 2 verwendet eine Übertragungstech­ nik, auch "Upside-down"-Technik bezeichnet, bei der die Schaltungsebene zunächst auf einem Metallfolienträger gebil­ det und dieser Aufbau dann mit der Schaltungsebenenseite "upside-down" mit der Unterlage verbunden wird. Anschließend wird der Metallfolienträger entfernt, um die nun auf der Un­ terlage haftende Schaltungsebene freizulegen. Bei dieser Vor­ gehensweise ist wegen des metallischen Trägers keine Metalli­ sierungskeimschicht erforderlich, wobei die Bildung der se­ lektiven Metallschicht für die Schaltungsebene in diesem Fall auch durch galvanisches Plattieren in einem Metallisierungs­ bad erfolgen kann, da als Untergrund eine elektrisch leitende Schicht in Form des Metallfolienträgers vorliegt.
Vorteilhafte Weiterbildungen des Verfahrens nach Anspruch 2 sind in den Unteransprüchen 3 bis 8 angegeben. Gemäß Anspruch 3 ist ein mehrlagiger Metallfolienträger mit wenigstens zwei Folienschichten vorgesehen, die durch Abziehen voneinander lösbar sind. Das Entfernen des Metallfolienträgers kann daher bis auf die direkt an die Schaltungsebene angrenzende Folien­ schicht durch diese Abziehtechnik erfolgen. Die verbliebene Folienschicht wird dann durch Wegätzen entfernt. In weiterer Ausgestaltung dieses erfindungsgemäßen Verfahrens wird gemäß Anspruch 4 je eine Schaltungsebene auf jeder der beiden Sei­ ten des mehrlagigen Metallfolienträgers gebildet. Auf jede Schaltungsebene kann dann "upside-down" eine zugehörige Un­ terlage aufgebracht werden, wonach der Metallfolienträger entlang der Trennlinie zwischen zwei seiner Folienschichten durch dieses Abziehen aufgetrennt wird. Auf diese Weise kann simultan je eine Schaltungsebene auf zwei Unterlagen erzeugt werden. Vorteilhaft ist es, einen Metallfolienträger, wie nach Anspruch 5 vorgesehen, mit einer dickeren Folienschicht auf der sich einseitig oder im Fall der simultanen Schal­ tungsebenenbildung beidseitig je eine dünne, abziehbare Folien­ schicht befindet, zu verwenden, da dann der größere Teil des Metallfolienträgers in Form der dickeren Folienschicht durch Abziehen entfernt werden kann und nur die dünnere Folien­ schicht abgeätzt werden muß.
Bei dem nach Anspruch 6 weitergebildeten Verfahren werden vor dem Zusammenfügen des Metallfolienträger-Schichtaufbaus mit der Unterlage auf der Schaltungsebene mit der stehengebliebe­ nen Harzschichtstruktur eine oder mehrere weitere Schal­ tungsebenen aufgebracht. So kann auf dem Metallfolienträger ein- oder beidseitig jeweils ein Aufbau aus mehreren Schal­ tungsebenen vorgefertigt werden, der dann auf die zugehörige Unterlage übertragen wird.
Beim nach Anspruch 7 weitergebildeten Verfahren beinhaltet das Übertragen des auf dem Metallfolienträger gebildeten Schaltungsebenenaufbaus auf die zugehörige Unterlage die Zwi­ schenfügung einer Prepreg- oder Klebefolienschicht und ein anschließendes Verpressen dieses Aufbaus, so daß mit relativ geringem Aufwand eine zuverlässige Haftung des Schaltungsauf­ baus auf der Unterlage erzielt wird. Die Prepreg- oder Klebe­ folienschicht kann gleichzeitig als isolierende, dielektri­ sche Schicht fungieren.
Gemäß Anspruch 8 kann die selektive Bildung der Metallschicht wahlweise durch galvanisches oder stromloses Plattieren in einem Metallisierungsbad erfolgen. Der elektrisch leitende, als Untergrund dieser Metallisierung fungierende Metallfoli­ enträger erlaubt beide Metallisierungsvarianten.
Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
Fig. 1 eine schematische Schnittansicht eines zweilagigen Metallfolienträgers,
Fig. 2 den Metallfolienträger von Fig. 1 nach Aufbringen ei­ ner Harzschicht,
Fig. 3 den Aufbau von Fig. 2 während eines lithographischen Belichtungsschrittes,
Fig. 4 den Aufbau von Fig. 3 nach einem Entwicklungsschritt,
Fig. 5 den Aufbau von Fig. 4 nach selektiver Metallschicht­ bildung,
Fig. 6 den Aufbau von Fig. 5 mit auflaminierter Unterlage,
Fig. 7 den Aufbau von Fig. 6 beim Abziehen einer Folien­ schicht des Metallschichtträgers,
Fig. 8 den Aufbau von Fig. 7 nach komplettem Entfernen des Metallschichtträgers,
Fig. 9 einen Aufbau entsprechend Fig. 6, jedoch mit beid­ seits eines Metallschichtträgers gebildeten Schal­ tungsebenen und jeweils auflaminierter Unterlage bei beginnendem Auftrennen des Metallschichtträgers und
Fig. 10 eine schematische Schnittansicht einer Unterlage mit darauf direkt gebildeter Schaltungsebene.
Die Fig. 1 bis 8 illustrieren aufeinanderfolgende Herstel­ lungsstufen einer ersten Verfahrensvariante zur Herstellung einer Leiterplatten-Schaltungsebene auf einer zugehörigen Un­ terlage gemäß einer Übertragungstechnik, bei der zunächst auf einer Seite eines Metallfolienträgers die Schaltungsebene vorgefertigt und dann auf die zugehörige Unterlage übertragen wird, wonach dann der Metallfolienträger entfernt wird. Dabei zeigt Fig. 1 in einer schematischen und ausschnittweisen Schnittansicht den in diesem Beispiel verwendeten, zweilagi­ gen Metallfolienträger 1, der aus einer dickeren Folien­ schicht 1a aus Cu oder Al mit einer Dicke vorzugsweise zwi­ schen 50 µm und 150 µm und einer dünneren Folienschicht 1b aus Cu mit einer Dicke von vorzugsweise zwischen 3 µm und 10 µm be­ steht. Die beiden Folienschichten 1a, 1b lassen sich durch einfaches Abziehen voneinander trennen. Solche Metallfolien­ träger sind als handelsübliche Produkte erhältlich.
Zur Vorfertigung der Leiterplatten-Schaltungsebene auf dem Metallfolienträger 1 wird zunächst, wie in Fig. 2 gezeigt, auf dessen dünnere Folienschicht 1b eine Harzschicht 2 aus einem UV-fotosensiblen Harzmaterial aufgebracht. Solche UV- fotosensiblen Harzmaterialien sind sowohl vom lithographisch negativen Typ, bei dem durch das Entwickeln die nicht belich­ teten Bereiche entfernt werden, als auch vom lithographisch positiven Typ, bei dem durch das Entwickeln die belichteten Bereiche entfernt werden, als handelsübliche Produkte erhält­ lich. Das Harzmaterial kann zur Bildung der Harzschicht 2 auf die dünnere Metallfolienschicht 1b aufgegossen, aufgerakelt oder mittels Trockenfilm auflaminiert werden. Die Dicke der Harzschicht 2 wird vorzugsweise so gewählt, daß sie der ge­ wünschten Leiterbahnhöhe der zu fertigenden Schaltungsebene entspricht.
Nach dem Trocknen wird die Harzschicht 2 mit dem für die zu fertigende Schaltungsebene gewünschten Schaltmuster belich­ tet. Dazu wird, wie in Fig. 3 gezeigt, auf die getrocknete Harzschicht 2 eine Glas- oder Filmvorlage 3 aufgelegt, die das gewünschte Schaltmuster in Form von für UV-Licht undurch­ lässigen Bereichen 3a und durchlässigen Bereichen 3b trägt. Dann wird die Harzschicht 2, wie in Fig. 3 gezeigt, durch ganzflächiges Einstrahlen von UV-Licht 4 auf die Vorlage 3 belichtet.
Im gezeigten Beispiel wird ein Harzmaterial vom lithogra­ phisch negativen Typ angenommen, so daß nach dem auf die Be­ lichtung folgenden Entwicklungsvorgang die Harzschicht 2 in denjenigen Bereichen entfernt wird, die beim Belichten von den lichtundurchlässigen Bereichen 3a der Vorlage 3 abgedeckt wurden und daher unbelichtet blieben. In diesem Fall eines negativen Harztyps entspricht folglich das Muster lichtun­ durchlässiger Bereiche 3a auf der Vorlage 3 dem Leiterbahnmu­ ster der zu fertigenden Schaltungsebene. Fig. 4 zeigt den nach dem Entwickeln erhaltenen Aufbau mit der strukturierten Harzschicht 2, in welche die geöffneten Bereiche 2a einge­ bracht sind, in denen der Metallfolienträger, speziell dessen dünnere Folienschicht 1b, freigelegt ist. Alternativ zur ge­ zeigten Verwendung der mit dem Schaltmuster strukturierten Vorlage 3 in Verbindung mit einer ganzflächigen UV- Lichteinstrahlung kann die strukturierende Belichtung der Harzschicht 2 mittels einer UV-Laserdirektbelichtung erfol­ gen, bei der das gewünschte Schaltmuster direkt durch einen UV-Laserstrahl in die Harzschicht 2 geschrieben wird, so daß keine Vorlage als Belichtungsmaske notwendig ist.
Nach dem vollständigen Aushärten der entwickelten, struktu­ rierten Harzschicht 2 wird der Aufbau von Fig. 4 in ein gal­ vanisches oder alternativ in ein stromlos arbeitendes Metal­ lisierungsbad eingebracht, welches das Schaltebenenmetall, z. B. Cu, in ionisierter Form enthält. Bei Wahl eines galvani­ schen Metallisierungsbades wird an den elektrisch leitenden Metallfolienträger eine entsprechende Metallisierungsspannung angelegt, d. h., der Metallfolienträger dient als Stromzufüh­ rung zu den harzfreien, zu metallisierenden Bereichen 2a. Wie für diese selektive, additive Metallisierungstechnik dem Fachmann geläufig, läßt sich auf diese Weise mit geeigneter Einstellung der Metallisierungsparameter eine gleichmäßige Schicht aus dem im Metallisierungsbad enthaltenen Metall in den freien Harzschichtbereichen 2a auf der dünnen Metallfoli­ enschicht 1b in beliebiger, gewünschter Dicke aufbauen. Die auf der dünnen Metallfolienschicht 1b verbliebenen, ausgehär­ teten Bereiche der Harzschicht 2 verhindern an diesen Stellen die Metallisierung. Bevorzugt wird die Metallabscheidung dann beendet, wenn die Metallschichtdicke der Harzschichtdicke entspricht, so daß die auf diese Weise erzeugte Metallschicht 5, wie in Fig. 5 gezeigt, an ihrer Oberfläche im wesentlichen planar mit der Harzschicht 2 abschließt. Die Harzschicht 2 und die in sie eingebettete Metallschicht 5 bilden somit eine oberflächenplanare, elektrische Schaltungsebene 6, die fest auf der dünnen Metallfolienschicht 1b haftet. Die gute Ober­ flächenplanarität des im Stadium der Fig. 5 erhaltenen Auf­ baus erleichtert dessen weitere Verarbeitung.
Diese besteht im gezeigten Beispiel darin, den Aufbau von Fig. 5 mit einer "upside-down" aufgelegten Unterlage 7 unter Zwischenfügung einer dünnen Prepregschicht 8, alternativ ei­ ner anderen Klebefolienschicht, zusammenzulaminieren, um die Schaltungsebene 6 unter Zwischenfügung der Prepregschicht 8, die nach dem Aushärten eine isolierende, dielektrische Harz­ schicht bildet, auf die Unterlage 7 zu übertragen, wie in Fig. 6 gezeigt. Um eine ausreichende Verklebung mittels der klebefähigen Prepregschicht 8 zu erreichen, wird der gesamte Aufbau von Fig. 6 geeignet verpreßt. Die Unterlage 7 kann insbesondere aus einem Leiterplattenrohling bestehen, bei dem über einer Trägerschicht bereits eine oder mehrere Leiter­ platten-Schaltungsebenen in einer herkömmlichen oder der er­ findungsgemäßen Weise aufgebracht worden sind. Speziell kann die Unterlage 7 ein "Multilayer"-Element sein, auf das die weitere Schaltungsebene 6 aufgebracht werden soll.
Alternativ zum gezeigten Beispiel kann vorgesehen sein, vor dem Auflaminieren der Unterlage 7 auf der im Stadium von Fig. 5 fertiggestellten Schaltungsebene 6 eine oder weitere Schal­ tungsebenen nach einer erfindungsgemäßen Verfahrensvariante, wie unten zu Fig. 10 erläutert, oder einem herkömmlichen Ver­ fahren aufzubringen. Dies kann beispielsweise dadurch gesche­ hen, daß auf die Schaltungsebene 6 eine dielektrische Schicht auflaminiert, aufgegossen oder aufgerakelt und auf Wunsch fo­ tolithographisch oder durch Laserbohren mit Durchkontaktlö­ chern, z. B. sogenannten Mikro-Löchern, versehen wird. Dann wird die dielektrische Schicht einschließlich eventueller Durchkontaktlöcher zur Metallisierung aktiviert und anschlie­ ßend metallisiert, z. B. verkupfert. Die dadurch ganzflächig gebildete Metallschicht wird durch einen herkömmlichen Litho­ graphieprozeß strukturiert und bildet dann eine weitere, elek­ trische Schaltungsebene. Diese herkömmliche Vorgehensweise kann je nach Bedarf zum Aufbringen weiterer Schaltungsebenen wiederholt werden. Daraufhin wird dann auf die oberste Schal­ tungsebene die Unterlage analog zur Vorgehensweise von Fig. 6 auflaminiert.
Es versteht sich, daß je nach Anwendungsfall für die Metall­ schicht 5 auch eine von derjenigen der Harzschicht 2 ver­ schiedene Dicke gewählt werden kann, was dann zu einem ent­ sprechenden Höhenunterschied beider Schichten 2, 5 innerhalb der Schaltungsebene 6 führt, der jedoch im allgemeinen gerin­ ger sein wird, als bei der herkömmlichen Technik, bei welcher der Höhenunterschied in diesem Stadium der Dicke der freiste­ henden Metallschicht entspricht.
Nach dem Verpressen des in Fig. 6 gezeigten Aufbaus und einer bei Bedarf anschließenden Randbeschneidung wird, wie in Fig. 7 gezeigt, die dickere Metallfolienschicht 1a von der dünne­ ren Metallfolienschicht 1b durch Abziehen abgelöst, wonach die dünne Metallfolienschicht 1b auf dieser Seite die Außen­ lage darstellt. Diese wird dann in herkömmlicher Weise durch einen ganzflächigen Ätzvorgang weggeätzt, wofür wegen der ge­ ringen Dicke dieser Folienschicht 1b ein kurzes, sogenanntes "Flash"-Ätzen genügt.
Das auf diese Weise bewirkte Entfernen des Metallfolienträ­ gers ist folglich aufgrund von dessen zweilagiger Gestaltung mit relativ geringem Aufwand verbunden. Die dünne Folien­ schicht 1b ist gerade so dick gewählt, daß sie die auf ihr gebildete Schaltungsebene 6 beim Abziehen der dickeren Folien­ schicht 1a zuverlässig schützt, während die dickere Folien­ schicht 1a so dick ist, daß die gewünschte Stabilität des Me­ tallfolienträgers gewährleistet ist. Da die dickere Folien­ schicht 1a abgezogen wird, ist der Aufwand für ihre Entfer­ nung unabhängig von ihrer Dicke gering. Insgesamt ist daher der Aufwand zur Entfernung dieses zweilagigen Metallfolien­ trägers im allgemeinen merklich geringer als für die Entfer­ nung eines alternativ verwendbaren einlagigen Metallfolien­ trägers, der dann in seiner gesamten Dicke weggeätzt oder an­ derweitig sukzessive abgetragen werden muß.
Nach vollständiger Entfernung des Metallfolienträgers liegt dann das gewünschte Produkt mit der auf der Unterlage 7 her­ gestellten Schaltungsebene 6 vor, wie es in Fig. 8 mit der Schaltungsebenenseite nach unten gezeigt ist. Je nach Anwen­ dungsfall können Durchkontakte in die zur Verklebung zwi­ schengefügte, dielektrische Schicht 8 nach einem herkömmli­ chen Verfahren, z. B. Laserbohren, von der Schaltungsebenen­ seite her eingebracht werden, um die Metallschicht 5 der neu aufgebrachten Schaltungsebene 6 mit einer oder mehreren Schaltungsebenen der Unterlage 7 an gewünschten Stellen elek­ trisch zu verbinden.
Fig. 9 zeigt in einer schematischen, ausschnittweisen Schnitt­ ansicht einen Aufbau, wie er in einem zweiten Ausführungsbei­ spiel des erfindungsgemäßen Verfahrens erhalten wird, bei dem simultan auf beiden Seiten eines Metallschichtträgers je eine Schaltungsebene vorgefertigt wird, die dann auf eine jeweils zugehörige Unterlage übertragen wird. Dazu wird ein dreilagi­ ger Metallfolienträger mit einer dickeren Folienschicht 10a, die der dickeren Folienschicht 1a im obigen, ersten Ausfüh­ rungsbeispiel entspricht, und je einer dünneren Folienschicht 10b, 10c, die jeweils der dünneren Folienschicht 1b des er­ sten Ausführungsbeispiels entspricht, auf beiden Seiten der dickeren Folienschicht 10a verwendet. Beispielhaft können die dicke Folienschicht 10a aus Aluminium und die beiden dünneren Folienschichten 10b, 10c aus Kupfer bestehen. Unter Anwendung der oben zu den Fig. 1 bis 5 erläuterten Vorgehensweise nun nicht nur für eine sondern für beide Seiten des dreilagigen Metallfolienträgers werden dann parallel je eine Schal­ tungsebene 12, 13 bestehend aus einer strukturierten Harz­ schicht 14, 15 und einer in deren Zwischenräumen durch galva­ nische oder stromlose Metallisierung aufgewachsenen Metall­ schicht 11, 16 auf der jeweiligen dünnen Folienschicht 10b, 10c gebildet. Dabei können die beiden Schaltungsebenen 12, 13 verschiedene Schaltmuster beinhalten, wie gezeigt, oder al­ ternativ dazu identisch strukturierte Metallschichten aufwei­ sen.
Anschließend wird auf jede der beiden Schaltungsebenen 12, 13 eine jeweils zugehörige Unterlage 17, 18 unter Zwischenfügung einer jeweiligen Prepreg- oder Klebefolienschicht 19, 20 auflaminiert und durch Verpressen des entstandenen, in Fig. 9 gezeigten Aufbaus fest mit ihr verbunden. Danach kann dieser Aufbau an den in Fig. 9 mit Pfeilen T1, T2 markierten Grenz­ flächen zwischen der dickeren Folienschicht 10a und der je­ weiligen dünneren Folienschicht 10b, 10c des Metallfolienträ­ gers durch einfaches Abziehen aufgetrennt werden, da die dün­ neren Folienschichten 10b, 10c auf den beiden Seiten der dic­ keren Folienschicht 10a abziehbar haften. Fig. 9 zeigt den Fall, daß der Aufbau an der Grenzfläche T1 zwischen der dic­ keren Folienschicht 10a und der in Fig. 9 darüberliegenden dünnen Folienschicht 10b aufgetrennt wird.
In nicht mehr gezeigter Weise werden dann die Metallfolien­ schichten 10a, 10b, 10c von den beiden durch die Auftrennung erhaltenen Leiterplattenelementen, die jeweils aus der Unter­ lage 17, 18 und der darauf verklebten Schaltungsebene 12, 13 bestehen, entfernt. Dazu wird von dem in Fig. 9 oberen Lei­ terplattenelement die verbliebene, dünne Folienschicht 10b weggeätzt, während das in Fig. 9 untere Leiterplattenelement, auf dem sich zunächst noch zusätzlich die dickere Folien­ schicht 10a befindet, entsprechend der oben zu den Fig. 6 bis 8 beschriebenen Vorgehensweise weiterbehandelt wird. Die be­ deutet, daß von ihm zunächst die dickere Folienschicht 10a entlang der Trennstelle T2 zur dünneren Folienschicht 10c ab­ gezogen und anschließend die verbliebene dünnere Folien­ schicht 10c weggeätzt wird. Am Ende werden dann zwei parallel . hergestellte Leiterplattenelemente mit auf einer Unterlage aufgebrachter Schaltungsebene erhalten. Wie im obigen ersten Ausführungsbeispiel kann auch hier das jeweilige Leiterplat­ tenelement oder auch schon die Unterlage ein "Multilayer" darstellen. Auch im übrigen sind die oben zum ersten Verfah­ rensbeispiel erwähnten Varianten in gleicher Weise für das Verfahrensbeispiel mit beidseitiger Schaltungsebenen-Vorfer­ tigung auf einem Metallfolienträger anwendbar.
Fig. 10 zeigt in einer schematischen, ausschnittweisen Schnittansicht ein Leiterplattenelement mit einer Unterlage 21, auf die gemäß eines dritten Verfahrensbeispiels eine Schaltungsebene 22 direkt aufgebracht wurde. Für die Herstel­ lung dieses Leiterplattenelementes wird die Unterlage 21 auf der Seite, auf der die Schaltungsebene 22 gebildet werden soll, zunächst ganzflächig mit einer Metallisierungskeim­ schicht 23 beschichtet, die zur Metallisierungsaktivierung dient. Solche Metallisierungskeimschichten sind an sich be­ kannt und haben die Eigenschaft, daß sie einerseits Metall­ atome, z. B. Palladiumatome, enthalten, die als Metallisie­ rungskeime für ein stromloses Plattieren dienen können, und andererseits noch eine ausreichend elektrisch isolierende Schicht darstellen, so daß sie keine elektrischen Verbindun­ gen zwischen getrennten Bereichen einer auf ihnen aufzuwach­ senden Metallstruktur erzeugen. Auf der Metallisierungskeim­ schicht 23 wird dann eine strukturierte Harzschicht 24 ent­ sprechend der oben zu den Fig. 2 bis 4 beschriebenen Vorge­ hensweise gebildet. Danach wird der stromlose Plattiervorgang durch Eintauchen des Aufbaus in ein geeignetes Metallisie­ rungsbad durchgeführt, wodurch in den Zwischenräumen der Harzschicht 24 selektiv eine Metallschicht 25 aufwächst, vor­ zugsweise, wie gezeigt, in einer der Harzschicht 24 entspre­ chenden Dicke.
Auch bei dieser Verfahrensvariante wird der Vorteil erzielt, daß die auf der Unterlage 21 herstellte Schaltungsebene 22 eine vor der Metallschichtbildung erzeugte und als Maske für den Metallisierungsvorgang dienende Harzschicht beinhaltet, so daß die Schaltungsebene vor dem eventuellen Aufbringen ei­ ner weiteren Schicht, wie einer auflaminierten Prepreg­ schicht, eine deutlich gleichmäßigere Oberflächentopologie aufweisen kann, als eine herkömmlich in Form einer freistehen­ den Metallschicht vorliegende Schaltungsebene. Zudem kommt die Verfahrensvariante von Fig. 10 ohne Übertragungstechnik aus. Im übrigen gelten die oben für die beiden ersten Verfah­ rensbeispiele gemachten Ausführungen für dieses Verfahrens­ beispiel entsprechend. Insbesondere kann die Unterlage auch hier aus einem "Multilayer" bestehen, und bei Bedarf können auf der erfindungsgemäß aufgebrachten Schaltungsebene eine oder mehrere weitere Schaltungsebenen in der erfindungsgemä­ ßen oder einer herkömmlichen Vorgehensweise aufgebracht wer­ den.

Claims (8)

1. Verfahren zur Herstellung einer oder mehrerer übereinan­ derliegender Leiterplatten-Schaltungsebenen auf einer Unter­ lage, gekennzeichnet durch folgende Schritte:
  • 1. ganzflächiges Aufbringen einer Metallisierungskeimschicht (23) auf die Unterlage (21),
  • 2. Aufbringen einer belichtungsstrahlungssensitiven Harz­ schicht (22) auf die Metallisierungskeimschicht (23),
  • 3. lithographisches Strukturieren der Harzschicht (22) durch Belichten mit einem Schaltkreismuster und Entwickeln zur Ent­ fernung der Harzschicht in zu metallisierenden Schaltkreisbe­ reichen und
  • 4. selektives Aufwachsen von Metallmaterial in den zu metal­ lisierenden Schaltkreisbereichen durch stromloses Plattieren zur Bildung einer entsprechenden Schaltungsebenen-Metall­ schicht (25).
2. Verfahren zur Herstellung einer oder mehrerer übereinan­ derliegender Leiterplatten-Schaltungsebenen auf einer Unter­ lage, gekennzeichnet durch folgende Schritte:
  • a) Bereitstellen der Unterlage (7) und eines Metallfolienträ­ gers (1),
  • b) Aufbringen einer belichtungsstrahlungssensitiven Harz­ schicht (2) auf wenigstens eine Seite des Metallfolienträ­ gers,
  • c) lithographisches Strukturieren der Harzschicht (2) durch Belichten mit einem Schaltkreismuster und Entwickeln zur Ent­ fernung der Harzschicht in zu metallisierenden Schaltkreisbe­ reichen (2a),
  • d) Bilden einer Schaltungsebenen-Metallschicht (5) selektiv in den zu metallisierenden Schaltkreisbereichen,
  • e) Anbringen der Unterlage (7) an der Schaltungsebenenseite des resultierenden Metallfolienträger-Schichtaufbaus und Zu­ sammenfügen von Unterlage und Metallfolienträger-Schichtauf­ bau und
  • f) Entfernen des Metallfolienträgers.
3. Verfahren nach Anspruch 2, weiter dadurch gekennzeichnet, daß der Metallfolienträger (1) mehrlagig aus mehreren über­ einanderliegenden, voneinander durch Abziehen trennbaren Fo­ lienschichten (1a, 1b) besteht und der Schritt f) das Auftren­ nen wenigstens zweier benachbarter Folienschichten (1a, 1b) durch Abziehen voneinander beinhaltet.
4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, daß die Schritte b) bis e) auf beiden Seiten des Metallfolien­ trägers durchgeführt werden und der Schritt f) das Auftrennen des Metallfolienträgers durch Abziehen wenigstens zweier be­ nachbarter Folienschichten voneinander beinhaltet.
5. Verfahren nach Anspruch 3 oder 4, weiter dadurch gekenn­ zeichnet, daß als Metallfolienträger ein solcher verwendet wird, der eine dickere Metallfolienschicht beinhaltet, auf die ein- oder beidseitig eine jeweilige dünnere Metallfolien­ schicht abziehbar aufgebracht ist.
6. Verfahren nach einem der Ansprüche 2 bis 5, weiter dadurch gekennzeichnet, daß im Anschluß an den Schritt d) und vor Durchführen des Schrittes e) auf der gebildeten Schaltungsebe­ ne eine oder mehrere übereinanderliegende, weitere Schal­ tungsebenen gebildet werden.
7. Verfahren nach einem Ansprüche 2 bis 6, weiter dadurch ge­ kennzeichnet, daß das Zusammenfügen im Schritt e) durch Ver­ pressen unter Verwendung einer zwischengefügten Prepreg- oder Klebefolienschicht (8) erfolgt.
8. Verfahren nach einem der Ansprüche 2 bis 7, weiter dadurch gekennzeichnet, daß das Bilden der Metallschicht im Schritt d) durch galvanisches oder stromloses Plattieren in einem Metallisierungsbad erfolgt.
DE19910482A 1999-03-10 1999-03-10 Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen Ceased DE19910482A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19910482A DE19910482A1 (de) 1999-03-10 1999-03-10 Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19910482A DE19910482A1 (de) 1999-03-10 1999-03-10 Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen

Publications (1)

Publication Number Publication Date
DE19910482A1 true DE19910482A1 (de) 2000-05-04

Family

ID=7900345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19910482A Ceased DE19910482A1 (de) 1999-03-10 1999-03-10 Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen

Country Status (1)

Country Link
DE (1) DE19910482A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2381274A (en) * 2001-10-29 2003-04-30 Qinetiq Ltd High resolution patterning method
US6591491B2 (en) * 2000-03-22 2003-07-15 Nitto Denko Corporation Method for producing multilayer circuit board
DE10228716A1 (de) * 2002-06-27 2004-01-29 Carl Freudenberg Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers
EP1542519A1 (de) * 2002-07-31 2005-06-15 Sony Corporation Verfahren zur leiterplattenherstellung mit eingebauter einrichtung und leiterplatte mit eingebauter einrichtung und verfahren zur herstellung einer gedruckten leiterplatte und gedruckte leiterplatte
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
DE10205592B4 (de) * 2002-02-11 2008-01-03 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
US7494926B2 (en) * 2004-07-20 2009-02-24 Samsung Corning Co., Ltd. Method for forming highly conductive metal pattern on flexible substrate and EMI filter using metal pattern formed by the method
WO2011122532A1 (ja) * 2010-03-30 2011-10-06 日立化成工業株式会社 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
US8256112B2 (en) 2005-11-18 2012-09-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing high density printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3407114A1 (de) * 1984-02-28 1985-09-05 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von leiterplatten
JPH05299814A (ja) * 1992-04-20 1993-11-12 Ibiden Co Ltd プリント配線板の製造方法
EP0679052A1 (de) * 1994-04-23 1995-10-25 Lpkf Cad/Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE19705003A1 (de) * 1996-02-13 1997-11-06 Andus Electronic Gmbh Leiterpl Bi- oder Multilayeranordnung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3407114A1 (de) * 1984-02-28 1985-09-05 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von leiterplatten
JPH05299814A (ja) * 1992-04-20 1993-11-12 Ibiden Co Ltd プリント配線板の製造方法
EP0679052A1 (de) * 1994-04-23 1995-10-25 Lpkf Cad/Cam Systeme Gmbh Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE19705003A1 (de) * 1996-02-13 1997-11-06 Andus Electronic Gmbh Leiterpl Bi- oder Multilayeranordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Pat. Abstr. of Japan E-1509 Febr.16, 1994 Vol.18/No.95 & JP 05-299814 A *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6591491B2 (en) * 2000-03-22 2003-07-15 Nitto Denko Corporation Method for producing multilayer circuit board
WO2003038146A2 (en) * 2001-10-29 2003-05-08 Qinetiq Limited High resolution patterning method
WO2003038146A3 (en) * 2001-10-29 2003-12-31 Qinetiq Ltd High resolution patterning method
GB2381274A (en) * 2001-10-29 2003-04-30 Qinetiq Ltd High resolution patterning method
DE10205592B4 (de) * 2002-02-11 2008-01-03 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
DE10228716A1 (de) * 2002-06-27 2004-01-29 Carl Freudenberg Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers
US8146243B2 (en) 2002-07-31 2012-04-03 Sony Corporation Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
EP1542519A4 (de) * 2002-07-31 2010-01-06 Sony Corp Verfahren zur leiterplattenherstellung mit eingebauter einrichtung und leiterplatte mit eingebauter einrichtung und verfahren zur herstellung einer gedruckten leiterplatte und gedruckte leiterplatte
US7874066B2 (en) 2002-07-31 2011-01-25 Sony Corporation Method of manufacturing a device-incorporated substrate
EP1542519A1 (de) * 2002-07-31 2005-06-15 Sony Corporation Verfahren zur leiterplattenherstellung mit eingebauter einrichtung und leiterplatte mit eingebauter einrichtung und verfahren zur herstellung einer gedruckten leiterplatte und gedruckte leiterplatte
DE102004005300A1 (de) * 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
US8927899B2 (en) 2004-01-29 2015-01-06 Atotech Deutschland Gmbh Method of manufacturing a circuit carrier and the use of the method
US7494926B2 (en) * 2004-07-20 2009-02-24 Samsung Corning Co., Ltd. Method for forming highly conductive metal pattern on flexible substrate and EMI filter using metal pattern formed by the method
US8256112B2 (en) 2005-11-18 2012-09-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing high density printed circuit board
DE102006051762B4 (de) * 2005-11-18 2013-03-07 Samsung Electro-Mechanics Co., Ltd. Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
WO2011122532A1 (ja) * 2010-03-30 2011-10-06 日立化成工業株式会社 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
EP0600051B1 (de) Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE102006043019A1 (de) Gedruckte Leiterplatte mit feinem Muster und Verfahren zur Herstellung derselben
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE2733746B2 (de) Verfahren zum Herstellen einer gedruckten Schaltungsplatte
DE102006045127A1 (de) Verfahren zum Herstellen einer hochdichten Leiterplatte
DE102007008490A1 (de) Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür
DE102005007405A1 (de) Verfahren zur Herstellung hochdichter gedruckter Leiterplatten
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
DE112007002912T5 (de) Aktive Vorrichtungen enthaltende gedruckte Mehrschichtenschaltung und Herstellungsverfahren
DE19910482A1 (de) Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
EP0584386A1 (de) Leiterplatte und Herstellungsverfahren für Leiterplatten
DE112020001296T5 (de) Fräsen von flexfolie mit zwei leitenden schichten von beiden seiten
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
WO2004030429A1 (de) Verfahren zur herstellung von starr-flexiblen leiterplatten und leiterplatte mit mindestens einem starren bereich und mindestens einem flexiblen bereich
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE2413905A1 (de) Befestigung und verbindung von integrierten stromkreiselementen
EP0931439B1 (de) Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection