WO2011122532A1 - 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法 - Google Patents

支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法 Download PDF

Info

Publication number
WO2011122532A1
WO2011122532A1 PCT/JP2011/057556 JP2011057556W WO2011122532A1 WO 2011122532 A1 WO2011122532 A1 WO 2011122532A1 JP 2011057556 W JP2011057556 W JP 2011057556W WO 2011122532 A1 WO2011122532 A1 WO 2011122532A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
layer
metal
support
wiring board
Prior art date
Application number
PCT/JP2011/057556
Other languages
English (en)
French (fr)
Inventor
田辺浩一
八木橋敦睦
田村匡史
鈴木邦司
坪松良明
Original Assignee
日立化成工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立化成工業株式会社 filed Critical 日立化成工業株式会社
Priority to KR1020127020047A priority Critical patent/KR101423852B1/ko
Publication of WO2011122532A1 publication Critical patent/WO2011122532A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　配線板の製造によって生じる廃棄物を減らし、地球環境にとって好ましい支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法を提供する。　支持体金属箔である最下層金属層と２層以上の金属層とからなる複数の金属層が、隣合った金属層間に剥離層を介して積層されてなる支持体金属箔付き複合金属層であって、最下層金属層と最上層の金属層との間に位置する各金属層Ａと、その上面の剥離層を介して隣接する金属層Ｂとの間の剥離強度が、金属層Ａと、その下面の剥離層を介して隣接する金属層Ｃとの間の剥離強度よりも小さいことを特徴とする支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法である。

Description

支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
　本発明は、転写法によるプリント配線板の製造方法に適する支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法に関するものである。
　機器の小型・高性能化に伴い、回路素子を接続するためのランドの面積や配線の幅が微細化してランドや配線と基材間の接触面積が減少した結果、基材からランドや配線が脱落しやすくなり、ランドや配線を基材に埋め込むことが行われるようになった。ランドや配線を基材に埋込む方法として種々の方法が提案されており、たとえば、剥離可能な支持体金属箔上の金属層にランドや配線となる導体パターンを電気めっきで形成し、ついで基材となる絶縁層を形成する方法が開示されている（特許文献１、特許文献２）。絶縁層上には通常の方法で配線層を形成し、さらに絶縁層と配線層の形成を必要に応じて繰り返し、支持体金属箔から金属層を剥離し、この金属層をエッチングにより除去することで、ランドや配線が基材に埋め込まれ、表面が平坦な配線板が得られる。この方法は、金属層上のランドや配線となる導体パターンが基材に転写されることから転写法と呼ばれ、生産性に優れるとともに、得られた配線板の平坦性が優れている。
　また、上記のような転写法に用いられる剥離可能な支持体金属箔上の金属層が開示されている（特許文献３、特許文献４）。これらは、支持体金属箔の上に剥離層と金属層とを形成したものであり、ポリイミドのキュア温度で加熱処理した後や、配線板の多層化のための積層による加熱加圧を複数回行っても、支持体金属箔と剥離層との間の剥離強度の変化を抑制したものである。このため、このような加熱処理や加熱加圧を行った後でも、支持体金属箔を容易に剥離することができ、かつ剥離強度が安定しているため、取扱い時に予期しない剥離が生じることもなく作業性の優れるものである。
再公表特許ＷＯ２００７／０７７７３５号公報 特開２００５－１０１１３７号公報 再公表特許ＷＯ２００６／０１３７３５号公報 特開２００３－０９４５５３号公報
　しかしながら、特許文献１及び２のように、従来の支持体金属箔付金属層を用いた場合、配線板の製造ごとに支持体金属箔を廃棄することとなる。この支持体金属箔は資源として回収後に精錬され、金属として再生されるが、エネルギーが消費されることで地球環境として好ましいものではない。
　また、特許文献２のように、支持体金属箔付き金属層の支持体金属箔側に絶縁層を積層して支持基板を形成する際、支持基板の表面側に露出した金属層の表面に絶縁層の樹脂粉が付着することがある。支持基板の表面側に露出した金属層は導体パターンを電気めっきで形成する際の給電層となるため、この金属層に付着した樹脂粉が、微細な導体パターンを形成する際に歩留まり低下の要因となり、結果的には廃棄物が増加する原因となる可能性がある。
　また、特許文献１及び２の配線板では、支持基板の金属層上にパターン銅めっきにより導体パターンを形成し、その上に絶縁層や層間接続を形成した後、支持体金属箔を含む支持基板を物理的に剥離し、さらにこの剥離後に露出した金属層をエッチングにより除去することで微細な導体パターンを形成するというプロセスで配線板を作製する。このため、支持体金属箔から最終的に配線板となる部分を剥離しないと導体パターンの形成ができず配線板が完成しないが、このようにして完成した配線板が薄く剛性が低い場合は、実装工程における加熱や加重によって反りを生じることがある。このような反りは実装歩留まり低下の要因となり、結果的に廃棄物が増加する原因となる可能性が考えられる。
　本発明は、上記問題点に鑑みなされたものであり、支持体金属箔付き複合金属層を用いることによって、一枚の支持体金属箔付き複合金属層により複数の配線板を製造することが可能になること、導体パターン形成工程や実装工程での歩留まり向上を図ることを可能になることによって、配線板や半導体パッケージの製造の際に生じる廃棄物を減らし、地球環境にとって好ましい支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法を提供することを目的とする。
　本発明は、以下に関する。
（１）　支持体金属箔である最下層金属層と２層以上の金属層とからなる複数の金属層が、隣合った金属層間に剥離層を介して積層されてなる支持体金属箔付き複合金属層であって、最下層金属層と最上層の金属層との間に位置する各金属層Ａと、その上面の剥離層を介して隣接する金属層Ｂとの間の剥離強度が、金属層Ａと、その下面の剥離層を介して隣接する金属層Ｃとの間の剥離強度よりも小さいことを特徴とする支持体金属箔付き複合金属層。
（２）　最下層金属層と最上層の金属層との間に位置する各金属層Ａと、その上面の剥離層を介して隣接する金属層とＢとの間の剥離強度が、金属層Ａと、その下面の剥離層を介して隣接する金属層Ｃとの間の剥離強度よりも、５Ｎ／ｍから２０Ｎ／ｍ小さいことを特徴とする（１）に記載の支持体金属箔付き複合金属層。
（３）　剥離層を介して隣接する２つの金属層間の剥離強度の３００℃で５時間加熱した前後の変化率が２５％以下であることを特徴とする（１）または（２）に記載の支持体金属箔付き複合金属層。
（４）　（１）から（３）の何れかに記載の支持体金属箔付き複合金属層の最上層の金属層上にパターンめっきを行い（イ）、このパターンめっきを含む金属層上にポリイミド前駆体を塗布し（ロ）、予備乾燥とキュアを行ってポリイミドとした後（ハ）、この金属層付きポリイミドを前記最上層の下層の金属層から剥離し（ニ）、この金属層付きポリイミドに残った金属層を除去して前記パターンめっきをポリイミドから露出させ、導体パターンを形成し（ホ）、前記金属層付きポリイミドを剥離した後に残った支持体金属箔付き複合金属層の最上層表面に対して、上記（イ）から（ホ）を順次繰り返し、複数枚の配線板を形成することを特徴とする配線板の製造方法。
（５）　（１）から（３）の何れかに記載の支持体金属箔付き複合金属層であって、支持体金属箔である金属層Ｃ、金属層Ｃに剥離層を介して隣接する金属層Ａ、及び、金属層Ａに剥離層を介して隣接する金属層Ｂを有する支持体金属箔付き複合金属層の支持体金属箔側と基材とを積層して支持基板を形成する工程と、金属層Ｂと金属層Ａとの間の剥離層とともに、前記金属層Ａの表面から金属層Ｂを剥離する工程と、前記支持基板に残った金属層Ａ上にパターンめっきを行う工程と、前記パターンめっきを含む金属層Ａ上に絶縁層と配線層を形成して、支持基板付き配線板を形成する工程と、を有する配線板の製造方法。
（６）　（５）に記載の配線板の製造方法において、支持基板付き配線板を形成する工程の後、さらに最上層の配線層に予備はんだを形成する工程を有することを特徴とする配線板の製造方法。
（７）　（５）または（６）に記載の配線板の製造方法によって製造された支持基板付き配線板。
（８）　（５）または（６）に記載の配線板の製造方法によって製造された支持基板付き配線板に半導体素子を搭載し封止して、支持基板付き半導体パッケージを形成する工程と、前記支持基板付き半導体パッケージから、支持基板の金属層Ａを半導体パッケージ側に残して、金属層Ａと金属層Ｃとの間の剥離層とともに支持基板を剥離する工程と、前記半導体パッケージ側に残った金属層Ａを除去してパターンめっきを絶縁層の表面に露出させ、導体パターンを形成する工程と、を有する半導体パッケージの製造方法。
　本発明の支持体金属箔付き複合金属層を用いることで、一枚の支持体金属箔付き複合金属層により複数の配線板を製造することが可能となること及び導体パターン形成工程や実装工程での歩留まり向上を図ることが可能になることによって、配線板や半導体パッケージの製造の際に生じる廃棄物を減らし、地球環境にとって好ましい支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法を提供することができる。
本発明の支持体金属箔付き複合金属層の断面図である。 本発明の配線板の製造方法の一部を表すフロー図である。 本発明の配線板の製造方法の一部を表すフロー図である。 本発明の配線板の製造方法の一部を表すフロー図である。 本発明の配線板の製造方法の一部を表すフロー図である。 本発明の配線板の製造方法の一部を表すフロー図である。 本発明の配線板及び半導体パッケージの製造方法の一部を表すフロー図である。 本発明の半導体パッケージの製造方法の一部を表すフロー図である。
　本発明の支持体金属箔付き複合金属層に用いる剥離層は、配線板製造工程の熱履歴で剥離強度が変化しないことが要求されるため、ベンゾトリアゾールなどの有機物はもちろん、一般的なクロムなどを用いた無機物も用いることはできず、モリブデンやタングステンなどの金属とこれらの酸化物をその組成を傾斜的に変化させて分布させた特殊な剥離層が好ましく用いられる。１つの剥離層中の酸化物の多い層が剥離機能を発現し、金属の多い層が銅の拡散を防止して剥離強度を安定させる。また、組成が傾斜的に変化することで、熱膨張係数の不整合などを緩和し、剥離強度の安定に寄与する。剥離層の厚さは、５０ｎｍから４０ｎｍが好ましい。
　支持体金属箔としては、厚さ１２μｍから１０５μｍの銅箔が好ましく、厚さ３５μｍから７０μｍの銅箔が特に好ましい。銅箔としては電解銅箔、圧延銅箔のいずれでもよい。最下層金属層である支持体金属箔以外の金属層（以下、単に金属層と呼ぶことがある。）としては厚さ１μｍから５μｍの銅層が好ましく、厚さ３μｍから５μｍの銅層が特に好ましい。銅層が厚いとエッチングに長時間を要し、また、不均一となりやすいことから部分的にランドがエッチングされ、全体的な平坦さが失われる恐れがある。
　本発明の支持体金属箔付き複合金属層には、特に耐熱性処理などを行う必要はないが、最上層の金属層のみに保管時表面劣化を防止するための安定化処理を行うことが好ましい。このような処理としては、有機物による防錆処理やクロメート処理がある。
　最下層金属層と最上層の金属層との間に位置する各金属層Ａと、その上面の剥離層を介して隣接する金属層とＢとの間の剥離強度が、金属層Ａと、その下面の剥離層を介して隣接する金属層Ｃとの間の剥離強度よりも小さく、その差が初期の剥離強度において５Ｎ／ｍから２０Ｎ／ｍであることが好ましい。差が小さいと安定して順次に剥離することができず、大きいと剥離が困難となる。また、剥離層を介して隣接する２つの金属層間の剥離強度の３００℃で５時間加熱した前後の変化率が２５％以下であることが好ましい。
　本発明の支持体金属箔付き複合金属層を用いた配線板の製造方法の一例について説明する。まず、支持体金属箔上に金属酸化物層及び金属層の形成を所定回数行った後、最上層にのみクロメート処理を行う。このようにして形成した支持体金属箔付き複合金属層の最上層表面にパターンめっきを行った後（イ）、硫酸で洗浄、表面の水分を除去し、ポリイミド前駆体を厚さ５０μｍで塗布し（ロ）、予備乾燥後に３００℃で２時間キュアして、ポリイミドとする（ハ）。ついで、この金属層付きポリイミドを下層の金属層から剥離し（ニ）、この金属層付きポリイミドに残った金属層をエッチングして先に行ったパターンめっきをポリイミドから露出させ、導体パターンを形成する（ホ）。次に、金属層付きポリイミドを剥離した後に残った支持体金属箔付き複合金属層の最上層表面に対して、上記（イ）から（ホ）を順次繰り返し、複数枚の配線板を形成する。
　本発明の配線板及び半導体パッケージの製造方法の他の例について、図１～図８を用いて以下に説明する。
　まず、図１に示すように、支持体金属箔（または金属層Ｃという場合がある。）１２と剥離層１４と金属層Ａ１１と剥離層１３と金属層Ｂ１０とを、この順に下側から積層した支持体金属箔付き複合金属層９を準備する。
　金属層Ｂは、金属層Ａ１１の表面（金属層Ｂ１０との界面）を保護するためのものであり、金属層Ａ１１との界面で物理的に剥離可能とされる。また、金属層Ｂ１０と金属層Ａ１１との界面には、界面での剥離強度を安定化するための剥離層１３が設けられる。剥離層としては、絶縁層と導体層とを積層する際の加熱・加圧を複数回行っても剥離強度が安定化しているものが好ましい。このような剥離層１３としては、特許文献３及び４に開示されているような、Ｎｉ及びＷの金属酸化物又はＮｉ及びＭｏの金属酸化物を含有するものや、Ｃｕ－Ｎｉ－Ｍｏ合金からなるものなどが挙げられる。なお、この剥離層１３は、金属層Ｂ１０を金属層Ａ１１との界面で物理的に剥離する際には、金属層Ｂ１０側に付着した状態で剥離し、金属層Ａ１１の表面には残留しないものが望ましい。
　金属層Ａ１１は、金属層１０を剥離した後の表面にパターンめっき１８を行うために電流を供給する給電層となるものであり、金属層Ｂ１０との界面および支持体金属箔（または金属層Ｃ）１２との界面で物理的に剥離可能とされる。後述するように導体パターン２を形成する際（図８（１６））にはエッチングで除去されるので、エッチング量のばらつきを極力低減して高精度な微細回路を形成するためには１μｍ～５μｍの極薄金属箔が好ましく、３μｍ～５μｍが特に好ましい。また、金属層Ｂ１０との界面および支持体金属箔（または金属層Ｃ）１２との界面には、界面での剥離強度を安定化するため、上述したような剥離層１３、１４を設けられる。
　支持体金属箔（または金属層Ｃ）１２は、支持体金属箔付き複合金属層９を基材１６と積層して支持基板１７を作成する際に、基材１６と積層される側に配置するものであり、金属層Ａ１１との界面で物理的に剥離可能とされる。基材１６と積層される際に、基材１６との接着性を有していれば特に材質や厚みは問わないが、汎用性や取り扱い性の点で、材質としては銅箔やアルミニウム箔が好ましく、厚みとしては１２μｍ～１０５μｍが好ましく、３５μｍ～７０μｍが特に好ましい。また、金属層Ａ１１との界面には、界面での剥離強度を安定化するため、上述したような剥離層１４が設けられる。
　支持体金属箔付き複合金属層９としては、３層以上の金属層（例えば、上述したように、金属層Ｂ１０と金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２）を有し、少なくとも２箇所の界面（例えば、上述したように、金属層Ｂ１０と金属層Ａ１１との界面および金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面）が物理的に剥離可能なものを用いる。支持体金属箔付き複合金属層９の支持体金属箔（または金属層Ｃ）１２側に基材１６を積層して支持基板１７を形成する工程の際には、金属層Ｂ１０の表面に樹脂粉等の異物が付着することがあるが、このような異物が付着したとしても、金属層Ｂ１０を金属層Ａ１１との界面で物理的に剥離することで、樹脂粉等の異物の影響のない金属層Ａ１１の表面が形成されるので、高品質な金属箔表面を確保することができる。したがって、金属層Ａ１１を給電層として使用してパターンめっき１８を行う場合にも、欠陥の発生を抑制することができるので、歩留りの向上を図ることが可能になる。
　以下の図２～図８では、図１と同様に、金属層Ｂ１０と金属層Ａ１１との間には剥離層１３を、金属層Ａ１１と金属層Ｃ１２との間に剥離層１４を設けているが、図示を省略する。次に、図２（１）に示すように、支持体金属箔付き複合金属層９の支持体金属箔（または金属層Ｃ）１２側と基材１６とを積層して支持基板１７を形成する。基材１６は、支持体金属箔付き複合金属層９と積層一体化して支持基板１７を形成するものであり、基材１６としては、一般的に配線板の絶縁層３として使用されるものを用いることができる。また、支持体金属箔付き複合金属層９と基材１６に加えて、金属箔１５を積層一体化してもよい。このような基材１６として、ガラスエポキシ、ガラスポリイミド等が挙げられる。支持基板１７は、支持体金属箔付き複合金属層９を用いて、配線板を製造する際に剛性を確保することによって、作業性を向上させること、およびハンドリング時の損傷を防いで歩留りを向上させるのを主な役割とするものである。このため、基材１６としては、ガラス繊維等の補強材を有するものが望ましく、例えば、ガラスエポキシ、ガラスポリイミド等のプリプレグを、支持体金属箔付き複合金属層９と重ねて、熱プレス等を用いて加熱・加圧して積層一体化することで形成できる。
　次に、図２（２）に示すように、支持体金属箔付き複合金属層９の金属層Ｂ１０と金属層Ａ１１との界面で、金属層Ｂ１０を物理的に剥離する。金属層Ｂ１０の表面には、積層時に基材１６の材料となるプリプレグ等からの樹脂粉等の異物が付着する場合がある。このため、この金属層Ｂ１０を用いて導体パターン２を形成する場合は、表面に付着した樹脂粉等の異物によって、導体パターン２に断線や短絡等の欠陥が生じることがあり、歩留りの低下に繋がる可能性がある。しかし、このように、金属層Ｂ１０を剥離し除去することにより、樹脂粉等の異物が付着していない金属層Ａ１１を使用して導体パターンを形成することができるので、回路欠陥の発生を抑制することができ、歩留りを改善することが可能になる。また、金属層Ｂ１０を物理的に剥離可能であるため、金属層Ｂ１０と金属層Ａ１１との界面の剥離強度を調整することで、剥離作業を容易に行うことができる。
　ここで、支持体金属箔付き複合金属層９は、金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面の剥離強度が、金属層Ｂ１０と金属層Ａ１１との界面の剥離強度よりも大きく形成されるのが望ましい。これにより、金属層Ｂ１０と金属層Ａ１１との界面で物理的に剥離する際に、金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面が同時に剥離するのを抑制することができる。剥離強度としては、加熱する前の初期において、金属層Ｂ１０と金属層Ａ１１との界面では２Ｎ／ｍ～５０Ｎ／ｍ、金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面では１０Ｎ／ｍ～７０Ｎ／ｍとし、金属層Ｂ１０と金属層Ａ１１との界面の剥離強度が、金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面の剥離強度よりも５Ｎ／ｍ～２０Ｎ／ｍ小さくなるようにすると、製造工程でのハンドリングで剥離することがなく、一方で剥離する際は容易であり、しかも金属層Ｂ１０を剥離する際に、金属層Ａ１１が同時に剥れるのを抑制することができるので作業性がよい。
　剥離強度の調整は、例えば、特許文献３及び４に示されるように、剥離層となる金属酸化物や合金めっき層を形成するためのめっき液組成や条件を調整することにより可能となる。
　次に、図２（３）に示すように、支持基板１７に残った金属層Ａ１１上にパターンめっき１８を行う。上述したように、金属層Ａ１１の表面（金属層Ｂ１０との界面）には、積層時に使用するプリプレグ等からの樹脂粉等の異物は付着しないので、これに起因する回路欠陥を抑制可能となる。パターンめっき１８は、金属層Ａ１１上に、めっきレジスト（図示しない。）を形成した後、電気めっきを用いて行うことができる。めっきレジストとしては、配線板の製造プロセスで用いられる感光性レジストを使用することができる。電気めっきとしては、配線板の製造プロセスで用いられる硫酸銅めっき等を用いることができる。
　次に、図３（４）に示すように、パターンめっき１８を含む金属層Ａ１１上に絶縁層３を積層して支持基板付き配線板２２を形成する。このとき、同時に導体層２０となる金属箔を積層してもよい。絶縁層３としては、一般的に配線板の絶縁層３として使用されるものを用いることができる。このような絶縁層３として、エポキシ系樹脂、ポリイミド系樹脂等が挙げられ、例えば、エポキシ系やポリイミド系の接着シート、ガラスエポキシやガラスポリイミド等のプリプレグを、熱プレス等を用いて加熱・加圧して積層一体化することで形成できる。導体層２０となる金属箔としては、配線板の製造で用いられる銅箔が望ましい。
　次に、図３（５）、（６）に示すように、層間接続孔２１を形成し、層間接続５や配線層６を形成してもよい。層間接続５は、例えば、いわゆるコンフォーマル工法を用いて層間接続孔２１を形成した後、この層間接続孔２１内をめっきすることで形成することができる。このめっきには、下地めっきとして薄付け無電解銅めっきを行った後、厚付けめっきとして無電解銅めっきや電気銅めっき、フィルドビアめっき等を用いることができる。エッチングする導体層２０の厚みを薄くして微細回路を形成し易くするためには、薄付けの下地めっきの後、めっきレジストを形成し、厚付けめっきを電気銅めっきやフィルドビアめっきで行うのが望ましい。配線層６は、例えば、層間接続孔２１へのめっきを行った後、エッチングによって不要部分の導体層２０を除去することにより形成することができる。
　次に、図４（７）、（８）および図５（９）、（１０）に示すように、配線層６や層間接続５の上に、さらに絶縁層３、導体層２０、パターンめっき１８を形成し、図３（５）、（６）のときと同様にして、所望の層数となるように、配線層６や層間接続５を形成することもできる。このようにして支持基板付き配線板２２を形成することで、支持基板１７が剛性を確保するため、作業性を向上させ、ハンドリング時の損傷を防いで歩留りを向上させることが可能になる。
　次に、図６（１１）、（１２）に示すように、配線層６を形成した後、必要に応じて所望の箇所にソルダーレジシスト４や保護めっき８を形成する。保護めっき８としては、配線板の接続端子の保護めっき８として用いられるニッケルめっきと金めっきが望ましい。
　次に、図７（１３）に示すように、必要に応じて再上層の配線層の所望の位置に、予備はんだ１９を形成してもよい。予備はんだ１９は、はんだペーストを印刷しリフローする方法などによって形成することができる。このように、支持基板付き配線板２２の状態で、予備はんだの形成を行うことで、配線板単独では、はんだリフロー時の加熱で反りや変形を生じやすい場合でも、反りや変形を抑制可能となり、実装時の歩留まりが向上する。また、予備はんだ１９を配線板側に設けることで、半導体素子７を実装する工程でのはんだ付与工程を省略することができ、工数低減が可能になる。
　次に、図７（１４）に示すように、半導体素子７の搭載（２５はバンプ）及び封止樹脂２３による封止を行い、支持基板付き半導体パッケージ２４を形成する。このように、支持基板付き配線板２２を用いて、支持基板１７を設けたまま半導体素子７の搭載や封止を行うことで、配線板が薄く剛性を有しない場合や、反り・変形を生じやすい場合でも、支持基板１７が剛性を確保し、反り・変形を抑制するので、実装歩留まりが改善する。
　次に、図８（１５）に示すように、支持基板付き半導体パッケージ２４において、支持体金属箔付き複合金属層９の金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面で、半導体パッケージ２６を金属層Ａ１１とともに支持基板１７から物理的に剥離して分離する。つまり、支持基板付き半導体パッケージ２４から、支持基板１７の金属層Ａ１１を半導体パッケージ２６側に残して、金属層Ａ１１と金属層Ｃ１２との間の剥離層１４とともに支持基板１７を剥離する。
　次に、図８（１６）に示すように、分離した半導体パッケージ２６の底面に残った金属層Ａ１１をエッチング等により除去して、前記パターンめっき１８を前記絶縁層３の表面に露出させ、導体パターン２を形成する。これにより、導体パターン２を形成する際に、導体パターン２の側面がエッチングによって侵食されないため、アンダーカットを生じないので、微細な導体パターン２を形成することができる。また、本発明で形成される導体パターン２は、絶縁層３に埋め込まれた状態となるため、導体パターン２の底面だけでなく、両側の側面も絶縁層３と密着しているため、微細回路であっても、十分な密着性を確保することができる。さらに、金属層Ａ１１として厚さ１μｍ～５μｍの極薄銅箔を用いた場合は、僅かなエッチング量でも金属層Ａ１１を除去することができるため、絶縁層３に埋め込まれ、絶縁層３から露出した導体パターン２の表面は平坦であり、接続信頼性を確保することができ、接続端子として用いられるのにも適している。
　以下、本発明を実施例によって具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
１．支持体金属箔付き複合金属層の製造
　支持体金属箔としては厚さ１８μｍの電解銅箔を用い、前処理として硫酸３０ｇ／Ｌにて酸洗浄を行い、次に光沢面の表面に剥離層を形成する（Ｎｉ３０ｇ／Ｌ、Ｍｏ３．０ｇ／Ｌ、クエン酸３０ｇ／Ｌ）の組成を持つ浴にて金属酸化物層を形成させる。なお金属酸化物量の調整は電流で行う。
　次に金属層であるが（硫酸銅２００ｇ／Ｌ、硫酸１００ｇ／Ｌ）の浴にて、電解めっきを行い５μｍまでめっきを施した。
　金属酸化物層及び金属層の形成を所定回数行った後、最上層にのみクロメート処理を行った。得られた支持体金属箔付き複合金属層の、金属層ごとの剥離強度を測定した。また、この支持体金属箔付き複合金属層を３００℃で５時間加熱し、層ごとに剥離強度を測定し、その変化率を求めた。なお、剥離強度の調整は、金属酸化物層の厚さで行った。剥離強度の測定結果を表１に示す。
　表１に示す支持体金属箔付き複合金属層Ａ及びＢは、具体的には以下の（実施例１）及び（実施例２）のようにして製造した。
（実施例１）
支持体金属箔付き複合金属層Ａの製造
（１）支持体金属箔として厚さ１８μｍの電解銅箔を用い、硫酸３０ｇ／Ｌに６０秒浸漬して酸洗浄後に流水で３０秒間水洗を行った。
（２）洗浄した電解銅箔を陰極とし、酸化イリジウムコーテイングを施したＴｉ極板を陽極として、硫酸ニッケル６水和物３０ｇ／Ｌ、モリブデン酸ナトリウム２水和物３．０ｇ／Ｌ、クエン酸３ナトリウム２水和物３０ｇ／Ｌ、ｐＨ６．０、液温度３０℃の浴にて電解銅箔の光沢面に電流密度２０Ａ／ｄｍ2で５秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層１を形成した。
（３）剥離層１を形成後の表面に、硫酸銅５水和物２００ｇ／Ｌ、硫酸１００ｇ／Ｌ、液温度４０℃の浴にて、酸化イリジウムコーテイングを施したＴｉ極板を陽極として、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層１を形成した。
（４）金属層１を形成後の表面に（２）と同様の浴を用いて、電流密度１０Ａ／ｄｍ2で１０秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層２を形成した。
（５）剥離層２を形成後の表面に（３）と同様の浴を用いて、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層２を形成した。
（６）金属層２を形成後の表面に（２）と同様の浴を用いて、電流密度５Ａ／ｄｍ2で２０秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層３を形成した。
（７）剥離層３を形成後の表面に（３）と同様の浴を用いて、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層３を形成した。
（８）金属層３を形成後の表面に（２）と同様の浴を用いて、電流密度２Ａ／ｄｍ2で５０秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層４を形成した。
（９）剥離層４を形成後の表面に（３）と同様の浴を用いて、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層４を形成した。
（１０）金属層４を形成後の表面に、硫酸銅５水和物１５０ｇ／L、硫酸１００ｇ／L、液温度３０℃に調整しためっき浴（限界電流密度１５Ａ／ｄｍ2）を用いて1電流密度３０Ａ／ｄｍ2で３秒間電解処理し、2電流密度５Ａ／ｄｍ2で８０秒間電解処理してコブ状の銅粒子からなる粗化層を形成した。
（１１）次に粗化層を形成後の表面に、重クロム酸ナトリウム２水和物３．５ｇ／Ｌ、ｐＨ４．０、液温度２８℃に調整した水溶液を用いて電流密度０．５Ａ／ｄｍ2で２．５秒間電解処理し、粗化層上にクロメート層を形成した。
（１２）クロメート層を形成した表面に、３－グリシドキシプロピルトリメトキシシラン０．１質量％の水溶液に浸漬後、直ちに８０℃で乾燥して、クロメート層上にシランカップリング剤処理層を形成した。
（実施例２）
支持体金属箔付き複合金属層Ｂの製造
（１）支持体金属箔として厚さ１８μｍの電解銅箔を用い、硫酸３０ｇ／Ｌに６０秒浸漬して酸洗浄後に流水で３０秒間水洗を行った。
（２）洗浄した電解銅箔を陰極とし、酸化イリジウムコーテイングを施したＴｉ極板を陽極として、硫酸ニッケル６水和物３０ｇ／Ｌ、モリブデン酸ナトリウム２水和物３．０ｇ／Ｌ、クエン酸３ナトリウム２水和物３０ｇ／Ｌ、ｐＨ６．０、液温度３０℃の浴にて電解銅箔の光沢面に電流密度２５Ａ／ｄｍ2で４秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層１を形成した。
（３）剥離層１を形成後の表面に、硫酸銅５水和物２００ｇ／Ｌ、硫酸１００ｇ／Ｌ、液温度４０℃の浴にて、酸化イリジウムコーテイングを施したＴｉ極板を陽極として、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層１を形成した。
（４）金属層１を形成後の表面に（２）と同様の浴を用いて、電流密度２０Ａ／ｄｍ2で５秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層２を形成した。
（５）剥離層２を形成後の表面に（３）と同様の浴を用いて、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層２を形成した。
（６）金属層２を形成後の表面に（２）と同様の浴を用いて、電流密度１０Ａ／ｄｍ2で１０秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層３を形成した。
（７）剥離層３を形成後の表面に（３）と同様の浴を用いて、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層３を形成した。
（８）金属層３を形成後の表面に（２）と同様の浴を用いて、電流密度２．５Ａ／ｄｍ2で４０秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層４を形成した。
（９）剥離層４を形成後の表面に（３）と同様の浴を用いて、電流密度４Ａ／ｄｍ2で３４０秒間電解めっきを行い厚さ５μｍの金属層４を形成した。
（１０）金属層４の表面に実施例１の（１０）から（１２）と同様の処理を施し、粗化層、クロメート層およびシランカップリング剤処理層を順次形成した。
２．剥離性の評価
　最上層表面を硫酸で洗浄、表面の水分を除去し、ポリイミド前駆体（宇部興産株式会社製商品名：Ｕ－ワニス－Ａ）を厚さ５０μｍで塗布し、予備乾燥後に３００℃で２時間キュアして、ポリイミドとした。ついで、この金属層付きポリイミドを下層の金属層から剥離した。さらに、この露出した金属層に同様にポリイミドを形成し、順次剥離を繰り返した。剥離性を目視で評価した結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
 初期の剥離強度：Ｎ／ｍ、剥離強度の変化率％
３．配線板の製造
（実施例３）
　まず、図１に示すように、支持体金属箔（または金属層Ｃという場合がある。）１２と剥離層１４と金属層Ａ１１と剥離層１３と金属層Ｂ１０とを、この順に下側から積層した支持体金属箔付き複合金属層９を準備した。この実施例では、表１の支持体金属箔付き複合金属層９と同様の条件で支持体金属箔付き複合金属層９を作製したが、金属層の数は、支持体金属箔（金属層Ｃ）１２と金属層Ａ１１と金属層Ｂ１０の３層である。各金属層の剥離強度は、表１の支持体金属箔付き複合金属層９の製造条件を参考にして調整した。金属層の剥離強度としては、加熱する前の初期において、金属層Ｂ１０と金属層Ａ１１との界面では２Ｎ／ｍ～５０Ｎ／ｍ、金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面では１０Ｎ／ｍ～７０Ｎ／ｍとし、金属層Ｂ１０と金属層Ａ１１との界面の剥離強度が、金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面の剥離強度よりも５Ｎ／ｍ～２０Ｎ／ｍ小さくなるようにした。
　以下の図２～図８では、図１と同様に、金属層Ｂ１０と金属層Ａ１１との間には剥離層１３を、金属層Ａ１１と金属層Ｃ１２との間に剥離層１４を設けているが、図示を省略する。次に、図２（１）に示すように、支持体金属箔付き複合金属層９の支持体金属箔（または金属層Ｃ）１２側と、基材１６となるガラスエポキシ製のプリプレグと、金属箔１５となる銅箔とを、熱プレスを用いて積層し、支持基板１７を形成した。
　次に、図２（２）に示すように、支持体金属箔付き複合金属層９の金属層Ｂ１０と金属層Ａ１１との界面で、金属層Ｂ１０を物理的に剥離した。金属層Ｂ１０の表面には、積層時に基材１６の材料となるプリプレグ等からの樹脂粉等の異物が付着していたが、金属層Ｂ１０を剥離し除去することにより、樹脂粉等の異物が付着していない金属層Ａ１１を準備することができた。
　次に、図２（３）に示すように、支持基板１７に残った金属層Ａ１１上に、感光性のめっきレジストを形成し、硫酸銅電気めっきを用いてパターンめっき１８を行った。
　次に、図３（４）に示すように、パターンめっき１８を含む金属層Ａ１１上に、エポキシ系の接着シートと銅箔とを熱プレスで積層して絶縁層３と導体層２０とを形成し、支持基板付き配線板２２を作製した。
　次に、図３（５）、（６）に示すように、コンフォーマル工法を用いて層間接続孔２１を形成した後、この層間接続孔２１内に薄付け無電解銅めっきを行った後、めっきレジストを形成してパターン電気銅めっきを行い、めっきレジスト剥離後にエッチングによって余分な箇所の導体層２０を除去することで、層間接続５と配線層６を形成した。
　次に、図４（７）、（８）および図５（９）、（１０）に示すように、配線層６や層間接続５の上に、さらに絶縁層３、導体層２０、パターンめっき１８を形成し、図３（５）、（６）のときと同様にして、所望の層数となるように、配線層６や層間接続５を形成した。
　次に、図６（１１）、（１２）に示すように、配線層６を形成した後、ソルダーレジシスト４と保護めっき８を形成した。保護めっき８としては、配線板の接続端子の保護めっき８として用いられるニッケルめっきと金めっきを用いた。
　次に、図７（１３）に示すように、再上層の配線層６の所定の位置に、予備はんだ１９を形成した。予備はんだ１９は、はんだペーストを印刷しリフローする方法によって形成した。
４．半導体パッケージの製造
（実施例４）
　次に、図７（１４）に示すように、半導体素子７の搭載及び封止樹脂２３による封止を行い、支持基板付き半導体パッケージ２４を形成した。
　次に、図８（１５）に示すように、支持基板付き半導体パッケージ２４において、支持体金属箔付き複合金属層９の金属層Ａ１１と支持体金属箔（または金属層Ｃ）１２との界面で、半導体パッケージ２６を金属層Ａ１１とともに支持基板１７から物理的に剥離して分離した。つまり、支持基板付き半導体パッケージ２４から、支持基板１７の金属層Ａ１１を半導体パッケージ２６側に残して、金属層Ａ１１と金属層Ｃ１２との間の剥離層１４とともに支持基板１７を剥離した。
　次に、図８（１６）に示すように、分離した半導体パッケージ２６の底面に残った金属層Ａ１１をエッチング等により除去して、前記パターンめっき１８を前記絶縁層３の表面に露出させ、導体パターン２を形成した。
２：導体パターン
３：絶縁層
４：ソルダーレジスト
５：層間接続
６：配線層
７：半導体素子
８：保護めっき
９：支持体金属箔付き複合金属層
１０：金属層Ｂ
１１：金属層Ａ
１２：支持体金属箔又は金属層Ｃ
１３：剥離層
１４：剥離層
１５：金属箔
１６：基材
１７：支持基板
１８：パターンめっき
１９：予備はんだ
２０：導体層
２１：層間接続孔
２２：支持基板付き配線板
２３：封止樹脂
２４：支持基板付き半導体パッケージ
２５：バンプ
２６：半導体パッケージ

Claims (8)

  1. 　支持体金属箔である最下層金属層と２層以上の金属層とからなる複数の金属層が、隣合った金属層間に剥離層を介して積層されてなる支持体金属箔付き複合金属層であって、最下層金属層と最上層の金属層との間に位置する各金属層Ａと、その上面の剥離層を介して隣接する金属層Ｂとの間の剥離強度が、金属層Ａと、その下面の剥離層を介して隣接する金属層Ｃとの間の剥離強度よりも小さいことを特徴とする支持体金属箔付き複合金属層。
  2. 　最下層金属層と最上層の金属層との間に位置する各金属層Ａと、その上面の剥離層を介して隣接する金属層とＢとの間の剥離強度が、金属層Ａと、その下面の剥離層を介して隣接する金属層Ｃとの間の剥離強度よりも、５Ｎ／ｍから２０Ｎ／ｍ小さいことを特徴とする請求項１に記載の支持体金属箔付き複合金属層。
  3. 　剥離層を介して隣接する２つの金属層間の剥離強度の３００℃で５時間加熱した前後の変化率が２５％以下であることを特徴とする請求項１または２に記載の支持体金属箔付き複合金属層。
  4. 　請求項１から３の何れかに記載の支持体金属箔付き複合金属層の最上層の金属層上にパターンめっきを行い（イ）、このパターンめっきを含む金属層上にポリイミド前駆体を塗布し（ロ）、予備乾燥とキュアを行ってポリイミドとした後（ハ）、この金属層付きポリイミドを前記最上層の下層の金属層から剥離し（ニ）、この金属層付きポリイミドに残った金属層を除去して前記パターンめっきをポリイミドから露出させ、導体パターンを形成し（ホ）、前記金属層付きポリイミドを剥離した後に残った支持体金属箔付き複合金属層の最上層表面に対して、上記（イ）から（ホ）を順次繰り返し、複数枚の配線板を形成することを特徴とする配線板の製造方法。
  5. 　請求項１から３の何れかに記載の支持体金属箔付き複合金属層であって、支持体金属箔である金属層Ｃ、金属層Ｃに剥離層を介して隣接する金属層Ａ、及び、金属層Ａに剥離層を介して隣接する金属層Ｂを有する支持体金属箔付き複合金属層の支持体金属箔側と基材とを積層して支持基板を形成する工程と、金属層Ｂと金属層Ａとの間の剥離層とともに、前記金属層Ａの表面から金属層Ｂを剥離する工程と、前記支持基板に残った金属層Ａ上にパターンめっきを行う工程と、前記パターンめっきを含む金属層Ａ上に絶縁層と配線層を形成して、支持基板付き配線板を形成する工程と、を有する配線板の製造方法。
  6. 　請求項５に記載の配線板の製造方法において、支持基板付き配線板を形成する工程の後、さらに最上層の配線層に予備はんだを形成する工程を有することを特徴とする配線板の製造方法。
  7. 　請求項５または６に記載の配線板の製造方法によって製造された支持基板付き配線板。
  8. 　請求項５または６に記載の配線板の製造方法によって製造された支持基板付き配線板に半導体素子を搭載し封止して、支持基板付き半導体パッケージを形成する工程と、前記支持基板付き半導体パッケージから、支持基板の金属層Ａを半導体パッケージ側に残して、金属層Ａと金属層Ｃとの間の剥離層とともに支持基板を剥離する工程と、前記半導体パッケージ側に残った金属層Ａを除去してパターンめっきを絶縁層の表面に露出させ、導体パターンを形成する工程と、を有する半導体パッケージの製造方法。
PCT/JP2011/057556 2010-03-30 2011-03-28 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法 WO2011122532A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020127020047A KR101423852B1 (ko) 2010-03-30 2011-03-28 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-077334 2010-03-30
JP2010077334 2010-03-30
JP2010198620A JP5473838B2 (ja) 2010-03-30 2010-09-06 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP2010-198620 2010-09-06

Publications (1)

Publication Number Publication Date
WO2011122532A1 true WO2011122532A1 (ja) 2011-10-06

Family

ID=44712228

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057556 WO2011122532A1 (ja) 2010-03-30 2011-03-28 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法

Country Status (4)

Country Link
JP (1) JP5473838B2 (ja)
KR (1) KR101423852B1 (ja)
TW (1) TWI516178B (ja)
WO (1) WO2011122532A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073068A (ja) * 2013-10-01 2015-04-16 旭徳科技股▲ふん▼有限公司 パッケージキャリア
JP2017011118A (ja) * 2015-06-23 2017-01-12 日立化成株式会社 基板製造用キャリア部材及び基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672524B2 (ja) * 2010-07-02 2015-02-18 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP5903920B2 (ja) * 2012-02-16 2016-04-13 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
WO2015076372A1 (ja) * 2013-11-22 2015-05-28 三井金属鉱業株式会社 埋設回路を備えるプリント配線板の製造方法及びその製造方法で得られるプリント配線板
JP6880661B2 (ja) * 2016-11-04 2021-06-02 昭和電工マテリアルズ株式会社 半導体用仮固定材及びそれを用いた半導体装置の製造方法。
US20230420270A1 (en) * 2020-11-11 2023-12-28 Mitsui Mining & Smelting Co., Ltd. Method for producing wiring board
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113591A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
JP2005260058A (ja) * 2004-03-12 2005-09-22 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
WO2007135972A1 (ja) * 2006-05-19 2007-11-29 Mitsui Mining & Smelting Co., Ltd. キャリアシート付銅箔、キャリアシート付銅箔の製造方法、キャリアシート付表面処理銅箔及びそのキャリアシート付表面処理銅箔を用いた銅張積層板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113591A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
JPH0955575A (ja) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc 積層体
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
JP2005260058A (ja) * 2004-03-12 2005-09-22 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
WO2007135972A1 (ja) * 2006-05-19 2007-11-29 Mitsui Mining & Smelting Co., Ltd. キャリアシート付銅箔、キャリアシート付銅箔の製造方法、キャリアシート付表面処理銅箔及びそのキャリアシート付表面処理銅箔を用いた銅張積層板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015073068A (ja) * 2013-10-01 2015-04-16 旭徳科技股▲ふん▼有限公司 パッケージキャリア
US9433099B2 (en) 2013-10-01 2016-08-30 Subtron Technology Co., Ltd. Package carrier
JP2017011118A (ja) * 2015-06-23 2017-01-12 日立化成株式会社 基板製造用キャリア部材及び基板の製造方法

Also Published As

Publication number Publication date
TW201212743A (en) 2012-03-16
TWI516178B (zh) 2016-01-01
JP2011228613A (ja) 2011-11-10
KR101423852B1 (ko) 2014-07-25
JP5473838B2 (ja) 2014-04-16
KR20120115351A (ko) 2012-10-17

Similar Documents

Publication Publication Date Title
JP5473838B2 (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JP6377660B2 (ja) 多層プリント配線板の製造方法
JP5896200B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI539875B (zh) An electronic circuit and an electrolytic copper foil or rolled copper foil using a method of forming such electronic circuits
JP5859155B1 (ja) 複合金属箔及びその製造方法並びにプリント配線板
JP5830635B1 (ja) キャリア付き極薄銅箔、並びにこれを用いて作製された銅張積層板、プリント配線基板及びコアレス基板
JP5604585B2 (ja) 多層プリント配線板の製造方法
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
TW201822606A (zh) 複合金屬箔、使用該複合金屬箔的覆銅層疊板及該覆銅層疊板的製造方法
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
TW201246414A (en) Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package
WO2012039285A1 (ja) プリント配線板用銅箔の製造方法及びプリント配線板用銅箔
JP2006135036A (ja) キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
TWI593830B (zh) With a carrier of ultra-thin copper foil, copper-clad laminate and coreless substrate
WO2010018790A1 (ja) マルチ導通部を有する多層積層回路基板
JP5672524B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2012132578A1 (ja) 銅キャリア付銅箔、その製造方法、電子回路用銅箔、その製造方法及び電子回路の形成方法
JP5716948B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2012132572A1 (ja) 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
WO2010021278A1 (ja) 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板
JP2014072326A (ja) 半導体素子搭載用パッケージ基板及びその製造方法
KR20230072143A (ko) 코어리스 기판 지지체
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11762756

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127020047

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11762756

Country of ref document: EP

Kind code of ref document: A1