JP2014072326A - 半導体素子搭載用パッケージ基板及びその製造方法 - Google Patents

Abstract

【課題】樹脂粉の付着を抑制することにより歩留まり向上が可能であり、アンダーカットが生じない埋め込み回路を形成することにより微細で密着力があり、表面が絶縁層に対して平坦な外層回路が形成可能であり、また、立体回路によってバンプや金属ポスト等の種々の金属構成を形成可能で、しかもソルダーレジストの形成が可能な半導体素子搭載用パッケージ基板及びその製造方法を提供する。
【解決手段】絶縁層と、この絶縁層の表面に埋め込まれた埋め込み回路と、前記絶縁層上又は前記埋め込み回路上に配置されたソルダーレジストと、前記埋め込み回路上に配置された金属ポストと、を有し、前記金属ポストが埋め込み回路と無電解めっきと電気めっきとを、この順番に有する半導体素子搭載用パッケージ基板及びその製造方法。
【選択図】図９

Description

本発明は、高密度化が可能な半導体素子搭載用パッケージ基板及びその製造方法に関する。

電子部品の小型化や高密度化に伴い、システム化された半導体素子搭載用パッケージ基板（以下、「パッケージ基板」ということがある。）が求められている。ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）に代表されるＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）では、近年、一つのパッケージ基板に半導体素子を複数積み重ねたパッケージが主流となってきている。これに伴い、ＰｏＰ用のパッケージ基板では、半導体素子との接続端子を高密度に配置する必要が生じ、外層回路の微細化が要求されている。

微細な外層回路を形成する方法としては、厚さが２μｍ程度の薄い銅箔を備えた絶縁基材に層間接続孔を設け、薄い銅箔上及び層間接続孔内に厚さ０．１μｍ程度の薄付け無電解銅めっきを行い、その上にめっきレジストを形成して外層回路となる部分をパターン電気めっきで厚付けした後、めっきレジストを除去し、全面をエッチングすることによって、パターン電気めっきしていない部分のみ（即ち、導体の薄い部分のみ）を除去して外層回路を形成する方法がある（特許文献１）。

また、物理的に剥離可能なキャリア銅箔付き極薄銅箔（厚さ１〜５μｍ）のキャリア銅箔面に絶縁樹脂を設けて支持基板を形成し、この支持基板の極薄銅箔上にパターン銅めっきにより外層回路となる導体パターンを形成し、その上に絶縁樹脂や層間接続を形成した積層体を作製した後、キャリア銅箔を含む支持基板を物理的に剥離し、さらに極薄銅箔をエッチングにより除去することで微細な外層回路を形成する方法がある（特許文献２）。

また、上記特許文献２のようにして、支持基板上に積層体を形成し、積層体と支持基板を分離した後、表面の極薄銅箔をエッチングで除去する前に、表面の極薄銅箔上にパターン銅めっきにより所望のパターンを厚付けし、その後、極薄銅箔をエッチング除去することにより、埋め込み回路と立体回路を形成する方法がある（特許文献３）。

特開２００４−１４０１７６号公報 特開２００５−１０１１３７号公報 特開２０１２−０９４８４０号公報

しかしながら、特許文献１の方法では、パターン電気銅めっきの給電層として、絶縁基材上に設けられた薄い銅箔と薄付け無電解銅めっきとを用いるため、パターン電気めっき後に全面をエッチングする際には、給電層（薄い銅箔と薄付け無電解銅めっきとを合わせた層）の厚さ分のエッチングが必要になる。このエッチングによって給電層を除去する際に、アンダーカットが生じる傾向がある。このため、形成される外層回路と絶縁基材との実質的な密着幅が減少し、例えばライン／スペースが１５μｍ／１５μｍ以下レベルの微細な外層回路の形成は難しい問題があった。

また、特許文献２の方法では、キャリア銅箔付きの極薄銅箔（厚さ１〜５μｍ）面に絶縁樹脂を積層して支持基板を形成する際、支持基板の表面側に露出した極薄銅箔の表面に絶縁樹脂の樹脂粉が付着することがあり、この極薄銅箔に付着した樹脂粉が、極薄銅箔を加工して微細な外層回路を形成する際に、歩留まり低下の要因になる可能性がある。

また、特許文献３の方法は、立体回路を形成した後でソルダーレジストを形成することになるため、立体回路の高さが高い場合には、ソルダーレジストの塗布厚が回路の厚みの影響を受けてばらつき、ソルダーレジストパターンの寸法や位置精度が低下する問題がある。特に、立体回路が、ＰｏＰのボトム基板において、半導体素子を収納するためのいわゆる金属ポストとして用いられる場合は、回路高さが数１００μｍ程度に及ぶものがあり、このような高い立体回路を有するパッケージ基板では、ソルダーレジストの形成そのものが困難であるという問題がある。なお、ここで金属ポストとは、柱状の電極として形成される立体回路のことをいい、例えば、ボトム基板上において、トップ基板との間に半導体素子を収納できる程度の高さに形成され、ボトム基板とトップ基板とを電気的に接続することができる。

また、半導体素子とパッケージ基板の接続端子との電気的接続は、フリップチップ接続やワイヤーボンディング接続が用いられるが、接続端子が微細になるほど接続信頼性に対する表面凹凸（絶縁層と接続端子との段差）の影響が増大する傾向がある。このため、接続端子となる外層回路と絶縁層との平坦化が要求されている。一方で、搭載する半導体素子との接続形態によっては、バンプや金属ポスト等の形成が要求される場合もある。

本発明は、上記問題点に鑑みなされたものであり、樹脂粉の付着を抑制することにより歩留まり向上が可能であり、アンダーカットが生じない埋め込み回路を形成することにより微細で密着力があり、表面が絶縁層に対して平坦な外層回路が形成可能であり、また、立体回路によってバンプや金属ポスト等の種々の金属構成を形成可能で、しかもソルダーレジストの形成が可能な半導体素子搭載用パッケージ基板及びその製造方法を提供する。

本発明は、以下のものに関する。
１． 絶縁層と、この絶縁層の表面に埋め込まれた埋め込み回路と、前記絶縁層上又は前記埋め込み回路上に配置されたソルダーレジストと、前記埋め込み回路上に配置された金属ポストと、を有し、前記金属ポストが埋め込み回路と無電解めっきと電気めっきとを、この順番に有する半導体素子搭載用パッケージ基板。
２． 項１において、無電解めっき上に電気めっきが２層以上連続して配置される半導体素子搭載用パッケージ基板。
３． 項１又は２において、金属ポストを配置した領域の周囲に、前記金属ポスト形成のための給電回路である埋め込み回路を配置した半導体素子搭載用パッケージ基板。
４． 項１から３の何れかの半導体素子搭載用パッケージ基板の製造方法であって、絶縁層の表面に埋め込まれた埋め込み回路と、前記絶縁層及び埋め込み回路の上に配置された金属箔とを有する金属箔付き埋め込み回路基板を形成する工程と、前記絶縁層及び埋め込み回路の上に配置された銅箔をエッチング除去する工程と、前記絶縁層上又は前記埋め込み回路上にソルダーレジストパターンを形成する工程と、前記埋め込み回路上及びソルダーレジスト上に無電解めっきを形成する工程と、前記無電解めっきを給電層として、パターン電気めっきにより金属ポストを形成する工程と、を有する半導体素子搭載用パッケージ基板の製造方法。
５． 項４において、埋め込み回路上及びソルダーレジスト上に無電解めっきを形成する工程の際、前記無電解めっきの上にパネル電気めっきを形成する半導体素子搭載用パッケージ基板の製造方法。

本発明によれば、樹脂粉の付着を抑制することにより歩留まり向上が可能であり、アンダーカットが生じない埋め込み回路を形成することにより微細で密着力があり、表面が絶縁層に対して平坦な外層回路が形成可能であり、また、立体回路によってバンプや金属ポスト等の種々の金属構成を形成可能で、しかもソルダーレジストの形成が可能な半導体素子搭載用パッケージ基板及びその製造方法を提供することができる。

本発明に用いる多層金属箔の断面図である。 本発明のパッケージ基板の製造方法の一部を表すフロー図である。 本発明のパッケージ基板の製造方法の一部を表すフロー図である。 本発明のパッケージ基板の製造方法の一部を表すフロー図である。 本発明のパッケージ基板の製造方法の一部を表すフロー図である。 本発明のパッケージ基板の製造方法の一部を表すフロー図である。 本発明のパッケージ基板の製造方法の一部を表すフロー図である。 本発明のパッケージ基板の製造方法の一部を表すフロー図である。 本発明のパッケージ基板の製造方法を用いて作製した半導体パッケージの 断面図である。

本発明の半導体素子搭載用パッケージ基板（以下、「パッケージ基板」ということがある。）の一例について、図９を用いて以下に説明する。

本発明のパッケージ基板の一例としては、図８（１７）に示すように、絶縁層３と、この絶縁層３の表面に埋め込まれた埋め込み回路２と、前記絶縁層３上又は前記埋め込み回路２上に配置されたソルダーレジスト４と、前記埋め込み回路２上に配置された金属ポスト２４と、を有し、前記金属ポスト２４が埋め込み回路２と無電解めっき３２と電気めっき２３とを、この順番に有するパッケージ基板１が挙げられる。

この本発明のパッケージ基板によれば、アンダーカットが生じない埋め込み回路２を形成することにより微細で密着力があり、表面が絶縁層３に対して平坦な外層回路が形成可能になる。また、金属ポスト２４を有することにより、トップ基板３３との間に半導体素子２７を収容することができるので、キャビティ構造を形成しなくても、ＰｏＰのボトム基板を形成できる。また、金属ポスト２４が、埋め込み回路２と無電解めっき３２と電気めっき２３とを、この順番に有することにより、埋め込み回路２上にソルダーレジスト４を形成した後に、無電解めっき３２で給電層を形成し、電気めっき２３で厚付けして立体回路である金属ポスト２４を形成するという工程を用いることができるので、ソルダーレジスト４と金属ポスト２４の両方を形成することが可能になる。また、ソルダーレジスト４を有することにより、半導体素子２７を搭載する場合に、はんだ２６のブリッジを抑制することができ、微細ピッチのはんだ接合に対応できる。

無電解めっき３２上に電気めっきが２層以上連続して配置されるのが望ましい。これにより、埋め込み回路上にソルダーレジスト４を形成した後に、無電解めっき＋パネル電気めっき３２の両者で給電層を形成し、その後、パターン電気めっき２３で厚付けして立体回路である金属ポスト２４を形成するという工程を用いることができるので、金属ポスト２４を形成するために、給電回路３０で囲まれた領域が、例えば縦１０ｍｍ、横１０ｍｍ以上の大きさであっても、給電回路３０からの給電が可能になる。ここで、給電回路３０とは、埋め込み回路２上に電気めっきを行うために電流を供給するための回路であり、本実施の形態においては、埋め込み回路２により形成される。給電回路３０は、例えば、パッケージ基板のワークサイズのパネル内に、格子状に設けられ、それぞれの格子の中に製品となる領域が配置される。これにより、電気めっきで立体回路２４が形成される製品となる領域の周囲から、給電回路３０より、電気めっきのための給電を行うことができる。

金属ポスト２４を配置した領域の周囲に、金属ポスト２４形成のための給電回路３０である埋め込み回路２を配置するのが望ましい。これにより、金属ポスト２４をパターン電気めっきで形成する際の給電を行うのが有利となる。

次に、本発明のパッケージ基板の製造方法の一例について、図１〜図８を用いて以下に説明する。

まず、図１に示すように、第１キャリア金属箔１０と第２キャリア金属箔１１とベース金属箔１２とをこの順に積層して形成した多層金属箔９を準備する。

第１キャリア金属箔１０は、第２キャリア金属箔１１の表面（第１キャリア金属箔１０側の表面）を保護するためのものであり、第２キャリア金属箔１１との間で物理的に剥離可能とされる。第２キャリア金属箔１１の表面を保護できれば、特に材質や厚みは問わないが、汎用性や取り扱い性の点で、材質としては銅箔やアルミニウム箔が好ましく、厚みとしては１〜３５μｍが好ましい。また、第１キャリア金属箔１０と第２キャリア金属箔１１との間には、これらの金属箔１０、１１の間での剥離強度を安定化するための剥離層１３を設けるのが好ましく、剥離層１３としては、絶縁樹脂と積層する際の加熱・加圧を複数回行っても剥離強度が安定化しているものが好ましい。このような剥離層１３としては、特開２００３−１８１９７０号公報に開示された金属酸化物層と有機剤層を形成したものや、特開２００３−０９４５５３号公報に開示されたＣｕ−Ｎｉ−Ｍｏ合金からなるもの、再公表特許ＷＯ２００６／０１３７３５号公報に示されたＮｉ及びＷの金属酸化物又はＮｉ及びＭｏの金属酸化物を含有するものが挙げられる。なお、この剥離層１３は、第１キャリア金属箔１０を第２キャリア金属箔１１との間で物理的に剥離する際には、第１キャリア金属箔１０側に付着した状態で剥離し、第２キャリア金属箔１１の表面には残留しないものが望ましい。

第２キャリア金属箔１１は、第１キャリア金属箔１０を剥離した後の表面に第１のパターンめっき１８を行うために電流を供給するシード層となるものであり、第１キャリア金属箔１０との間およびベース金属箔１２との間で物理的に剥離可能とされる。ベース金属箔１２とともに給電層として機能すればよく、特に材質や厚みは問わないが、汎用性や取り扱い性の点で、材質としては銅箔やアルミニウム箔が好ましく、厚みとしては１から１８μｍのものを使用できる。ただ、後述するように外層回路２を形成する際（図７（１４）、図８（１４）、図１０（１３））にはエッチングで除去されるので、エッチング量のばらつきを極力低減して高精度な微細回路を形成するためには１〜５μｍの極薄金属箔が好ましい。また、第１キャリア金属箔１０との間およびベース金属箔１２との間には、これらの金属箔１０、１２との間での剥離強度を安定化するため、上述したような剥離層１３、１４を設けるのが好ましい。なお、この剥離層１４は、第２キャリア金属箔１１とベース金属箔１２とが一体となってシード層として作用するようにするため、導電性を有するものが望ましい。また、剥離層１４は、第２キャリア金属箔１１とベース金属箔１２との間で物理的に剥離する際には、ベース金属箔１２側に移行するのが望ましい。これにより、ベース金属箔１２を剥離した後の積層体２２側には、第２キャリア金属箔１１の表面が露出するので、後工程で行う第２キャリア金属箔１１のエッチングが、剥離層１４によって阻害されることがない。

ベース金属箔１２は、多層金属箔９を基材１６と積層してコア基板１７を作製する際に、基材１６と積層される側に位置するものであり、第２キャリア金属箔１１との間で物理的に剥離可能とされる。基材１６と積層される際に、基材１６との接着性を有していれば特に材質や厚みは問わないが、汎用性や取り扱い性の点で、材質としては銅箔やアルミニウム箔が好ましく、厚みとしては９〜７０μｍが好ましい。また、第２キャリア金属箔１１との間には、この金属箔１１との間での剥離強度を安定化するため、上述したような剥離層１４を設けるのが好ましい。

多層金属箔９としては、３層以上の金属箔（例えば、上述したように、第１キャリア金属箔１０と第２キャリア金属箔１１とベース金属箔１２）を有する多層金属箔９であって、少なくとも２箇所の間（例えば、上述したように、第１キャリア金属箔１０と第２キャリア金属箔１１との間および第２キャリア金属箔１１とベース金属箔１２との間）が物理的に剥離可能なものを用いる。多層金属箔９のベース金属箔１２側に基材１６を積層してコア基板１７を形成する工程の際には、第１キャリア金属箔１０の表面に樹脂粉等の異物が付着することがあるが、このような異物が付着したとしても、第１キャリア金属箔１０を第２キャリア金属箔１１との間で物理的に剥離することで、樹脂粉等の異物の影響のない第２キャリア金属箔１１の表面が形成されるので、高品質な金属箔表面を確保することができる。したがって、第２キャリア金属箔１１をシード層として使用して第１のパターンめっき１８を行う場合にも、欠陥の発生を抑制することができるので、歩留りの向上を図ることが可能になる。

次に、図２（１）に示すように、多層金属箔９のベース金属箔１２側と基材１６とを積層してコア基板１７を形成する。基材１６は、多層金属箔９と積層一体化してコア基板１７を形成するものであり、基材１６としては、一般的に半導体素子搭載用パッケージ基板１の絶縁層３として使用されるものを用いることができる。このような基材１６として、ガラスエポキシ、ガラスポリイミド等が挙げられる。コア基板１７は、多層金属箔９を用いて、パッケージ基板１を製造する際に支持基板となるものであり、剛性を確保することによって、作業性を向上させること、およびハンドリング時の損傷を防いで歩留りを向上させるのを主な役割とするものである。このため、基材１６としては、ガラス繊維等の補強材を有するものが望ましく、例えば、ガラスエポキシ、ガラスポリイミド等のプリプレグを、多層金属箔９と重ねて、熱プレス等を用いて加熱・加圧して積層一体化することで形成できる。基材１６の両側（図２（１）の上下両側）に多層金属箔９を積層し、この後の工程を行うことで、１回の工程で２つのパッケージ基板１を製造する工程を進めることができるので、工数低減を図ることができる。また、コア基板１７の両側に対称な構成の積層板を構成できるので、反りを抑制することができ、作業性や製造設備への引っ掛かり等による損傷も抑制できる。

次に、図２（２）に示すように、多層金属箔９の第１キャリア金属箔１０と第２キャリア金属箔１１との間で、第１キャリア金属箔を物理的に剥離する。第１キャリア金属箔１０の表面には、積層時に基材１６の材料となるプリプレグ等からの樹脂粉等の異物が付着する場合がある。このため、この第１キャリア金属箔１０を用いて回路を形成する場合は、表面に付着した樹脂粉等の異物によって、回路に断線や短絡等の欠陥が生じることがあり、歩留りの低下に繋がる可能性がある。しかし、このように、第１キャリア金属箔１０を剥離し除去することにより、樹脂粉等の異物が付着していない第２キャリア金属箔１１を使用して回路を形成することができるので、回路欠陥の発生を抑制することができ、歩留りを改善することが可能になる。また、第１キャリア金属箔１０を物理的に剥離可能であるため、第１キャリア金属箔１０と第２キャリア金属箔１１との間の剥離強度を調整することで、剥離作業を容易に行うことができる。このとき、多層金属箔９の第１キャリア金属箔１０と第２キャリア金属箔１１との間の剥離層１３は、第１キャリア金属箔１０側に移行するのが望ましい。これにより、第１キャリア金属箔１０を剥離した後の第２キャリア金属箔１１側には、第２キャリア金属箔１１の表面が露出するので、後工程で行う第２キャリア金属箔１１上へのめっきレジスト形成や第１のパターンめっき１８の形成が、剥離層１３によって阻害されることがない。

ここで、多層金属箔９は、第２キャリア金属箔１１とベース金属箔１２との間の剥離強度が、第１キャリア金属箔１０と第２キャリア金属箔１１との間の剥離強度よりも大きく形成された多層金属箔９であるのが望ましい。これにより、第１キャリア金属箔１０と第２キャリア金属箔１１との間で物理的に剥離する際に、第２キャリア金属箔１１とベース金属箔１２との間が同時に剥離するのを抑制することができる。剥離強度としては、加熱・加圧する前（基材１６となるプリプレグを積層してコア基板１７を形成する前）の初期において、第１キャリア金属箔１０と第２キャリア金属箔１１との間では２Ｎ／ｍ〜５０Ｎ／ｍ、第２キャリア金属箔１１とベース金属箔１２との間では１０Ｎ／ｍ〜７０Ｎ／ｍとし、第１キャリア金属箔１０と第２キャリア金属箔１１との間の剥離強度が、第２キャリア金属箔１１とベース金属箔１２との間の剥離強度よりも５Ｎ／ｍ〜２０Ｎ／ｍ小さく、加熱・加圧した後（基材１６となるプリプレグを積層してコア基板１７を形成した後）の剥離強度の変化率が、初期に対して２０％程度以下になるようにすると、製造工程でのハンドリングで剥離することがなく、一方で加熱・加圧した後でも剥離する際は容易であり、しかも第１キャリア金属箔１０を剥離する際に、第２キャリア金属箔１１が同時に剥れるのを抑制することができるので作業性がよい。

剥離強度の調整は、例えば、特開２００３−１８１９７０号公報や特開２００３−０９４５５３号公報、再公表特許ＷＯ２００６／０１３７３５号公報に示されるように、剥離層の下地となる第２キャリア金属箔１１の表面（第１キャリア金属箔１０側の表面）の粗さを調整したり、剥離層となる金属酸化物や合金めっき層を形成するためのめっき液組成や条件を調整することにより可能となる。

次に、図２（３）に示すように、コア基板１７に残った第２キャリア金属箔１１上に第１のパターンめっき１８を行う。上述したように、第２キャリア金属箔１１の表面（第１キャリア金属箔１０側の表面）には、積層時に使用するプリプレグ等からの樹脂粉等の異物は付着しないので、これに起因する回路欠陥を抑制可能となる。第１のパターンめっき１８は、第２キャリア金属箔１１上に、めっきレジスト（図示しない。）を形成した後、電気めっきを用いて行うことができる。めっきレジストとしては、一般的なパッケージ基板の製造プロセスで用いられる感光性レジストを使用することができる。電気めっきとしては、一般的なパッケージ基板の製造プロセスで用いられる硫酸銅めっきを用いることができる。

多層金属箔９は、平均粗さ（Ｒａ）が０．３μｍ〜１．２μｍの凹凸を予め設けた第２キャリア金属箔１１の表面に、剥離層１３を介して第１キャリア金属箔１０が積層された多層金属箔９であるのが望ましい。これにより、第１キャリア金属箔１０を剥離層１３とともに物理的に剥離した後の第２キャリア金属箔１１の表面は、予め設けた平均粗さ（Ｒａ）が０．３μｍ〜１．２μｍの凹凸を有する。このため、第２キャリア金属箔１１の表面（第１キャリア金属箔１０側の表面）に、第１のパターンめっき１８用のめっきレジストを形成する際に、めっきレジストの密着や解像性を向上させることができ、高密度回路の形成に有利となる。また、第２キャリア金属箔１１の表面に予め凹凸を設けておくことで、第１キャリア金属箔１０を剥離した後に、第２キャリア金属箔１１の表面に粗面化処理を行う必要がないため、工数の低減を図ることができる。

第２キャリア金属箔１１の表面に設ける凹凸の表面粗さは、平均粗さ（Ｒａ）が０．３〜１．２μｍであるのが、めっきレジストの密着や解像性を改善しつつ、第１のパターンめっき１８後の剥離性を確保できる点で望ましい。平均粗さ（Ｒａ）が０．３μｍ未満の場合、めっきレジストの密着不足が生じる傾向があり、平均粗さ（Ｒａ）が１．２μｍを超える場合、めっきレジストが追従し難くなりやはり密着不足が生じる傾向がある。さらに、めっきレジストのライン／スペースが１５μｍ／１５μｍよりも微細になる場合には、平均粗さ（Ｒａ）が０．５μｍ〜０．９μｍであるのが望ましい。ここで、平均粗さ（Ｒａ）とは、ＪＩＳ Ｂ ０６０１（２００１）で規定される平均粗さ（Ｒａ）であり、触針式表面粗さ計などを用いて測定することが可能である。なお、平均粗さ（Ｒａ）の調整は、第２キャリア金属箔１１が銅箔であれば、第２キャリア金属箔１１としての銅箔を形成する際の電気銅めっきの組成（添加剤等を含む）や条件（電流密度や時間等）を調整することで可能となる。

次に、図３（４）に示すように、第１のパターンめっき１８を含む第２キャリア金属箔１１上に絶縁層３を積層して積層体２２を形成する。絶縁層３としては、一般的にパッケージ基板１の絶縁層３として使用されるものを用いることができる。このような絶縁層３として、エポキシ系樹脂、ポリイミド系樹脂等が挙げられ、例えば、エポキシ系やポリイミド系の接着シート、ガラスエポキシやガラスポリイミド等のプリプレグを、熱プレス等を用いて加熱・加圧して積層一体化することで形成できる。ここで、積層体２２とは、このように積層一体化した状態のもののうち、第１のパターンめっき１８を含む第２キャリア金属箔１１上に積層されたものをいう。絶縁層３となるこれらの樹脂の上に、さらに導体層２０となる金属箔とを重ねて同時に加熱・加圧して積層一体化した場合は、この導体層２０も含む。また、後述するように、導体層２０により内層回路６を形成したり、導体層２０を接続する層間接続５を形成した場合は、これらの内層回路６や層間接続５も含む。

次に、図３（５）、（６）に示すように、層間接続孔２１を形成し、層間接続５や内層回路６を形成してもよい。層間接続５は、例えば、いわゆるコンフォーマル工法を用いて層間接続孔２１を形成した後、この層間接続孔２１内をめっきすることで形成することができる。このめっきには、下地めっきとして薄付け無電解銅めっきを行った後、厚付けめっきとして無電解銅めっきや電気銅めっき、フィルドビアめっき等を用いることができる。エッチングする導体層２０の厚みを薄くして微細回路を形成し易くするためには、薄付けの下地めっきの後、めっきレジストを形成し、厚付けめっきを電気銅めっきやフィルドビアめっきで行うのが望ましい。内層回路６は、例えば、層間接続孔２１へのめっきを行った後、エッチングによって不要部分の導体層２０を除去することにより形成することができる。

次に、図４（７）、（８）および図５（９）、（１０）に示すように、内層回路６や層間接続５の上に、さらに絶縁層３と導体層２０を形成し、図３（５）、（６）のときと同様にして、所望の層数となるように、内層回路６や外層回路２、７、層間接続５を形成することもできる。

次に、図６（１１）に示すように、多層金属箔９の第２キャリア金属箔１１とベース金属箔１２との間で、積層体２２を第２キャリア金属箔１１とともにコア基板１７から物理的に剥離して分離する。このとき、多層金属箔９の第２キャリア金属箔１１とベース金属箔１２との間の剥離層１４は、ベース金属箔１２側に移行するのが望ましい。これにより、ベース金属箔１２を剥離した後の積層体２２側には、第２キャリア金属箔１１の表面が露出するので、後工程で行う第２キャリア金属箔１１のエッチングが、剥離層１４によって阻害されることがない。

次に、図７（１２）〜（１４）に示すように、分離した積層体２２の第２キャリア金属箔１１をエッチング等により除去して、第１のパターンめっき１８を絶縁層３の表面に露出させる。なお、図７（１２）〜（１４）は、図６（１１）のように分離した積層体２２のうち、下側の部分のみを表している。これにより、外層回路２を形成する際に、外層回路２の側面がエッチングによって侵食されないため、アンダーカットを生じないので、微細な外層回路２を形成することができる。また、本発明で形成される外層回路２は、絶縁層３に埋め込まれた状態となるため、外層回路２の底面だけでなく、両側の側面も絶縁層３と密着しているため、微細回路であっても、十分な密着性を確保することができる。また、第２キャリア金属箔１１として厚さ１μｍ〜５μｍの極薄銅箔を用いた場合は、僅かなエッチング量でも第２キャリア金属箔１１を除去することができるため、絶縁層３に埋め込まれ、絶縁層３から露出した外層回路２の表面は平坦であり、ワイワーボンディングやフリップチップ接続の際の接続信頼性を確保することができ、半導体素子との接続端子として用いられるのに適している。また、半導体素子との接続端子を、層間接続５と平面視において重なる位置の外層回路２に設けることが可能であるため、半導体素子との接続端子を層間接続５の直上または直下に設けることが可能であり、小型化・高密度化にも対応が可能である。

次に、図７（１４）に示すように、必要に応じてソルダーレジスト４や保護めっき（図示しない。）を形成してもよい。保護めっきとしては、一般的にパッケージ基板の接続端子の保護めっきとして用いられるニッケルめっきと金めっきが望ましい。

次に、図８（１５）に示すように、ソルダーレジスト４上に、給電層となる無電解めっき３２を形成する。図の下側の面は、図示を省略するが、めっきレジスト（図示しない。）で被覆し、めっきが析出しないようにするのが望ましい。給電層は、無電解めっきとパネル電気めっきとを併用すると（無電解めっき＋パネル電気めっき３２）、この後、金属ポスト２４形成のための電気めっきを行う領域が広い場合でも、電気めっきのための給電を充分に行うのが有利となる。無電解めっき及びパネル電気めっきとしては、何れも銅めっきが導電性やエッチング加工性が優れる点で望ましい。無電解めっきの厚さは、０．１〜１μｍ程度がよく、パネル電気めっきの厚みは、１〜５μｍ程度が、後工程でエッチング除去する際のエッチングの精度を考慮すると望ましい。次に、図８（１６）に示すように、めっきレジスト（図示しない。）を形成して、パターン電気めっき２３を行い、所望の高さの金属ポスト２４を形成する。次に、図８（１７）に示すように、給電層３２をエッチング除去する。これにより、所望の箇所に、金属ポスト２４と埋め込み回路２が形成される。次に、給電回路３０をエッチング等で切断した後（図示しない。）、切断線３１に沿って、ダイシング等で切断し、パッケージ基板１を形成する。

以上のように、本発明のパッケージ基板の製造方法によれば、層間接続と重なる位置に平坦でかつ微細な埋め込み回路を有するパッケージ基板を形成することができ、ワイヤーボンディングやフリップチップ接続に適したパッケージ基板を形成することができる。また、任意の箇所に立体回路を形成することによりバンプや金属ポスト等の種々の金属構成を備えるパッケージ基板を形成することができる。また、図９に示すように、ＰｏＰのボトム基板として用いれば、半導体素子２７を搭載し、金属ポスト２４によりトップ基板３３と接続し、封止材２９を用いてモールドすることにより、半導体素子２７を収納した半導体パッケージ２８を形成することができる。

以下に、本発明の実施例を説明するが、本発明は本実施例に限定されない。

（実施例１）
まず、図１に示すように、第１キャリア金属箔１０と第２キャリア金属箔１１とベース金属箔１２とをこの順に積層して形成した多層金属箔９を準備した。第１キャリア金属箔１０は９μｍの銅箔を、第２キャリア金属箔１１は３μｍの極薄銅箔を、ベース金属箔１２は１８μｍの銅箔を用いている。ベース金属箔１２の表面（第２キャリア金属箔１１側の表面）には、物理的な剥離が可能になるように、剥離層１４を設けた。また、第２キャリア金属箔１１の表面（第１キャリア金属箔１０側の表面）には、平均粗さ（Ｒａ）０．７μｍの凹凸を予め設けた。また、この凹凸の上、つまり第１キャリア金属箔１０との間には、物理的な剥離が可能になるように、剥離層１３を設けた。ベース金属箔１２と第２キャリア金属箔１１との間、及び第２キャリア金属箔１１と第１キャリア金属箔１０との間の剥離層１３、１４は、何れもＮｉ（ニッケル）、Ｍｏ（モリブデン）、クエン酸を含有するめっき浴を用いて金属酸化物層を形成することで形成した。なお、剥離強度の調整は、電流密度と時間を調整することで、剥離層１３、１４を形成する金属酸化物量を調整して行った。このときの加熱・加圧する前（基材１６となるプリプレグを積層してコア基板１７を形成する前）の初期の剥離強度は、ベース金属箔１２と第２キャリア金属箔１１との間が４７Ｎ／ｍ、第２キャリア金属箔１１と第１キャリア金属箔１０との間が２９Ｎ／ｍであった。なお、加熱・加圧した後（基材１６となるプリプレグを積層してコア基板１７を形成した後）の剥離強度の変化率は、初期に対して約１０％程度上昇した程度であった。

図１に示す多層金属箔９の作製は、具体的には以下のように行った。
（１）ベース金属箔１２として、厚さ１８μｍの電解銅箔を用い、硫酸３０ｇ／Ｌに６０秒浸漬して酸洗浄後に流水で３０秒間水洗を行った。
（２）洗浄した電解銅箔を陰極とし、酸化イリジウムコーテイングを施したＴｉ極板を陽極とし、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）、クエン酸を含有するめっき浴として、硫酸ニッケル６水和物３０ｇ／Ｌ、モリブデン酸ナトリウム２水和物３．０ｇ／Ｌ、クエン酸３ナトリウム２水和物３０ｇ／Ｌ、ｐＨ６．０、液温度３０℃の浴にて、電解銅箔の光沢面に、電流密度２０Ａ／ｄｍ^２で５秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層１４を形成した。
（３）剥離層１４を形成後の表面に、硫酸銅５水和物２００ｇ／Ｌ、硫酸１００ｇ／Ｌ、液温度４０℃の浴にて、酸化イリジウムコーテイングを施したＴｉ極板を陽極として、電流密度４Ａ／ｄｍ^２で２００秒間電解めっきを行い、厚さ３μｍの第２キャリア金属箔１１となる金属層を形成した。
（４）第２キャリア金属箔１１となる金属層を形成した後の表面に、上記（２）と同様の浴を用いて、電流密度１０Ａ／ｄｍ^２で１０秒間電解処理し、ニッケルとモリブデンからなる金属酸化物を含有する剥離層１３を形成した。
（５）剥離層１３を形成した後の表面に、上記（３）と同様の浴を用いて、電流密度４Ａ／ｄｍ^２で６００秒間電解めっきを行い厚さ９μｍの第１キャリア金属箔１０となる金属層を形成した。
（６）基材１６と接触する面に、硫酸銅めっきにより粒状の粗化粒子を形成し、クロメート処理及びシランカップリング剤処理を施した。また、基材１６と接しない面にはクロメート処理を施した。

次に、図２（１）に示すように、多層金属箔９のベース金属箔１２側と基材１６とを積層してコア基板１７を形成した。基材１６としてガラスエポキシのプリプレグを用い、このプリプレグの上下両側に多層金属箔９を重ねて、熱プレスを用いて加熱・加圧して積層一体化した。

次に、図２（２）に示すように、多層金属箔９の第１キャリア金属箔１０と第２キャリア金属箔１１との間で、第１キャリア金属箔１０を物理的に剥離した。

次に、図２（３）に示すように、コア基板１７に残った第２キャリア金属箔１１上に第１のパターンめっき１８を行った。第１のパターンめっき１８は、第２キャリア金属箔１１上に、感光性のめっきレジストを形成した後、硫酸銅電気めっきを用いて形成した。

次に、図３（４）に示すように、第１のパターンめっき１８を含む第２キャリア金属箔１１上に絶縁層３と導体層２０として銅箔（１２μｍ）を積層して積層体２２を形成した。絶縁層３としては、エポキシ系の接着シートを熱プレスを用い、加熱・加圧して積層一体化することで形成した。

次に、図３（５）、（６）に示すように、層間接続５や内層回路６を形成した。層間接続５は、コンフォーマル工法を用いて層間接続孔２１を形成した後、この層間接続孔２１内をめっきすることで形成した。このめっきには、下地めっきとして薄付け無電解銅めっきを行った後、感光性のめっきレジストを形成し、厚付けめっきを硫酸銅電気めっきで行った。この後、エッチングによって不要部分の導体層２０を除去することにより内層回路６を形成した。

次に、図４（７）、（８）および図５（９）、（１０）に示すように、内層回路６や層間接続５の上に、さらに絶縁層３と導体層２０を形成し、内層回路６や外層回路２、７、層間接続５を形成して、４層の導体層２０を有する積層体２２を形成した。

次に、図６（１１）に示すように、多層金属箔９の第２キャリア金属箔１１とベース金属箔１２との間で、積層体２２を第２キャリア金属箔１１とともにコア基板１７から物理的に剥離して分離した。

次に、図７（１２）〜（１４）に示すように、分離した積層体２２の第２キャリア金属箔１１をエッチング等により除去して、第１のパターンめっき１８を絶縁層３の表面に露出させ、図７（１４）に示すように、ソルダーレジスト４を形成した。このとき、金属ポスト２４を形成するために、給電回路３０をワークサイズのパネル内に格子状に配置し、この格子状の給電回路３０で囲まれた領域のそれぞれの大きさは、縦１０ｍｍ、横１０ｍｍであった。

次に、図８（１５）に示すように、ソルダーレジスト４上に、給電層３２となる無電解銅めっき（厚さ０．５μｍ）とパネル電気銅めっき（厚さ２μｍ）を形成した。次に、図８（１６）に示すように、めっきレジスト（図示しない。）を形成して、パターン電気めっきを行い、直径３００μｍで２５０μｍの高さの金属ポスト２４を４００μｍピッチで形成した。次に、図８（１７）に示すように、給電層３２をエッチング除去し、金属ポスト２４と埋め込み回路２を形成した。次に、給電回路３０をエッチングで切断した後（図示しない。）、切断線３１に沿って、ダイシングで切断し、パッケージ基板１を形成した。

（実施例２）
図７（１２）〜（１４）に示すように、分離した積層体２２の第２キャリア金属箔１１をエッチング等により除去して、第１のパターンめっき１８を絶縁層３の表面に露出させ、図７（１４）に示すように、ソルダーレジスト４を形成した。このとき、金属ポスト２４を形成するために、給電回路３０で囲まれた領域の大きさは、縦７ｍｍ、横７ｍｍであった。図８（１５）の給電層の形成の際に、ソルダーレジスト４上に、給電層３２として無電解銅めっき（厚さ０．５μｍ）のみを形成した。次に、図８（１６）に示すように、めっきレジスト（図示しない。）を形成して、パターン電気めっきを行い、直径３００μｍで２５０μｍの高さの金属ポスト２４を４００μｍピッチで形成した。それ以外は、実施例１と同様にしてパッケージ基板を作製した。

１：半導体素子搭載用パッケージ基板
２：外層回路または埋め込み回路
３：絶縁層
４：ソルダーレジスト
５：層間接続
６：内層回路
７：外層回路
９：多層金属箔
１０：第１キャリア金属箔
１１：第２キャリア金属箔
１２：ベース金属箔
１３：剥離層
１４：剥離層
１６：基材
１７：コア基板
１８：第１のパターンめっき
２０：導体層
２１：層間接続孔
２２：積層体
２３：第２のパターンめっき又はパターン電気めっき又は電気めっき
２４：立体回路又は金属ポスト
２５：エッチングレジスト
２６：はんだ
２７：半導体素子
２８：半導体パッケージ
２９：封止材
３０：給電回路
３１：切断線
３２：無電解めっき又は無電解めっき＋パネル電気めっき又は給電層
３３：トップ基板

Claims (5)

1. 絶縁層と、この絶縁層の表面に埋め込まれた埋め込み回路と、前記絶縁層上又は前記埋め込み回路上に配置されたソルダーレジストと、前記埋め込み回路上に配置された金属ポストと、を有し、前記金属ポストが埋め込み回路と無電解めっきと電気めっきとを、この順番に有する半導体素子搭載用パッケージ基板。
2. 請求項１において、無電解めっき上に電気めっきが２層以上連続して配置される半導体素子搭載用パッケージ基板。
3. 請求項１又は２において、金属ポストを配置した領域の周囲に、前記金属ポスト形成のための給電回路である埋め込み回路を配置した半導体素子搭載用パッケージ基板。
4. 請求項１から３の何れかの半導体素子搭載用パッケージ基板の製造方法であって、
   絶縁層の表面に埋め込まれた埋め込み回路と、前記絶縁層及び埋め込み回路の上に配置された金属箔とを有する金属箔付き埋め込み回路基板を形成する工程と、
   前記絶縁層及び埋め込み回路の上に配置された銅箔をエッチング除去する工程と、
   前記絶縁層上又は前記埋め込み回路上にソルダーレジストパターンを形成する工程と、
   前記埋め込み回路上及びソルダーレジスト上に無電解めっきを形成する工程と、
   前記無電解めっきを給電層として、パターン電気めっきにより金属ポストを形成する工程と、
   を有する半導体素子搭載用パッケージ基板の製造方法。
5. 請求項４において、埋め込み回路上及びソルダーレジスト上に無電解めっきを形成する工程の際、前記無電解めっきの上にパネル電気めっきを形成する半導体素子搭載用パッケージ基板の製造方法。

Images