WO2010018790A1 - マルチ導通部を有する多層積層回路基板 - Google Patents

マルチ導通部を有する多層積層回路基板 Download PDF

Info

Publication number
WO2010018790A1
WO2010018790A1 PCT/JP2009/064003 JP2009064003W WO2010018790A1 WO 2010018790 A1 WO2010018790 A1 WO 2010018790A1 JP 2009064003 W JP2009064003 W JP 2009064003W WO 2010018790 A1 WO2010018790 A1 WO 2010018790A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin film
layer
metal
circuit board
multilayer laminated
Prior art date
Application number
PCT/JP2009/064003
Other languages
English (en)
French (fr)
Inventor
茂紀 三浦
Original Assignee
Fcm株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fcm株式会社 filed Critical Fcm株式会社
Publication of WO2010018790A1 publication Critical patent/WO2010018790A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • the present invention relates to a multilayer laminated circuit board, and more particularly to a multilayer laminated circuit board in which disconnection of a metal circuit is unlikely to occur.
  • Products around us such as electrical products, electronic products, semiconductor products, antenna circuit boards, IC cards, robots, etc., are all popular in small products that do not take up space, and the appearance of smaller products Is expected.
  • technological development of product miniaturization has been advanced from both the approach of downsizing the outer shape of the product and the approach of downsizing the inside of the product.
  • the miniaturization of the product by the approach of miniaturizing the outer shape of the product is already close to the limit, and the miniaturization inside the product has come to be expected.
  • Such a multilayer laminated circuit board is generally manufactured by a build-up method.
  • the conductive layer formed on the insulating resin film is partially removed by etching to form a metal circuit, and an adhesive is applied on the metal circuit.
  • a resin film on which a conductive layer is formed is bonded.
  • a conductive via is formed in the conductive portion of the bonded resin film, and the conductive via is filled with plating or paste.
  • the etching the conductive layer of the bonded resin film it is partially removed to form a metal circuit. Thereafter, these steps are repeated to make the metal circuit multilayer.
  • the multilayer laminated circuit board formed by this build-up method has a problem that disconnection occurs in the metal circuit when heat is applied to itself.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2005-243911
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2007-266481
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2008-060582
  • Patent Document 4 Japanese Patent Application Laid-Open No. 2007-335631
  • JP-A-2005-223010 Patent Document 5
  • JP-A-2008-091439 Patent Document 6
  • the multilayer laminated circuit board of Patent Document 1 uses a low-melting-point solder that does not contain lead to connect two-layer resin film metal circuits, thereby increasing the bonding strength between the resin films and preventing disconnection of the metal circuits. It is what. However, when this multilayer laminated circuit board is heated, the low melting point solder is remelted, and the metal circuit is disconnected.
  • Patent Document 2 the conductive vias opened so as to penetrate from the metal circuit on the front surface side to the metal circuit on the back surface side are filled with solder, thereby increasing the bonding strength between the flexible substrate and the reinforcing substrate, although it is described that the disconnection of the metal circuit is prevented, the disconnection of the metal circuit is likely to occur when heat is applied as in Patent Document 1.
  • Patent Document 3 describes a multilayer laminated circuit board in which resin films are bonded together by bumps. However, since it is difficult to reduce the diameter of the bump, there is a problem that it is not possible to cope with downsizing of the multilayer laminated circuit board.
  • Patent Document 4 discloses a multilayer laminated circuit board in which conductive vias are filled in conductive vias of the multilayer laminated circuit board. However, there is a concern that the metal circuit may be disconnected due to heat when conducting for a long period of time. Was left.
  • Patent Document 5 the adhesion between the front and back resin films is enhanced by filling the conductive vias in the conductive vias when laminating the resin films. However, the adhesion between the conductive paste and the resin film is sufficient. I could't.
  • Patent Document 6 describes a multilayer laminated circuit board that prevents misalignment between laminated resin films by using an adhesive for bonding resin films, but only prevents misalignment. However, it could not be said that the disconnection of the metal circuit could be sufficiently prevented.
  • JP 2005-243911 A Japanese Patent Laid-Open No. 2007-266481 JP 2008-060582 A JP 2007-335631 A JP 2005-223010 A JP 2008-091439 A
  • each of Patent Documents 1 to 6 provides a multilayer laminated circuit board in which a metal circuit is not easily broken by improving a bonding means or a bonding material between resin films.
  • any multilayer laminated circuit board has a conductive portion formed by one conductive via, if heat is applied to itself, the thermal expansion coefficient of the resin film and the thermal expansion of the metal circuit in the conductive via Since the coefficients are different from each other, there is a common problem that the metal circuit in the conductive via is subjected to compression or tensile stress due to the difference in thermal expansion, and the metal circuit in the conductive via is disconnected.
  • the present invention has been made in view of the above situation, and an object of the present invention is to provide a multilayer laminated circuit board in which disconnection of a metal circuit is unlikely to occur.
  • the multilayer laminated circuit board of the present invention is a multilayer laminated circuit board including a laminated structure in which a resin film and a circuit layer are alternately laminated, and the resin film has one or more multi-conductive portions,
  • the multi-conductive portion occupies a region having a diameter of 10 ⁇ m or more and 3000 ⁇ m or less and has two or more conductive vias, and the conductive via has an inner diameter of 5 ⁇ m or more and 300 ⁇ m or less.
  • the thickness of the resin film is T and the inner diameter of the conductive via is d, it is preferable that 0 ⁇ d / T ⁇ 60.
  • the present invention is a component or product using a multilayer laminated circuit board.
  • the product is preferably an electric product, an electronic product, a semiconductor product, an antenna circuit board, an IC card, a solar cell, an automobile, or a robot.
  • the multilayer laminated circuit board of the present invention has an effect that the disconnection of the metal circuit hardly occurs by having each of the above-described configurations.
  • FIG. 1 is a schematic cross-sectional view showing an example of a multilayer laminated circuit board of the present invention.
  • the same reference numerals represent the same or corresponding parts.
  • the multilayer laminated circuit board 1 of the present invention includes a laminated structure in which resin films 100 and circuit layers 200 are alternately laminated, as shown in FIG. 1 shows a structure in which three layers of resin films 100 are laminated, the minimum number of layers in the laminated structure in the present invention is that in which two layers of resin films 100 are laminated. In this case, the number of stacked circuit layers 200 can be two or three.
  • the maximum number of laminated structures in the present invention is not particularly limited, and can be laminated according to the use, but generally, about 2 to 30 layers of resin film 100 are generally laminated.
  • the resin film 100 of the multilayer laminated circuit board 1 of the present invention has one or more multi-conductive portions 110, and the multi-conductive portions 110 include two or more conductive vias 120 penetrating the front and back of the resin film. It is characterized by providing. Thus, by providing two or more conductive vias 120 penetrating the front and back of the resin film 100, it is possible to make it difficult to cause disconnection of the metal circuit.
  • each component included in the multilayer laminated circuit board of the present invention will be described.
  • the multilayer laminated circuit board of the present invention includes two or more resin films. These resin films are made of an insulating material, and any conventionally known resin film used for this type of application can be used. As such a resin film, for example, a resin film such as polyimide (PI), acrylic, liquid crystal polymer (LCP), polyethylene terephthalate (PET), or polyethylene naphthalate (PEN) can be used.
  • PI polyimide
  • LCP liquid crystal polymer
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • Such a resin film 100 is preferably processed and used in a long shape.
  • a long resin film for example, one having a length of about 1 to 10,000 m is preferable, and one having a length of about 100 to 3000 m is more preferable.
  • continuous processing can be performed, and production efficiency can be improved. If it is less than 1 m, it is difficult to use it in the form of a roll, and the processing efficiency is not preferable. If it exceeds 10000 m, continuous processing may be hindered in the formation of the underlayer described later, which is preferable. Absent.
  • the “long film” of the resin film has a length as described above and is suitable for use as a roll wound shape. Even if it is less than that, it is intended to include those that can be handled as a long one by bonding a plurality of single-layer resin films.
  • the thickness of the resin film 100 is preferably 3 ⁇ m or more and 200 ⁇ m or less. When the thickness of the resin film 100 is less than 3 ⁇ m, the workability is too bad, which is not preferable.
  • the circuit layer 200 formed on the resin film 100 of the present invention includes a metal circuit 50. Further, portions other than the metal circuit 50 of the circuit layer 200 may be filled with an insulating adhesive resin 70, and the resin films 100 can be attached to each other via the adhesive resin 70. As described above, the circuit layer 200 of the present invention may be configured only by the metal circuit 50 or may be configured by the metal circuit 50 and the adhesive resin 70.
  • the metal circuit 50 includes a plating layer 140, and may further include a base layer 130 between the plating layer 140 and the resin film 100.
  • the base layer 130 and the plating layer 140 formed in the conductive via 120 may also be referred to as the metal circuit 50 for convenience.
  • the underlayer 130 functions to improve the adhesion between the plating layer 140 and the resin film 100, and may be formed of one layer or two or more layers.
  • the underlayer 130 is formed of two or more layers, it is preferable to include an antioxidant layer and an underlayer metal layer.
  • Such a base layer may be formed by any method, but can be formed by, for example, electroless plating, vapor deposition, sputtering, or the like. In particular, it is preferable to form by sputtering from the viewpoint of accurately controlling the film thickness.
  • This antioxidant layer is preferably composed of at least one metal selected from the group consisting of Ni, Cr, Ti, Co and Si or an alloy containing at least one of the metals, and the layer thickness is 2 to 20 nm is preferable.
  • the base metal layer is preferably formed on the antioxidant layer, and at least one metal selected from the group consisting of Cu, Au, Ag, Sn, Ni, Bi and Zn or at least one of the metals is used. It is preferable to use a seed-containing alloy.
  • the layer thickness of the base metal layer is preferably about 50 to 500 nm.
  • the plating layer 140 is a layer formed by electroplating, and is at least one metal selected from the group consisting of Cu, Au, Ag, Sn, Ni, Bi, and Zn, or at least one of the metals. It is preferable to comprise by the alloy containing, and it is more preferable to comprise by Cu or the alloy containing Cu. When forming the above-described base metal layer, it is preferable to use the same material for the base metal layer and the plating layer 140.
  • Any adhesive resin 70 may be used as long as the resin films 100 used for the multilayer laminated circuit board can be attached to each other.
  • an epoxy resin or an acrylic resin can be used.
  • Resin, polyimide resin, and the like can be used.
  • Each resin film 100 constituting the multilayer laminated circuit board 1 of the present invention has one or more multi-conductive portions 110, and two or more conductive vias 120 are provided in the multi-conductive portions.
  • the multi-conducting portion is a conductive via that is formed at a site where conduction of the metal circuit on both the front and back sides of the resin film is desired due to the configuration of the metal circuit, and penetrates the front and back of the resin film. By forming two or more, the conduction between the front and back sides is ensured.
  • electrical_connection part means all the several conduction
  • the said cross-sectional area is on a resin film. It is preferable to occupy a region having a diameter of 10 ⁇ m or more and 3000 ⁇ m or less. That is, for example, as shown in FIG. 2, when there are three conductive vias 120 that are closely related, a region that includes all three conductive vias and that has the smallest cross-sectional area of the cylindrical region is defined as a multi-region. It is referred to as a conduction part 110.
  • the diameter of the multi-conducting portion is preferably 10 ⁇ m or more and 3000 ⁇ m or less as described above. If the diameter of the multi-conductive portion is less than 10 ⁇ m, the conduction of the metal circuit formed on the front and back of the resin film may not be sufficiently ensured. If the diameter exceeds 3000 ⁇ m, the area occupied by the metal circuit itself becomes excessive, and the expected result It will be against the purpose.
  • the inner diameter of the conductive via can be reduced, thereby further reducing the influence of compressive or tensile stress on the metal circuit in the conductive via. There is also an effect that can be done. According to the present invention, the disconnection of the metal circuit can be remarkably suppressed by the synergistic effect of these actions.
  • the conductive via 120 included in the multi-conductive portion 110 of the present invention is a hole provided so as to penetrate the front and back of the resin film 100, and the metal on the front and back of the resin film 100 is formed by forming a metal circuit in the conductive via.
  • the circuit can be conducted.
  • forming a metal circuit in a conductive via means that a metal circuit is formed on the inner wall surface of the conductive via, and the metal circuit formed in this way is formed so as to fill the entire conductive via.
  • it may be formed in a through hole shape so that a cavity remains in the conductive via.
  • the inner diameter of the conductive via it is preferable to increase the inner diameter of the conductive via from the viewpoint of ensuring the conduction of the metal circuit on the front and back sides of the resin film.
  • the conductive via is more heated when heat is applied as described above. Since the compressive or tensile stress applied to the inner metal circuit is concentrated, disconnection of the metal circuit is likely to occur.
  • the conductive via has an inner diameter of 5 ⁇ m or more and 300 ⁇ m or less, more preferably an inner diameter of 10 ⁇ m or more and 50 ⁇ m or less, and further preferably an inner diameter of 15 ⁇ m or more and 20 ⁇ m or less. Further, from the viewpoint of preventing disconnection of the conductive via when heat is applied, the cross section is preferably 0.2 mm 2 or less.
  • the inner diameter of the conductive via is larger than 300 ⁇ m, the metal circuit in the conductive via is likely to be disconnected for the reason described above, which is not preferable.
  • the inner diameter of the conductive via is smaller than 5 ⁇ m, it becomes difficult to process the conductive via, and it is difficult for the plating solution to enter the conductive via when electroplating to form a plating layer on the conductive via. Is also not preferred.
  • the number of conductive vias 120 to be formed is preferably about 2 to 7 and more preferably about 3 to 5 with respect to one multi-conductive portion.
  • the inner diameter of the conductive via is 5 ⁇ m or more and less than 50 ⁇ m, it is preferable to form two to seven conductive vias. Is preferably 50 ⁇ m or more and 300 ⁇ m or less, it is preferable to form two or three conductive vias.
  • the conductive portion is formed with a single conductive via instead of the multi-conductive portion only in that portion. May be.
  • the thickness of the resin film is T and the inner diameter of the conductive via is d
  • 0 ⁇ d / T ⁇ 60 is preferable, and 0.01 ⁇ d / T ⁇ 6 is more preferable.
  • 0.3 ⁇ d / T ⁇ 2 is more preferable.
  • the thermal expansion coefficient of the resin film used for the multilayer laminated circuit board of the present invention is preferably 1 ppm / ° C. or more and 300 ppm / ° C. or less, more preferably 2 ppm / ° C. or more and 200 ppm / ° C. or less, and more preferably 3 ppm / ° C. or more and 150 ppm / ° C. or less. Further preferred. If the thermal expansion coefficient of the resin film is less than 1 ppm / ° C., the resin film becomes brittle, which is not preferable.
  • a thermal expansion coefficient shall mean the thermal expansion coefficient of the orthogonal
  • the thermal expansion coefficient of any one of the resin films included in the multilayer laminated circuit board of the present invention is different from the thermal expansion coefficient of at least one other resin film.
  • the difference in expansion caused by the distance from the heat source between these resin films can be reduced.
  • disconnection of the metal circuit in the conductive via can be suppressed.
  • the multilayer laminated circuit board of the present invention has a metal circuit 50 and a rigid board 301 on the lowermost surface of the multilayer laminated circuit board attached by an adhesive metal 401 to form an outermost layer of the multilayer laminated circuit board.
  • the metal circuit 50 on the upper surface and the Si substrate 302 can be used as a configuration in which the adhesion metal 402 is attached.
  • both the adhesive metal 401 and the adhesion metal 402 are formed by solder.
  • the adhesion metal 402 is not limited to the formation by solder, but is formed by bonding or a combination of a stat pin and a bump. May be.
  • the Si substrate 302 may be a rigid substrate or a copper substrate, and the rigid substrate 301 may be an Si substrate or a copper substrate. Further, from the viewpoint of preventing these cuts when heat is applied, the cross section of the adhesive metal 401 and the adhesive metal 402 is preferably 0.2 mm 2 or less.
  • the uppermost Si substrate 302 has a small coefficient of thermal expansion
  • the lowermost rigid substrate 301 has a large coefficient of thermal expansion.
  • the thermal expansion coefficient is preferably selected so that the thermal expansion coefficient is smaller for the resin film on the Si substrate 302 side and the thermal expansion coefficient is larger for the resin film on the rigid substrate 301 side.
  • the thermal expansion coefficient of the resin film laminated near the Si substrate 302 is preferably 2 ppm / ° C. or more and 10 ppm / ° C. or less, and more preferably 3 ppm / ° C. or more and 5 ppm / ° C. or less.
  • the thermal expansion coefficient is less than 2 ppm / ° C., the multilayer laminated circuit board becomes too fragile and difficult to handle, and when the thermal expansion coefficient exceeds 10 ppm / ° C., it is not preferable. This is not preferable because the difference between the coefficient of thermal expansion and the thermal expansion coefficient of the multi-layer laminated circuit board is so great that the multilayer laminated circuit board is distorted and the metal circuit in the conductive via is easily disconnected.
  • the thermal expansion coefficient of the resin film laminated near the rigid substrate 301 is the thermal expansion coefficient (16.8 ppm / It is preferable to use a material close to [° C.], and the value is preferably from 10 ppm / ° C. to 20 ppm / ° C., more preferably from 15 ppm / ° C. to 18 ppm / ° C.
  • the multilayer laminated circuit board of the present invention is used for general components or products.
  • the product include an electric product, an electronic product, a semiconductor product, an antenna circuit board, an IC card, a solar cell, an automobile, and a robot.
  • ⁇ Manufacturing method of multilayer multilayer circuit board> In the production of the multilayer laminated circuit board of the present invention, first, two or more conductive vias 120 penetrating the front and back are formed in each multi-conductive portion of the resin film 100, and then the entire surface of the resin film 100 (inside the conductive vias) The base layer 130 is formed over the wall (including the wall surface), and the plating layer 140 is formed thereon by electroplating.
  • the multilayer laminated circuit board of the present invention is manufactured by continuously repeating the above operation using a long resin film.
  • the metal circuit 50 is formed of a plating layer formed by electroplating as described above, because disconnection is unlikely to occur in the metal circuit in the conductive via, and even if the resin film is multilayered, cost improvement can be suppressed.
  • the metal circuit 50 of the multilayer laminated circuit board 1 of the present invention may be formed by, for example, either an etching method or a semi-additive method.
  • a metal layer is formed by forming a plating layer on the entire surface of the resin film (including the inner wall surface of the conductive via) by electroplating, and then removing the plating layer and the underlayer which become unnecessary portions by etching. It is a method of forming.
  • a portion of the resin film surface (including the inner wall surface of the conductive via) that is not a circuit is masked with a resist, and then a plating layer having a required thickness is formed by electroplating.
  • the metal circuit is formed by peeling the film.
  • a method for manufacturing a multilayer circuit board will be described by taking a semi-additive method as an example of a method for forming a metal circuit.
  • the manufacturing method repeats a conductive via formation process, an underlayer formation process, a resist formation process, an exposure process, a development process, an activation process, a plating layer formation process, a resist peeling process, a soft etching process, and a resin film lamination process in this order.
  • This is a method of manufacturing a multilayer laminated circuit board.
  • ⁇ Conductive via formation process> First, three conductive vias 120 are formed on the resin film 100 so as to form a multi-conductive portion (FIG. 4).
  • any device can be used as long as it can adjust the formation of the conductive via so that the depth of the conductive via is equal to the thickness of the resin film, but from the viewpoint that the conductive via can be formed with a small diameter and at a low cost. It is preferable to use a UV-YAG laser.
  • the surface of the resin film 100 (including the inner wall surface of the conductive via) is pretreated with an ion gun, and then an antioxidant layer is formed on the surface of the resin film 100 (including the inner wall surface of the conductive via).
  • an antioxidant layer is formed on the surface of the resin film 100 (including the inner wall surface of the conductive via).
  • the base layer 130 can be formed (FIG. 5).
  • the antioxidant layer and the base metal layer included in the base layer 130 can be formed by, for example, electroless plating, vapor deposition, sputtering, or the like. In some cases, either or both of the antioxidant layer and the base metal layer are not formed.
  • ⁇ Resist formation process> the surface of the base layer 130 formed on the resin film 100 is washed with an acid to activate the surface of the base metal layer included in the base layer 130, and then a resist is formed (not shown).
  • This resist may be formed by a method of bonding a dry film obtained by forming a resist film, or by a method of applying a resist ink.
  • the method of laminating a dry film is suitable for low-volume production, so it can handle a wide variety of products, and it is excellent in that the laminating process is not complicated, but the manufacturing cost is high. Have a problem.
  • the method of applying the resist ink is excellent in that the manufacturing cost can be reduced because it is suitable for mass production, but has a problem that the application process becomes complicated.
  • the formation of the resist by the method of bonding a dry film is demonstrated.
  • the resin film 100 on which the base layer 130 shown in FIG. 5 is formed is set on the delivery shaft of the laminate winding device, the tip of the resin film 100 is set on the winding shaft, and then the base layer of the resin film 100 is set. Winding is performed by rotating the winding shaft while attaching a dry film on 130. Thus, a dry film is affixed on the resin film 100, and a resist is formed on the base layer of the resin film (not shown).
  • the laminating temperature is preferably 30 to 150 ° C., more preferably 60 to 110 ° C.
  • the pressure during lamination is preferably 0.3 to 5 kg / cm 2 , more preferably 2 to 3 kg / cm 2 .
  • the line speed at the time of winding the laminated resin film is preferably 0.1 to 10 m / min, and more preferably 0.5 to 3 m / min.
  • a mask corresponding to a desired metal circuit pattern is overlaid on the resin film on which the resist is formed as described above, and then UV exposure is performed to expose a portion not covered with the mask.
  • the portion covered with the mask is removed in the next development step, and a metal layer is formed by forming a plating layer in a plating layer forming step described later.
  • the exposure apparatus used for this exposure may be a parallel light exposure apparatus or a direct exposure apparatus. However, it is preferable to use a parallel light exposure apparatus from the viewpoint of forming a fine circuit, and it is preferable to use a direct exposure apparatus from the viewpoint that the exposure position can be adjusted corresponding to the shrinkage of the resin film. .
  • the portion of the resist 170 covered with the mask in the above exposure process is developed with a weak alkaline solution.
  • a weak alkaline solution It is preferable to use sodium carbonate or an amine-based material for the weak alkaline solution used for development.
  • the pH of the weak alkaline solution is preferably 7 or more and 13 or less, and more preferably 8.5 or more and 10.0 or less. If the pH of the weak alkaline solution is less than 7, the resist is not removed, which is not preferable. If the pH is higher than 13, the resist 170 in the portion not covered with the mask in the exposure process is also all peeled off.
  • the temperature of the weak alkaline solution is preferably 10 to 70 ° C, more preferably 20 to 35 ° C. If the temperature of the weak alkaline solution is lower than 10 ° C., the resist 170 is not removed, which is not preferable. If the temperature of the weak alkaline solution is higher than 70 ° C., the UV-exposed portion of the resist 170 is also peeled off.
  • the development processing time varies depending on the type of resist and cannot be defined uniformly, but it is usually preferably about 20 seconds to 300 seconds.
  • the surface of the underlying layer 130 (underlying metal layer) on the developed resin film 100 is activated with an acid-based solution.
  • the acid solution used for the activation may be any acid solution as long as it shows acidity, but HCl, H 2 SO 4 , ammonium persulfate, etc. should be used from the viewpoint of activation at low cost. Is preferred.
  • the concentration of the acid contained in the acid-based solution is preferably 0.5 to 20% by mass, and more preferably 3 to 10% by mass. If the concentration of the acid-based solution is lower than 0.5% by mass, it is not preferable because the surface of the underlayer (underlying metal layer) is difficult to activate. If the concentration of the acid-based solution is higher than 20% by mass, the underlayer is not preferred. This is not preferable because there is a possibility that an abnormality may occur on the surface of the (underlying metal layer).
  • the temperature of the acid-based solution when activated is preferably 10 to 70 ° C., more preferably 30 to 50 ° C.
  • the temperature of the acid solution is lower than 10 ° C., it is not preferable because it takes too much time to activate the underlayer, and when the temperature of the acid solution is higher than 70 ° C., environmental problems occur, which is not preferable.
  • the treatment time varies depending on the surface state of the underlayer (underlying metal layer), it cannot be uniformly defined, but is usually preferably about 3 seconds to 300 seconds.
  • a plating layer 140 as shown in FIG. 7 is formed by electroplating on the base layer 130 activated as described above.
  • the plating solution used for this electroplating may be any acidic solution containing a metal that forms the plating layer, but sulfuric acid is used from the viewpoint that the plating solution itself is stable and can be plated at a low cost. Copper, copper pyrophosphate and the like are preferably used.
  • the concentration of copper sulfate is preferably 30 to 300 g / l, and more preferably 70 to 150 g / l.
  • the chlorine ion concentration of this plating solution is preferably 10 to 100 ppm, more preferably 40 to 70 ppm.
  • sulfuric acid As the acidic solution used in the plating solution.
  • the concentration of sulfuric acid is preferably 50 to 300 g / l, more preferably 80 to 200 g / l. .
  • the current density at the time of electroplating is preferably 0.1 ⁇ 10A / dm 2, and more preferably 0.5 ⁇ 4A / dm 2.
  • the temperature of the plating solution when electroplating is preferably 20 to 60 ° C, more preferably 30 to 40 ° C.
  • the plating time varies depending on the thickness of the plating layer and cannot be defined uniformly, but it is usually preferably about 600 seconds or more and 6000 seconds or less.
  • the resist is peeled off using an alkaline solution.
  • the alkali solution used for resist stripping may be any solution as long as it shows alkalinity, but from the viewpoint of the stability of the alkali solution itself and the cost of the alkali solution, use a sodium hydroxide or alcohol-based solution. Is preferred.
  • the concentration of sodium hydroxide is preferably 0.1 to 50% by mass, and more preferably 1 to 10% by mass.
  • the temperature of the alkali solution used for resist stripping is preferably 30 to 90 ° C, more preferably 50 to 70 ° C. Note that the resist stripping time varies depending on the stripped state of the resist, and cannot be defined uniformly, but it is usually preferably about 20 seconds to 120 seconds.
  • the resin layer on which the metal circuit 50 as shown in FIG. 8 is formed is obtained by peeling and removing the base layer 130 by soft etching.
  • Any chemical may be used for the peeling of the base metal layer included in the base layer, but ammonium persulfate is preferably used from the viewpoint of low cost.
  • the concentration of ammonium persulfate is preferably 1 to 20%, more preferably 5 to 10%.
  • the processing temperature when soft etching the underlying metal layer is preferably 20 to 60 ° C., more preferably 30 to 40 ° C. It should be noted that the time required for the soft etching peeling depends on the thickness of the underlying metal layer, the concentration of the chemical, and the temperature, and thus cannot be defined uniformly, but is usually preferably about 30 seconds to 200 seconds.
  • a chemical used for peeling off the antioxidant layer it is preferable to use a nickel chromium peeling solution (trade name: NC (manufactured by Nippon Chemical Industry Co., Ltd.)).
  • NC manufactured by Nippon Chemical Industry Co., Ltd.
  • the concentration of this chemical is preferably 60 to 100%. If the concentration of this chemical is lower than 60%, it takes a long time for peeling, which is not preferable.
  • the processing temperature when the antioxidant layer is soft-etched is preferably 35 to 55 ° C. It should be noted that since the time required for the soft etching peeling depends on the thickness of the antioxidant layer, the concentration of the chemical and the temperature, it cannot be defined uniformly, but it is usually preferably about 20 seconds to 300 seconds.
  • the temperature when another resin film 100 is laminated on either one or both of the front and back surfaces of the above-mentioned resin film with circuit is preferably 30 to 300 ° C., and the pressure applied to the lamination is 0. 1 to 20 kg / cm 2 is preferable. Moreover, it is preferable that the time taken for lamination
  • the multilayer laminated circuit board of the present invention as shown in FIG. 1 can be manufactured by repeating each of the above-described steps such that a conductive via forming step is performed thereafter.
  • Example 1 An etching method was employed as a method for forming a metal circuit, and a multilayer laminated circuit board was produced by the following steps.
  • ⁇ Conductive via formation process> As the resin film 100 used for the multilayer laminated circuit board, a long polyimide film wound in a roll shape (length 50 m, thickness 38 ⁇ m, trade name: Kapton EN150 (manufactured by Toray DuPont Co., Ltd.)) was used. . The resin film had a thermal expansion coefficient of 16 ppm / ° C. or more and 17 ppm / ° C. or less, and a slit processed with a width of 250 mm was used. This resin film 100 was set in a UV-YAG laser device, and a program for the UV-YAG laser device was set to form three conductive vias 120 having an inner diameter of 15 ⁇ m for one multi-conductive portion (FIG. 4).
  • the resin film 100 having the conductive vias 120 formed thereon was set in a cleaning device, and the surface of the resin film 100 was cleaned in order to suppress the occurrence of pinholes in the base layer forming process.
  • the vacuum state of the sputtering apparatus was released, the resin film 100 on which the base layer 130 was formed was taken out, and a part of the resin film 100 was sampled. And the cross section was observed by irradiating the sample with a focused ion beam (FIB: Focused Ion Beam).
  • FIB Focused Ion Beam
  • the resin film 100 on which the underlayer was formed was set in a copper plating apparatus, the underlayer was activated with sulfuric acid, and then washed with water. Thereafter, the resin film is immersed in a plating bath filled with a plating solution (containing 200 g / l sulfuric acid, 90 g / l copper sulfate, and a chlorine ion concentration of 50 ppm), thereby performing copper plating on the base layer 130 and again. Washed with water and dried to form a plating layer 140 on the surface of the resin film 100 (FIG. 10). A part of the resin film thus obtained was sampled. And when the cross section was observed by irradiating FIB with respect to the sample, the total thickness including the base layer 130 and the plating layer 140 was 18.5 micrometers.
  • a plating solution containing 200 g / l sulfuric acid, 90 g / l copper sulfate, and a chlorine ion concentration of 50 ppm
  • a 250 mm wide slit-processed dry film (trade name: NIT215 (manufactured by Nichigo Morton Co., Ltd.)) is laminated on both the front and back surfaces of the resin film 100 on which the plating layer 140 is formed as described above. Then, after the metal circuit pattern masks were superposed, they were set in a roll type exposure apparatus and exposed.
  • the resin film 100 was set in a roll-type etching apparatus capable of continuously performing development, etching, and resist peeling, and an etching process was performed to form a metal circuit 50 (FIG. 8).
  • This resin film was sampled, and the metal circuit 50 was inspected for disconnection, short-circuiting, etc. with a microscope with a magnification of 100 times. As a result, no defects such as disconnection or short circuit were observed in the metal circuit 50 shown in FIG.
  • the entire surface of the upper and lower resin films 100 of this laminate was inspected for wrinkles, air bites, etc. using a 5x magnifier. As a result, defects such as wrinkles and air biting were not observed in the upper and lower resin films of the laminate.
  • the antioxidant layer had a thickness of 10 nm and the base metal layer had a thickness of 350 nm.
  • the laminate on which the base layer obtained above was formed was set in a Cu plating apparatus, and the plating layer 140 was formed on the entire surface of the base layer formed above under the same conditions as in the plating layer formation step described above. (FIG. 13). Thereafter, a part of this laminate was sampled and irradiated with FIB to observe the cross section. As a result, it was confirmed that the total thickness of the plating layer 140 and the base layer 130 on the upper and lower resin films 100 of this laminate was 18.5 ⁇ m.
  • a dry film (trade name: NIT215 (manufactured by Nichigo Morton Co., Ltd.)) is laminated on the upper and lower resin films 100 of the laminate formed with the plating layer obtained above, and then roll type It was set in an exposure apparatus and exposed.
  • the multilayer laminated circuit board of the present invention was produced as described above.
  • Examples 2 to 12 The multilayer laminated circuit boards of Examples 2 to 12 are different from the multilayer laminated circuit board of Example 1 in the number of conductive vias in one multi-conductive portion and the inner diameter of the conductive vias as shown in Table 1 below. Except for this, it was produced by the same method as in Example 1.
  • Example 3 in Table 1 shows that five conductive vias similar to the conductive via formed in Example 1 were formed for one multi-conducting part, and Example 5 was a single multi-conducting part. Shows that three conductive vias having an inner diameter of 50 ⁇ m were formed.
  • the metal circuits of the multilayer laminated circuit boards of Examples 1 to 12 and Comparative Examples 1 to 3 are provided with approximately 200 multi-conducting portions (conducting portions in the comparative example). In the example, if disconnection occurs even at one part of the conduction part), an abnormality in conduction is measured, and thus it has been clarified that the metal circuit is not disconnected at the stage of producing the multilayer circuit board. .
  • ⁇ Temperature change cycle test> Using a cycle tester (model: TSA-41LA (manufactured by ESPEC Corporation)) for the multilayer laminated circuit boards of Examples 1 to 12 and Comparative Examples 1 to 3, two different set temperatures were set at regular time intervals. A temperature change cycle test was conducted in which the sample was held alternately and repeatedly. Specifically, holding at ⁇ 40 ° C. for 30 minutes and then holding at 120 ° C. for 30 minutes was one cycle, and a continuity test was performed every 500 cycles. The cycle test was terminated when a continuity failure occurred in one of a plurality of multi-conducting portions included in the circuit, and up to 3000 cycles were performed.
  • a cycle tester model: TSA-41LA (manufactured by ESPEC Corporation)
  • 1 multilayer laminated circuit board 50 metal circuit, 70 adhesive resin, 100 resin film, 110 multi-conducting part, 120 conducting via, 130 underlayer, 140 plating layer, 170 resist, 200 circuit layer, 301 rigid board, 302 Si board 401 adhesive metal, 402 adhesive metal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　樹脂フィルム（１００）と回路層（２００）とを交互に積層させた積層構造を含む多層積層回路基板（１）であって、樹脂フィルム（１００）は、長尺状のものを加工してなり、かつ、１つ以上のマルチ導通部（１１０）を有し、マルチ導通部（１１０）は、直径１０μｍ以上３０００μｍ以下の領域を占め、かつ２つ以上の導通ビア（１２０）を有し、導通ビア（１２０）は、５μｍ以上３００μｍ以下の内径を有し、樹脂フィルム（１００）の厚みをＴとし、導通ビア（１２０）の内径をｄとすると、０．３≦ｄ／Ｔ≦２であり、回路層（２００）に含まれる金属回路（５０）は、樹脂フィルム（１００）上および導通ビア（１２０）内に形成され、金属回路（５０）は、下地層（１３０）と、該下地層（１３０）上に電気めっきにより形成されるめっき層（１４０）とからなる、多層積層回路基板（１）である。また、この多層積層回路基板を用いる部品または製品である。

Description

マルチ導通部を有する多層積層回路基板
　本発明は、多層積層回路基板に関し、特に金属回路の断線が生じにくい多層積層回路基板に関する。
　我々の身の回りにある製品、たとえば電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、ロボット等はいずれも場所をとらない小型製品に人気が集中しており、さらに小型化した製品の登場が期待されている。このような製品のニーズに対応するため、製品の外形を小型化するというアプローチと、製品の内部を小型化するというアプローチとの両面から製品の小型化の技術開発が進められてきた。ところが、製品の外形を小型化するというアプローチによる製品の小型化はもはや限界に近いと言われ、製品の内部の小型化に期待が寄せられるようになってきた。
　このような状況下で、製品の内部を小型化するアプローチとして、製品に用いられる回路基板を軽薄短小な回路構造にするという方法が近年特に注目を集めている。従来の回路基板は、平面に１層または２層の回路を形成し、その回路そのものを微細化することによって回路基板を小型化することが検討されていたが、平面上に形成される回路の微細化だけでは小型化に限界があったため、回路基板を多層化して立体的に回路を形成する多層積層回路基板が検討されるようになってきた。
　このような多層積層回路基板は、ビルドアップ法により作製されるのが一般的である。ビルドアップ法とは、絶縁性の樹脂フィルム上に形成された導電層をエッチングすることによりそれを部分的に除去して金属回路を形成し、その金属回路上に接着剤を塗布して、さらに導電層が形成された樹脂フィルムを貼り合わせる。その後、貼り合わせた樹脂フィルムの導通部に導通ビアを形成して、当該導通ビアの内部にめっきまたはペースト等を充填する。そして、貼り合わせた樹脂フィルムの導電層をエッチングすることによりそれを部分的に除去して金属回路を形成する。以後、これらの工程を繰り返して、金属回路を多層化させていくという手法である。しかしながら、このビルドアップ法により形成した多層積層回路基板は、それ自体に熱が加わると、金属回路に断線が生じるという問題があった。
　特開２００５－２４３９１１号公報（特許文献１）、特開２００７－２６６４８１号公報（特許文献２）、特開２００８－０６０５８２号公報（特許文献３）、特開２００７－３３５６３１号公報（特許文献４）、特開２００５－２２３０１０号公報（特許文献５）、および特開２００８－０９１４３９号公報（特許文献６）にはこれらの課題を解決するために様々な試みがなされているが、いずれの多層積層回路基板においても上述の問題を十分に解決できるものではなかった。以下に、特許文献１～６に示される多層積層回路基板の概略を説明する。
　特許文献１の多層積層回路基板は、２層の樹脂フィルムの金属回路の接続に鉛を含まない低融点のはんだを用いることにより、樹脂フィルム同士の接合強度を高め、金属回路の断線を防止しようとするものである。しかしながら、この多層積層回路基板は熱が加わったときに低融点はんだが再融解してしまい、金属回路が断線してしまう。
　特許文献２には、表面側の金属回路から裏面側の金属回路まで貫通するように開けられた導通ビアにはんだを充填することによって、フレキシブル基板と補強基板との接合強度を高めて接合し、金属回路の断線を防止することが記載されているが、特許文献１と同様熱が加わったときに金属回路の断線が生じやすかった。
　特許文献３には、バンプにより樹脂フィルム同士を接合する多層積層回路基板が記載されている。しかしながら、バンプは径を小さくすることが困難であるから、多層積層回路基板の小型化に対応できないという問題があった。
　特許文献４には、多層積層回路基板の導通ビアに導電性樹脂を充填することによる多層積層回路基板が示されているが、長期間導通させた際の熱により金属回路に断線が生じるという懸念は残されていた。
　特許文献５には、樹脂フィルムの積層に際して導通ビアに導電性ペーストを充填することによって、表裏の樹脂フィルム同士の接着性を高めているが、導電性ペーストと樹脂フィルムとの密着が十分とはいえなかった。
　さらに、特許文献６には、樹脂フィルム同士の貼り付けに接着剤を用いることによって、積層した樹脂フィルム同士の位置ズレを防止する多層積層回路基板が記載されているが、位置ズレを防止するだけでは金属回路の断線を十分に防止できるとはいえなかった。
特開２００５－２４３９１１号公報 特開２００７－２６６４８１号公報 特開２００８－０６０５８２号公報 特開２００７－３３５６３１号公報 特開２００５－２２３０１０号公報 特開２００８－０９１４３９号公報
　以上のように、特許文献１～６はいずれも樹脂フィルム同士の接着手段または接着材料を改良することにより、金属回路の断線が起こりにくい多層積層回路基板を提供するものであった。
　しかしながら、いずれの多層積層回路基板も導通部が１つの導通ビアにより形成されたものであることから、それ自体に熱が加わると、樹脂フィルムの熱膨張係数と導通ビア内の金属回路の熱膨張係数とが異なるため、これらの熱膨張の差により導通ビア内の金属回路に圧縮または引張のストレスがかかり、導通ビア内の金属回路が断線してしまうという共通の問題を有していた。
　また別の問題として、たとえば多層積層回路基板に熱が加わった場合、多層積層回路基板に含まれる複数の樹脂フィルムにおいて熱源からの距離に応じて各樹脂フィルムに膨張差が生じ、多層積層回路基板が歪められ、樹脂フィルムに形成されている導通ビア内の金属回路にストレスがかかり、金属回路が断線してしまうという問題もあった。本発明は、上記のような現状に鑑みてなされたものであって、その目的とするところは、金属回路の断線が生じにくい多層積層回路基板を提供することである。
　本発明の多層積層回路基板は、樹脂フィルムと回路層とを交互に積層させた積層構造を含む多層積層回路基板であって、上記樹脂フィルムは、１つ以上のマルチ導通部を有し、上記マルチ導通部は、直径１０μｍ以上３０００μｍ以下の領域を占め、かつ２つ以上の導通ビアを有し、該導通ビアは、５μｍ以上３００μｍ以下の内径を有することを特徴とする。
　また、上記の樹脂フィルムの厚みをＴとし、上記の導通ビアの内径をｄとすると、０＜ｄ／Ｔ≦６０であることが好ましい。
　また、上記の樹脂フィルムは、長尺状のものを加工して用いることが好ましい。
　また、本発明は、多層積層回路基板を用いる部品または製品である。
　また、上記製品は、電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、太陽電池、自動車またはロボットのいずれかであることが好ましい。
　本発明の多層積層回路基板は、上記の各構成を有することにより、金属回路の断線が生じにくいという効果を有する。
本発明の多層積層回路基板の一例を示す模式的な断面図である。 図１のマルチ導通部の上面からの拡大平面図である。 本発明の多層積層回路基板の使用態様の一例を示す模式的な断面図である。 マルチ導通部を形成した後の樹脂フィルムを示す模式的な断面図である。 下地層を形成した後の樹脂フィルムを示す模式的な断面図である。 レジストを現像した後の樹脂フィルムを示す模式的な断面図である。 めっき層を形成した後の樹脂フィルムを示す模式的な断面図である。 ソフトエッチングした後の樹脂フィルムを示す模式的な断面図である。 金属回路を形成した樹脂フィルムの表裏の両面に、さらに樹脂フィルムを積層させた状態を示す模式的な断面図である。 下地層にめっき層を形成した後の樹脂フィルムを示す模式的な断面図である。 樹脂フィルムを３層積層した積層体の上下面に、導通ビアを形成した後の状態を示す模式的な断面図である。 樹脂フィルムを３層積層した積層体の上下面に、下地層を形成した後の状態を示す模式的な断面図である。 樹脂フィルムを３層積層した積層体の上下面に、めっき層を形成した後の状態を示す模式的な断面図である。
　＜多層積層回路基板＞
　以下、本発明の多層積層回路基板について図１を参照しつつ説明する。図１は、本発明の多層積層回路基板の一例を示す模式的断面図である。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　本発明の多層積層回路基板１は、図１に示されるように、樹脂フィルム１００と回路層２００とを交互に積層させた積層構造を含む。なお、図１は樹脂フィルム１００を３層積層させた構造を示しているが、本発明における積層構造の最小積層数は、樹脂フィルム１００を２層積層させたものである。この場合、回路層２００の積層数は２層または３層とすることができる。一方、本発明における積層構造の最多積層数は、特に限定されず、用途に応じて積層させることができるが、通常、樹脂フィルム１００を２～３０層程度積層させたものが一般的である。
　ここで、本発明の多層積層回路基板１の樹脂フィルム１００は、１つ以上のマルチ導通部１１０を有し、該マルチ導通部１１０には樹脂フィルムの表裏を貫通する２つ以上の導通ビア１２０を設けることを特徴とする。このように樹脂フィルム１００の表裏を貫通する導通ビア１２０を２つ以上設けることにより、金属回路の断線を生じにくくすることができる。以下に本発明の多層積層回路基板に含まれる各構成部を説明する。
　＜樹脂フィルム＞
　本発明の多層積層回路基板には、２層以上の樹脂フィルムが含まれる。そして、それらの樹脂フィルムは、絶縁性の材料からなり、この種の用途に用いられる従来公知の樹脂フィルムをいずれも用いることができる。このような樹脂フィルムとして、たとえばポリイミド（ＰＩ）系、アクリル系、液晶ポリマ（ＬＣＰ）、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等の樹脂フィルムを用いることができる。
　そのような樹脂フィルム１００は、長尺状のものを加工して用いることが好ましい。そのような長尺状の樹脂フィルムとしては、たとえば、１～１００００ｍ程度の長さを有するものが好ましく、１００～３０００ｍ程度のものがより好ましい。長尺状のものを用いることにより連続加工することができ、生産効率を向上させることができる。１ｍ未満では、ロール状に巻いた形状のものとして用いることが困難であり加工効率が低下するため好ましくなく、１００００ｍを超えると、後述の下地層の形成において連続加工を妨げられる虞があるため好ましくない。
　なお、樹脂フィルムが「長尺状のもの」とは上記のような長さを有し、ロール状に巻いた形状のものとして用いるのに適したものをいうが、上記のような長さに満たないものであっても、複数の枚葉の樹脂フィルムを貼り合わせることにより、長尺状のものとして取り扱えるようにしたものも含むものとする。
　また、樹脂フィルム１００の厚みは、３μｍ以上２００μｍ以下であることが好ましい。樹脂フィルム１００の厚みが３μｍよりも薄いと作業性が悪くなりすぎるため好ましくなく、２００μｍよりも厚くなると、導通ビア１２０が加工しにくくなるため好ましくない。
　＜回路層＞
　本発明の樹脂フィルム１００上に形成される回路層２００には金属回路５０が含まれる。また、回路層２００の金属回路５０以外の部分は、絶縁性の接着性樹脂７０が充填されていてもよく、この接着性樹脂７０を介して樹脂フィルム１００同士を相互に貼り付けることができる。このように本発明の回路層２００は、金属回路５０のみによって構成されていてもよいし、金属回路５０と接着性樹脂７０とにより構成されていてもよい。
　＜金属回路＞
　金属回路５０は、めっき層１４０を含み、さらにこのめっき層１４０と樹脂フィルム１００との間に下地層１３０を含むこともできる。なお、本発明においては導通ビア１２０内に形成される下地層１３０およびめっき層１４０も便宜的に金属回路５０と呼ぶ場合がある。
　ここで、下地層１３０はめっき層１４０と樹脂フィルム１００との密着性を向上させる作用をなすものであり、１層で形成してもよいし、２層以上で形成してもよい。下地層１３０が２層以上で形成される場合は、酸化防止層と下地金属層とを含むことが好ましい。このような下地層は、どのような方法で形成してもよいが、たとえば無電解めっき、蒸着、スパッタ等により形成することができる。特に正確に膜厚を制御するという観点からスパッタにより形成することが好ましい。
　この酸化防止層は、Ｎｉ、Ｃｒ、Ｔｉ、ＣｏおよびＳｉからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成することが好ましく、その層厚は、２～２０ｎｍとすることが好ましい。
　また、下地金属層は、酸化防止層上に形成されることが好ましく、Ｃｕ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉおよびＺｎからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成することが好ましい。また、下地金属層の層厚は、５０～５００ｎｍ程度とすることが好ましい。
　また、上記めっき層１４０は、電気めっきにより形成される層であり、Ｃｕ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉおよびＺｎからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成することが好ましく、ＣｕまたはＣｕを含む合金により構成することがより好ましい。なお、前述の下地金属層を形成する場合、下地金属層とめっき層１４０とは同一の材料を用いることが好ましい。
　＜接着性樹脂＞
　接着性樹脂７０は、多層積層回路基板に用いられる樹脂フィルム１００同士を相互に貼り付けることができるものであれば、どのようなものを用いてもよく、たとえば、エポキシ系の樹脂、アクリル系の樹脂およびポリイミド系の樹脂等を用いることができる。
　＜マルチ導通部＞
　本発明の多層積層回路基板１を構成する各樹脂フィルム１００は、１つ以上のマルチ導通部１１０を有し、このマルチ導通部には、２つ以上の導通ビア１２０が設けられる。ここで、マルチ導通部とは、金属回路の構成上、当該樹脂フィルムの表裏の両面の金属回路の導通が所望される部位に形成されるものであって、樹脂フィルムの表裏を貫通する導通ビアが２つ以上形成されることにより表裏の導通を保障するものである。
　そして、当該マルチ導通部は、所望の部位に近接連関して形成された複数の導通ビアの全てを含み、その断面積が最小となる円柱状領域のことをいい、当該断面積は樹脂フィルム上において直径１０μｍ以上３０００μｍ以下の領域を占めることが好ましい。すなわち、たとえば図２に示されるように、近接連関する導通ビア１２０が３つある場合、この３つの導通ビアの全てを含み、かつ円柱状領域の断面の面積が最小となる領域のことをマルチ導通部１１０という。
　このマルチ導通部の直径は、上述の通り１０μｍ以上３０００μｍ以下であることが好ましい。マルチ導通部の直径が１０μｍ未満では、樹脂フィルムの表裏に形成される金属回路の導通を十分に保障できない場合があり、また、３０００μｍを超えると、金属回路の占める面積そのものが過大となり所期の目的に反することとなる。
　このようにマルチ導通部に２つ以上の導通ビアを設けることによって、熱の適用時に樹脂フィルムと導通ビア内の金属回路との熱膨張係数の差に起因して導通ビア内の金属回路にかかる圧縮または引張のストレスをこれらの各導通ビアに分散することができ、金属回路の断線を抑制することができる。
　しかも、このように２つ以上の導通ビアを設けていれば、たとえ１つの導通ビアで金属回路の断線が生じても、他の導通ビアにより導通が保たれているので、樹脂フィルムに形成された金属回路が完全に断線されないという効果もある。
　さらに、従来技術のように導通ビアを１つだけ形成する場合に比し、導通ビアの内径を小さくすることができることから、導通ビア内の金属回路にかかる圧縮または引張のストレスの影響を一層低減できるという効果もある。本発明は、これらの作用の相乗効果によって、金属回路の断線を飛躍的に抑制することができる。
　＜導通ビア＞
　本発明のマルチ導通部１１０に含まれる導通ビア１２０は、樹脂フィルム１００の表裏を貫通するように設けられる孔であり、この導通ビア内に金属回路を形成することにより樹脂フィルム１００の表裏の金属回路を導通することができる。
　ここで、導通ビア内に金属回路を形成するとは、導通ビアの内壁面に金属回路を形成することをいい、このように形成される金属回路は、導通ビアの全体を充填するように形成されていてもよいし、スルホール状に導通ビア内に空洞が残るように形成されていてもよい。
　また、この導通ビアは、樹脂フィルムの表裏の金属回路の導通を保障するという観点からその内径を大きくすることが好ましいが、その内径を大きくするほど前述のように熱が加わったときに導通ビア内の金属回路にかかる圧縮または引張のストレスが集中するため、金属回路の断線が生じやすくなる。
　したがって、導通ビアは、５μｍ以上３００μｍ以下の内径であることが好ましく、１０μｍ以上５０μｍ以下の内径であることがより好ましく、１５μｍ以上２０μｍ以下の内径であることがさらに好ましい。また、熱が加わったときの導通ビアの切断を防止するという観点から、その断面は、０．２ｍｍ2以下であることが好ましい。
　導通ビアの内径が３００μｍよりも大きいと、上述の理由により導通ビア内の金属回路が断線されやすくなるため好ましくない。また、導通ビアの内径が５μｍより小さいと導通ビアの加工が困難となるばかりか、導通ビアにめっき層を形成させるべく電気めっきをする際にめっき液が導通ビア内に浸入しにくくなることからも好ましくない。
　また、導通ビア１２０を形成する個数は、マルチ導通部１箇所に対し２～７個程度を形成することが好ましく、３～５個程度を形成することがより好ましい。これに対し、前述の通り、１つの導通部に対し１つの導通ビアのみを形成すると、前述の理由から金属回路の断線が起こりやすくなるため好ましくない。また、導通ビアを８個以上形成すると、マルチ導通部の面積が広くなりすぎるという点で好ましくなく、導通ビアの加工時間が長くなりコストが高くなってしまうという点からも好ましくない。
　導通ビアの内径とマルチ導通部に含まれる導通ビアの個数との関係は、たとえば導通ビアの内径が５μｍ以上５０μｍ未満の場合２～７個の導通ビアを形成することが好ましく、導通ビアの内径が５０μｍ以上３００μｍ以下の場合２個または３個の導通ビアを形成することが好ましい。
　ただし、導通ビアの大きさが構造上やむをえず大きくならざるを得ない場合等にあっては、その部位に限ってマルチ導通部の代わりに従来のように導通ビア１つで導通部を形成してもよい。しかし、熱のストレスによる金属回路の断線を避けるという観点からすれば、１つのマルチ導通部に対し上述の範囲内で可能な限り多くの導通ビアを設けることが好ましいことは言うまでもない。
　また、上記の樹脂フィルムの厚みをＴとし、上記の導通ビアの内径をｄとすると、０＜ｄ／Ｔ≦６０であることが好ましく、０．０１≦ｄ／Ｔ≦６であることがより好ましく、０．３≦ｄ／Ｔ≦２であることがさらに好ましい。このようにｄ／Ｔの値を特定の数値範囲内に制御することにより、熱のストレスによる導通ビア内の金属回路の断線を極めて有効に防止することができる。なお、ｄ／Ｔの値が６０よりも大きくなると、樹脂フィルムの厚みに対して導通ビアの内径が大きすぎるため、熱が加わったときに導通ビア内の金属回路にかかる圧縮または引張のストレスが大きくなりすぎて、導通ビア内の金属回路が断線しやすくなるため好ましくない。
　＜樹脂フィルムの熱膨張係数＞
　本発明の多層積層回路基板に用いられる樹脂フィルムの熱膨張係数は、１ｐｐｍ／℃以上３００ｐｐｍ／℃以下が好ましく、２ｐｐｍ／℃以上２００ｐｐｍ／℃以下がより好ましく、３ｐｐｍ／℃以上１５０ｐｐｍ／℃以下がさらに好ましい。樹脂フィルムの熱膨張係数が１ｐｐｍ／℃より小さくなると、樹脂フィルムがもろくなってしまうため好ましくなく、３００ｐｐｍ／℃より大きくなると、熱が加わったときの樹脂フィルムの膨張により、多層積層回路基板が歪められ、導通ビア内の金属回路にストレスがかかってしまい、金属回路に断線が生じやすくなるため好ましくない。ここで、本発明において、熱膨張係数とは、樹脂フィルムの幅方向に対する垂直方向（すなわち、長手方向）の熱膨張係数をいうものとする。
　なお、多層積層回路基板の歪みやすい部分には、熱膨張係数が大きい樹脂フィルムを用いることが好ましく、樹脂フィルムの厚みは厚くすることが好ましい。
　また、本発明の多層積層回路基板に含まれる樹脂フィルムのうち、いずれか１層の樹脂フィルムの熱膨張係数は、他の少なくとも１層の樹脂フィルムの熱膨張係数と異なることが好ましい。このように少なくとも１層の樹脂フィルムに他の樹脂フィルムと異なった熱膨張係数を有するものを用いることにより、これらの樹脂フィルム間において熱源からの距離に応じて生じる膨張差を緩和することができ、以って導通ビア内の金属回路の断線を抑制することができる。
　＜多層積層回路基板の使用態様＞
　本発明の多層積層回路基板は、たとえば図３に示されるように、多層積層回路基板の最下面の金属回路５０とリジッド基板３０１とが、接着金属４０１により貼り付けられ、多層積層回路基板の最上面の金属回路５０とＳｉ基板３０２とが、密着金属４０２により貼り付けられる構成として用いることができる。この場合、接着金属４０１と密着金属４０２とはいずれもはんだにより形成されることが好ましいが、密着金属４０２に関しては、はんだによる形成に限られるものではなく、ボンディングまたはスタットピンとバンプとの組み合わせによって形成してもよい。また、Ｓｉ基板３０２にはリジッド基板または銅基板を用いてもよく、リジッド基板３０１にはＳｉ基板または銅基板を用いてもよい。また、熱が加わったときのこれらの切断を防止するという観点から、接着金属４０１および密着金属４０２の断面は、０．２ｍｍ2以下であることが好ましい。
　このような多層積層回路基板の使用態様の場合、最上層のＳｉ基板３０２は熱膨張係数が小さく、最下層のリジッド基板３０１は熱膨張係数が大きいので、これらの間に積層される樹脂フィルムの熱膨張係数は、Ｓｉ基板３０２側の樹脂フィルムほど熱膨張係数が小さく、リジッド基板３０１側の樹脂フィルムほど熱膨張係数が大きくなるように、樹脂フィルムを選定することが好ましい。
　より具体的には、Ｓｉ基板３０２の近くに積層される樹脂フィルムの熱膨張係数は、２ｐｐｍ／℃以上１０ｐｐｍ／℃以下が好ましく、３ｐｐｍ／℃以上５ｐｐｍ／℃以下がより好ましい。熱膨張係数が２ｐｐｍ／℃よりも小さいと、多層積層回路基板がもろくなりすぎて扱いにくくなるため好ましくなく、熱膨張係数が１０ｐｐｍ／℃よりも大きくなると、Ｓｉ基板３０２の熱膨張係数と樹脂フィルムの熱膨張係数との差が大きくなりすぎて多層積層回路基板に歪みが生じ、導通ビア内の金属回路に断線が生じやすくなるため好ましくない。
　また、リジッド基板３０１の近くに積層される樹脂フィルムの熱膨張係数は、リジッド基板３０１の熱膨張係数に近い材料を用いることが好ましい。また、リジッド基板が屈曲している場合には、この屈曲に対応できる樹脂フィルムを用いることが好ましい。また、上記のＳｉ基板またはリジッド基板のいずれか一方もしくは両方に、銅基板を用いる場合、銅基板の近くに積層される樹脂フィルムの熱膨張係数は、銅基板の熱膨張係数（１６．８ｐｐｍ／℃）に近い材料を用いることが好ましく、その値は１０ｐｐｍ／℃以上２０ｐｐｍ／℃以下であることが好ましく、１５ｐｐｍ／℃以上１８ｐｐｍ／℃以下であることがより好ましい。
　＜部品または製品＞
　本発明の多層積層回路基板は、一般的な部品または製品に用いられる。この製品には、たとえば電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、太陽電池、自動車またはロボット等を挙げることができる。
　＜多層積層回路基板の製造方法＞
　本発明の多層積層回路基板の製造は、まず樹脂フィルム１００の各マルチ導通部に表裏を貫通するような２つ以上の導通ビア１２０を形成した後、樹脂フィルム１００の表面全体（導通ビアの内壁面を含む）に亘って下地層１３０を形成し、その上に電気めっきによりめっき層１４０を形成する。
　その後、下地層１３０とめっき層１４０との一部を除去して金属回路５０を形成し、接着性樹脂７０によって別の樹脂フィルム１００を貼り付ける。続いて、この新たに貼り付けられた樹脂フィルム１００のマルチ導通部の位置に２つ以上の導通ビアを形成し、その後上記と同様にして金属回路を形成する。以上の操作を長尺状の樹脂フィルムを用いて連続的に繰り返し行なうことにより本発明の多層積層回路基板は製造される。
　上述のように金属回路５０を電気めっきで形成されるめっき層により構成すれば、導通ビア内の金属回路に断線が生じにくく、しかも樹脂フィルムを多層化してもコストの向上を抑制できるため好ましい。
　なお、本発明の多層積層回路基板１の金属回路５０は、たとえばエッチング法とセミアディティブ法のいずれの方法により形成してもよい。エッチング法は、樹脂フィルムの表面（導通ビアの内壁面を含む）の全面に電気めっきによりめっき層を形成し、その後不要な部分となるめっき層と下地層とをエッチングにより除去することにより金属回路を形成する方法である。
　一方、セミアディティブ法は、樹脂フィルムの表面（導通ビアの内壁面を含む）上の回路とならない部分に対してレジストによりマスキングした後、電気めっきにより必要な厚みのめっき層を形成し、その後レジストを剥離して金属回路を形成する方法である。
　以下においては、金属回路の形成方法としてセミアディティブ法を例にとり多層積層回路基板の製造方法を説明する。当該製造方法は、導通ビア形成工程、下地層形成工程、レジスト形成工程、露光工程、現像工程、活性化工程、めっき層形成工程、レジスト剥離工程、ソフトエッチング工程および樹脂フィルム積層工程をこの順に繰り返すことによって多層積層回路基板を製造する方法である。これらの工程を以下に説明する。
　＜導通ビア形成工程＞
　まず、樹脂フィルム１００に対して、マルチ導通部を形成するように３つの導通ビア１２０を形成する（図４）。ここで、導通ビアの深さと樹脂フィルムの厚みとが等しくなるように導通ビアの形成を調節できる装置であればどのような装置でもよいが、小径かつ低コストで導通ビアを形成できるという観点から、ＵＶ－ＹＡＧレーザを用いることが好ましい。
　＜下地層形成工程＞
　次に、イオンガンにより樹脂フィルム１００の表面（導通ビアの内壁面を含む）を前処理した後、樹脂フィルム１００の表面（導通ビアの内壁面を含む）に酸化防止層を形成し、酸化防止層上にさらに下地金属層を形成することにより下地層１３０を形成することができる（図５）。下地層１３０に含まれる酸化防止層と下地金属層とは、たとえば無電解めっき、蒸着、スパッタ等により形成することができる。なお、酸化防止層または下地金属層のいずれか一方もしくは両方は形成されない場合もある。
　＜レジスト形成工程＞
　上記工程によって、樹脂フィルム１００上に形成した下地層１３０の表面を酸で洗浄し、下地層１３０に含まれる下地金属層の表面を活性化させた後レジストを形成する（図示せず）。このレジストは、レジストをフィルム化したドライフィルムを貼り合わせる方法により形成してもよいし、レジストインクを塗布する方法により形成してもよい。
　ドライフィルムを貼り合わせる方法は、少量生産に適していることから多品種の製品に対応することができ、しかも貼り合わせ作業の工程も煩雑でないという点で優れているが、製造コストが高くなるという問題を有する。
　一方、レジストインクを塗布する方法は、大量生産に適していることから製造コストを低減することができる点で優れているが、塗布の工程が煩雑になるという問題を有する。以下においては、ドライフィルムを貼り合わせる方法によるレジストの形成を説明する。
　まず、図５に示される下地層１３０の形成された樹脂フィルム１００をラミネート巻取装置の送出シャフトにセットし、樹脂フィルム１００の先端を巻取シャフトにセットした上で、樹脂フィルム１００の下地層１３０上にドライフィルムを貼り付けながら巻取シャフトを回転させて巻き取りを行なう。このようにして樹脂フィルム１００にドライフィルムが貼り付けられ、樹脂フィルムの下地層上にレジストが形成される（図示せず）。
　上述のラミネート時の温度は、３０～１５０℃であることが好ましく、６０～１１０℃であることがより好ましい。また、ラミネート時の圧力は、０．３～５ｋｇ／ｃｍ2であることが好ましく、２～３ｋｇ／ｃｍ2であることがより好ましい。また、ラミネートした樹脂フィルムの巻取時のラインスピードは、０．１～１０ｍ／分であることが好ましく、０．５～３ｍ／分であることがより好ましい。
　＜露光工程＞
　次に、上記でレジストを形成した樹脂フィルム上に、所望の金属回路のパターンに対応したマスクを重ね合わせた後、ＵＶ露光しマスクで覆われていない部分を感光させる。ここでマスクで覆われていた部分は、次の現像工程で除去され、後述するめっき層形成工程においてめっき層が形成されることにより金属回路が形成される。
　この露光に用いられる露光装置は、平行光露光装置を用いてもよいし、ダイレクト露光装置を用いてもよい。しかし、微細回路を形成するという観点からは平行光露光装置を用いることが好ましく、樹脂フィルムの収縮に対応して露光する位置を調整することができるという観点からはダイレクト露光装置を用いることが好ましい。
　＜現像工程＞
　次に、上述の露光工程のマスクで覆われた部分のレジスト１７０を弱アルカリ溶液により現像する。これにより図６に示すようなレジスト１７０を形成した樹脂フィルム１００を得ることができる。現像に用いられる弱アルカリ溶液は、炭酸ソーダまたはアミン系の材料を用いることが好ましい。また、弱アルカリ溶液のｐＨは７以上１３以下であることが好ましく、８．５以上１０．０以下であることがより好ましい。弱アルカリ溶液のｐＨが７より小さいとレジストが除去されないため好ましくなく、ｐＨが１３より高いと、上記露光工程においてマスクで覆われていない部分のレジスト１７０も全て剥離されてしまうため好ましくない。
　また、弱アルカリ溶液の温度は１０～７０℃であることが好ましく、２０～３５℃であることがより好ましい。弱アルカリ溶液の温度が１０℃より低いとレジスト１７０が除去されないため好ましくなく、弱アルカリ溶液の温度が７０℃より高いと、ＵＶ露光した部分のレジスト１７０も剥離するため好ましくない。なお、現像の処理時間はレジストの種類により異なるため、一律に規定することはできないが、通常２０秒以上３００秒以下程度とすることが好ましい。
　＜活性化工程＞
　次に、現像した後の樹脂フィルム１００上の下地層１３０（下地金属層）の表面を酸系の溶液で活性化する。これにより、めっき層と下地層（下地金属層）との密着不良を防止することができる。この活性化に用いられる酸系の溶液は、酸性を示すものであればどのようなものでもよいが、低コストで活性化できるという観点から、ＨＣｌ、Ｈ2ＳＯ4、過硫酸アンモニウム等を用いることが好ましい。
　また、酸系の溶液に含まれる酸の濃度は、０．５～２０質量％であることが好ましく、３～１０質量％であることがより好ましい。酸系の溶液の濃度が０．５質量％よりも低いと下地層（下地金属層）の表面が活性化されにくいため好ましくなく、酸系の溶液の濃度が２０質量％よりも高いと下地層（下地金属層）の表面に異常が発生する虞があるため好ましくない。
　また、活性化するときの酸系の溶液の温度は１０～７０℃であることが好ましく、３０～５０℃であることがより好ましい。酸系の溶液の温度を１０℃より低くすると下地層の活性化に時間がかかりすぎるため好ましくなく、酸系の溶液の温度を７０℃よりも高くすると環境面での問題が生じることから好ましくない。また、処理時間は下地層（下地金属層）の表面状態により異なるため、一律に規定することはできないが、通常３秒以上３００秒以下程度とすることが好ましい。
　＜めっき層形成工程＞
　次に、上記で活性化した下地層１３０上に電気めっきすることによって、図７に示すようなめっき層１４０を形成する。この電気めっきに用いられるめっき液は、めっき層を形成する金属を含む酸性の溶液であればどのようなものでもよいが、めっき液自体が安定であり、かつ低コストでめっきできるという観点から硫酸銅、ピロリン酸銅等を用いることが好ましい。なお、めっき液に硫酸銅を用いる場合、硫酸銅の濃度は３０～３００ｇ／ｌであることが好ましく、７０～１５０ｇ／ｌであることがより好ましい。また、このめっき液の塩素イオン濃度は１０～１００ｐｐｍであることが好ましく、４０～７０ｐｐｍであることがより好ましい。
　また、めっき液に用いられる酸性の溶液としては硫酸を用いることが好ましく、硫酸を用いる場合、硫酸の濃度は５０～３００ｇ／ｌであることが好ましく、８０～２００ｇ／ｌであることがより好ましい。
　また、電気めっきするときの電流密度は、０．１～１０Ａ／ｄｍ2であることが好ましく、０．５～４Ａ／ｄｍ2であることがより好ましい。また、電気めっきするときのめっき液の温度は２０～６０℃が好ましく、３０～４０℃がより好ましい。なお、めっき時間についてはめっき層の層厚により異なるため一律に規定することはできないが、通常６００秒以上６０００秒以下程度とすることが好ましい。
　＜レジスト剥離工程＞
　次に、上述のめっき層形成工程により金属回路を形成した後にアルカリ液を用いてレジスト剥離を行なう。レジスト剥離に用いられるアルカリ液は、アルカリ性を示す溶液であればどのようなものでもよいが、アルカリ液自体の安定性やアルカリ液のコストの観点から、水酸化ナトリウムやアルコール系のものを用いることが好ましい。
　また、アルカリ液に水酸化ナトリウムを用いる場合、水酸化ナトリウムの濃度は０．１～５０質量％であることが好ましく、１～１０質量％であることがより好ましい。また、レジスト剥離に用いられるアルカリ液の温度は３０～９０℃であることが好ましく、５０～７０℃であることがより好ましい。なお、レジスト剥離の処理時間は、レジストの剥離状態により異なるため、一律に規定することはできないが、通常２０秒以上１２０秒以下程度とすることが好ましい。
　＜ソフトエッチング工程＞
　次に、下地層１３０をソフトエッチングにより剥離除去することによって、図８に示すような金属回路５０が形成された樹脂フィルムが得られる。下地層に含まれる下地金属層の剥離に用いられる薬品は、どのようなものを用いてもよいが、低コストであるという観点から過硫酸アンモニウムを用いることが好ましい。この過硫酸アンモニウムを用いる場合、過硫酸アンモニウムの濃度は１～２０％であることが好ましく、５～１０％であることがより好ましい。
　また、下地金属層をソフトエッチングするときの処理温度は、２０～６０℃であることが好ましく、３０～４０℃であることがより好ましい。なお、このソフトエッチングの剥離にかける時間は、下地金属層の厚みや薬品の濃度および温度により異なるため、一律に規定することはできないが、通常３０秒以上２００秒以下程度とすることが好ましい。
　また、酸化防止層の剥離に用いられる薬品としては、ニッケルクロム剥離液（商品名：ＮＣ（日本化学工業株式会社製））を用いることが好ましい。また、この薬品を用いる場合、この薬品の濃度は６０～１００％であることが好ましい。この薬品の濃度が６０％より低いと剥離時間がかかるため好ましくない。
　また、酸化防止層をソフトエッチングするときの処理温度は、３５～５５℃であることが好ましい。なお、このソフトエッチングの剥離にかける時間は酸化防止層の厚みや薬品の濃度および温度により異なるため、一律に規定することはできないが、通常２０秒以上３００秒以下程度とすることが好ましい。
　＜樹脂フィルム積層工程＞
　次に、上述のようにして得られた回路付樹脂フィルム（金属回路が形成された樹脂フィルム）の表裏いずれか一方もしくは両方の面に対して、別の樹脂フィルムを積層する方法としては、接着性樹脂７０の付いた樹脂フィルムをラミネートにより回路付樹脂フィルムの片面に貼り合わせる方法、および回路付樹脂フィルムの金属回路形成面に対し接着性樹脂７０を塗布してから金属回路が未だ形成されていない樹脂フィルムをラミネートにより貼り合わせる方法等があり、いずれの方法によっても図９に示すように樹脂フィルムを積層することができる。
　なお、後者の樹脂フィルムの積層方法によれば、金属回路の厚みが厚い場合に金属回路による樹脂フィルムの表面凹凸を少なくすることができることから、より接合強度を高めることができるというメリットがある。
　また、上述の回路付樹脂フィルムの表裏のいずれかの面もしくは両面に対して、別の樹脂フィルム１００を積層するときの温度は、３０～３００℃であることが好ましく、積層にかける圧力は０．１～２０ｋｇ／ｃｍ2であることが好ましい。また、この樹脂フィルムの積層にかける時間は、１秒以上３時間以下であることが好ましい。
　そして、その後導通ビア形成工程を行なうというように、上記で説明した各工程を繰り返すことによって、図１に示されるような本発明の多層積層回路基板を製造することができる。以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
　＜実施例１＞
　実施例１では、金属回路の形成方法としてエッチング法を採用し、以下の各工程により多層積層回路基板を作製した。
　＜導通ビア形成工程＞
　多層積層回路基板に用いられる樹脂フィルム１００として、ロール状に巻かれた長尺状のポリイミドフィルム（長さ５０ｍ、厚さ３８μｍ、商品名：カプトンＥＮ１５０（東レ・デュポン株式会社製））を用いた。この樹脂フィルムの熱膨張係数は、１６ｐｐｍ／℃以上１７ｐｐｍ／℃以下であり、２５０ｍｍ幅でスリット加工されたものを用いた。この樹脂フィルム１００をＵＶ－ＹＡＧレーザ装置にセットし、ＵＶ－ＹＡＧレーザ装置のプログラムを設定して１つのマルチ導通部に対し、１５μｍの内径の導通ビア１２０を３箇所形成した（図４）。
　＜洗浄工程＞
　上記で導通ビア１２０が形成された樹脂フィルム１００を洗浄装置にセットし、下地層の形成工程においてピンホールが発生することを抑制するために樹脂フィルム１００の表面を洗浄した。
　＜下地層形成工程＞
　次に、上記で表面を洗浄した樹脂フィルム１００をスパッタ装置に投入し、真空ポンプにより１×１０-3Ｐａの圧力に設定した上で、イオンガンにＮ2ガスを注入して、それを照射することによって樹脂フィルムの表面を前処理した。その後、スパッタリング法によりＡｒ雰囲気下でＮｉとＣｒとの合金（ＮｉとＣｒとの重量比がＮｉ：Ｃｒ＝８０：２０）からなる酸化防止層を樹脂フィルム上に形成し、その上にＣｕからなる下地金属層を形成することにより下地層１３０を形成した（図５）。
　そして、スパッタ装置の真空状態を解除して下地層１３０が形成された樹脂フィルム１００を取り出し、樹脂フィルム１００の一部をサンプリングした。そして、そのサンプルに対して集束イオンビーム（ＦＩＢ：Focused　Ion　Beam）を照射することにより、断面を観察した。その結果、酸化防止層は厚さ１０ｎｍであり、下地金属層は厚さ３５０ｎｍであることを確認した。さらに導通ビア１２０内にもこれらの下地層１３０が形成されていることを確認した。
　＜めっき層形成工程＞
　次に、下地層が形成された樹脂フィルム１００を銅めっき装置にセットし、硫酸により下地層を活性化させた後に水洗した。その後、めっき液（硫酸２００ｇ／ｌ、硫酸銅９０ｇ／ｌ、塩素イオン濃度５０ｐｐｍからなるもの）を充填しためっき浴に当該樹脂フィルムを浸漬することにより、下地層１３０上に銅めっきを行ない、再度水洗して乾燥させ、樹脂フィルム１００の表面にめっき層１４０を形成した（図１０）。このようにして得られた樹脂フィルムの一部をサンプリングした。そして、そのサンプルに対してＦＩＢを照射することにより、断面を観察したところ、下地層１３０とめっき層１４０とを含む合計の厚さが１８．５μｍであった。
　＜金属回路形成工程＞
　次に、上記のようにしてめっき層１４０を形成した樹脂フィルム１００の表裏の両面に対して、２５０ｍｍ幅のスリット加工されたドライフィルム（商品名：ＮＩＴ２１５（ニチゴー・モートン株式会社製））をラミネートし、金属回路のパターンのマスクを重ね合わせた後、それをロール式の露光装置にセットして露光を行なった。
　その後、現像とエッチングとレジスト剥離とを連続して行なうことができるロール式のエッチング装置に樹脂フィルム１００をセットしてエッチング処理を行ない、金属回路５０を形成した（図８）。この樹脂フィルムをサンプリングし、１００倍の倍率の顕微鏡で金属回路５０の断線、ショート等の検査を行なった。その結果、図８で示される金属回路５０に断線、ショート等の不良は観察されなかった。
　＜樹脂フィルム積層工程＞
　次に、上記のようにして金属回路を形成した樹脂フィルム１００の表裏の両面に、接着性樹脂７０が塗布された厚さ３８μｍのポリイミドフィルム（カプトンＥＮ１５０（東レ・デュポン株式会社製））を貼付け、３層の樹脂フィルム１００と２層の回路層２００とからなる積層体を得た（図９）。
　この積層体の上下の樹脂フィルム１００の全面を５倍の拡大鏡を用いてシワ、エアー噛み等の検査を行なった。その結果、この積層体の上下の樹脂フィルムにシワ、エアー噛み等の不良は観察されなかった。
　＜導通ビア形成工程－２＞
　次に、上述した導通ビア形成工程と同様の方法を用いることによって、上記で得られた積層体の上下の樹脂フィルム１００に対し、各マルチ導通部に３つの導通ビア１２０を形成した（図１１）。その後、上記で導通ビアが形成された積層体の上下の樹脂フィルム１００の表面を洗浄した。
　＜下地層形成工程－２＞
　次に、上記で得られた積層体をスパッタ装置にセットし、上述した下地層形成工程と同一の条件および方法によって、この積層体の上下の樹脂フィルム１００の表面にＮｉ－Ｃｒからなる酸化防止層と、Ｃｕからなる下地金属層とを含む下地層１３０をスパッタリング法により形成した（図１２）。
　そして、上記の下地層を形成した積層体の一部をサンプリングした。そして、そのサンプルに対してＦＩＢを照射することにより断面を観察した。その結果、酸化防止層は厚さ１０ｎｍであり、下地金属層は厚さ３５０ｎｍであることを確認した。
　＜めっき層形成工程－２＞
　次に、Ｃｕめっき装置に上記で得られた下地層を形成した積層体をセットして、上述のめっき層形成工程と同一の条件により上記で形成した下地層の全面にめっき層１４０を形成した（図１３）。その後、この積層体の一部をサンプリングしてＦＩＢを照射して断面を観察した。その結果、この積層体の上下の樹脂フィルム１００上のめっき層１４０と下地層１３０との合計の厚さはいずれも１８．５μｍであることを確認した。
　＜金属回路形成工程－２＞
　次に、上記で得られためっき層を形成した積層体の上下の樹脂フィルム１００に対して、ドライフィルム（商品名：ＮＩＴ２１５（ニチゴー・モートン株式会社製））をラミネートし、次にロール式の露光装置にそれをセットして露光を行なった。
　その後、現像とエッチングとレジスト剥離とを連続して行ない、この積層体の上下の樹脂フィルム１００の表面に金属回路５０を形成した（図１）。以上により本発明の多層積層回路基板を作製した。
　そして、これをサンプリングし、このサンプルを１００倍の顕微鏡を用いて金属回路の断線、ショート等の検査を行なった。その結果、この多層積層回路基板の金属回路に断線、ショート等の不良は観察されなかった。
　＜実施例２～１２＞
　実施例２～１２の多層積層回路基板は、実施例１の多層積層回路基板に対して、マルチ導通部一箇所の導通ビアの個数と導通ビアの内径とが以下の表１に示すように異なることを除き、実施例１と同様の方法により作製した。たとえば、表１中の実施例３は、マルチ導通部１箇所に対し実施例１で形成した導通ビアと同様の導通ビアを５つ形成したことを示し、実施例５は、マルチ導通部一箇所に対し内径が５０μｍの導通ビアを３つ形成したことを示す。
　＜比較例１～３＞
　比較例１～３の多層積層回路基板は、マルチ導通部を形成せず、１つの導通部に対し１つの導通ビアを形成したことを除き、その他は実施例１と同様の方法により作製した（表１参照）。たとえば表１中の比較例１では内径１５μｍの導通ビアを、比較例２では内径５０μｍの導通ビアを、比較例３では内径３００μｍの導通ビアを各導通部当たり１つずつ形成したことを示す。
Figure JPOXMLDOC01-appb-T000001
　＜導通検査＞
　実施例１～１２および比較例１～３の多層積層回路基板に対し、ＬＣＲメータ（品番：ＮＤＨ－２０００（カスタム株式会社製））を用いて、多層積層回路基板の端子両端での導通検査を行なった。その結果、実施例１～１２および比較例１～３のいずれの多層積層回路基板においても導通の異常は観察されなかった。
　実施例１～１２および比較例１～３の多層積層回路基板の金属回路は、およそ２００個のマルチ導通部（比較例においては導通部）が設けられているが、そのうちのマルチ導通部（比較例においては導通部）の１箇所でも断線が生じていれば、導通の異常が計測されることから、多層積層回路基板を作製した段階では、金属回路は断線していないことが明らかとなった。
　＜温度変化サイクル試験＞
　実施例１～１２および比較例１～３の多層積層回路基板に対し、サイクル試験機（型式：ＴＳＡ－４１Ｌ－Ａ（ＥＳＰＥＣ株式会社製））を用いて、２つの異なる設定温度を一定時間間隔で交互に繰り返して保持する温度変化サイクル試験を行なった。具体的には、－４０℃で３０分間保持した後、１２０℃で３０分間保持することを１サイクルとし、５００サイクルごとに導通検査を行なった。回路内に含まれている複数のマルチ導通部のうち、１箇所でも導通不良が起きた時点でサイクル試験を終了することとし、３０００サイクルまで行なった。
　実施例１～１２の多層積層回路基板は、３０００サイクル終了時においても導通不良は認められなかった。これに対し、比較例１の多層積層回路基板は、２０００サイクル終了時に、比較例２の多層積層回路基板は１５００サイクル終了時に、比較例３の多層積層回路基板は１０００サイクル終了時に導通不良が確認された。
　上記の結果から、実施例１～１２の多層積層回路基板は、比較例１～３の多層積層回路基板に比べて、熱が加わったときの金属回路の断線が格段に生じにくいことが明らかとなった。これは、実施例１～１２の多層積層回路基板にマルチ導通部を設けたことによることは明らかである。
　以上のように本発明の実施の形態および実施例について説明を行なったが、上述の実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明によれば、金属回路の断線が生じにくい多層積層回路基板を提供することができる。
　１　多層積層回路基板、５０　金属回路、７０　接着性樹脂、１００　樹脂フィルム、１１０　マルチ導通部、１２０　導通ビア、１３０　下地層、１４０　めっき層、１７０　レジスト、２００　回路層、３０１　リジッド基板、３０２　Ｓｉ基板、４０１　接着金属、４０２　密着金属。

Claims (3)

  1. 　樹脂フィルム（１００）と回路層（２００）とを交互に積層させた積層構造を含む多層積層回路基板（１）であって、
    　前記樹脂フィルム（１００）は、長尺状のものを加工してなり、かつ、１つ以上のマルチ導通部（１１０）を有し、
    　前記マルチ導通部（１１０）は、直径１０μｍ以上３０００μｍ以下の領域を占め、かつ２つ以上の導通ビア（１２０）を有し、
    　前記導通ビア（１２０）は、５μｍ以上３００μｍ以下の内径を有し、
    　前記樹脂フィルム（１００）の厚みをＴとし、前記導通ビア（１２０）の内径をｄとすると、０．３≦ｄ／Ｔ≦２であり、
    　前記回路層（２００）に含まれる金属回路（５０）は、前記樹脂フィルム（１００）上および前記導通ビア（１２０）内に形成され、
    　前記金属回路（５０）は、下地層（１３０）と、該下地層（１３０）上に電気めっきにより形成されるめっき層（１４０）とからなり、
    　前記下地層（１３０）は、酸化防止層と下地金属層とを含み、
    　前記酸化防止層は、Ｎｉ、Ｔｉ、ＣｏおよびＳｉからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金、もしくはＣｒを含む合金により構成され、かつ、その層厚が、２～２０ｎｍであり、
    　前記下地金属層は、Ｃｕ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉおよびＺｎからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成される、多層積層回路基板（１）。
  2. 　請求の範囲第１項に記載の多層積層回路基板（１）を用いる部品または製品。
  3. 　前記製品は、電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、太陽電池、自動車またはロボットのいずれかである、請求の範囲第２項に記載の製品。
PCT/JP2009/064003 2008-08-12 2009-08-07 マルチ導通部を有する多層積層回路基板 WO2010018790A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008207767A JP2010045155A (ja) 2008-08-12 2008-08-12 多層積層回路基板
JP2008-207767 2008-08-12

Publications (1)

Publication Number Publication Date
WO2010018790A1 true WO2010018790A1 (ja) 2010-02-18

Family

ID=41668935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064003 WO2010018790A1 (ja) 2008-08-12 2009-08-07 マルチ導通部を有する多層積層回路基板

Country Status (3)

Country Link
JP (1) JP2010045155A (ja)
TW (1) TW201014476A (ja)
WO (1) WO2010018790A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3910669A1 (en) * 2020-05-11 2021-11-17 Mediatek Inc. Via array design for multi-layer redistribution circuit structure

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10602608B2 (en) 2017-08-22 2020-03-24 Taiyo Yuden Co., Ltd. Circuit board
JP6745770B2 (ja) 2017-08-22 2020-08-26 太陽誘電株式会社 回路基板
JP6783724B2 (ja) * 2017-08-22 2020-11-11 太陽誘電株式会社 回路基板
CN114206000B (zh) * 2021-12-24 2024-09-10 维沃移动通信有限公司 电路板组件和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148739A (ja) * 1995-11-24 1997-06-06 Toray Ind Inc 多層回路板およびその製造方法
JP2002141668A (ja) * 2000-11-01 2002-05-17 Hitachi Ltd 高密度多層配線基板及びその製造方法
JP2004247391A (ja) * 2003-02-12 2004-09-02 Toray Ind Inc 回路基板の製造方法
JP2008181914A (ja) * 2007-01-23 2008-08-07 Sumitomo Electric Ind Ltd 多層プリント配線板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3317652B2 (ja) * 1996-03-04 2002-08-26 イビデン株式会社 多層プリント配線板
JP2002043752A (ja) * 2000-07-27 2002-02-08 Nec Kansai Ltd 配線基板，多層配線基板およびそれらの製造方法
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148739A (ja) * 1995-11-24 1997-06-06 Toray Ind Inc 多層回路板およびその製造方法
JP2002141668A (ja) * 2000-11-01 2002-05-17 Hitachi Ltd 高密度多層配線基板及びその製造方法
JP2004247391A (ja) * 2003-02-12 2004-09-02 Toray Ind Inc 回路基板の製造方法
JP2008181914A (ja) * 2007-01-23 2008-08-07 Sumitomo Electric Ind Ltd 多層プリント配線板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3910669A1 (en) * 2020-05-11 2021-11-17 Mediatek Inc. Via array design for multi-layer redistribution circuit structure
US11776899B2 (en) 2020-05-11 2023-10-03 Mediatek Inc. Via array design for multi-layer redistribution circuit structure

Also Published As

Publication number Publication date
JP2010045155A (ja) 2010-02-25
TW201014476A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
US7523548B2 (en) Method for producing a printed circuit board
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
TWI400024B (zh) 配線基板及其製造方法
US11453823B2 (en) Method for manufacturing transfer film including seed layer, method for manufacturing circuit board by selectively etching seed layer, and etching solution composite
KR20100053964A (ko) 인쇄회로기판 및 그 제조방법
WO2010018790A1 (ja) マルチ導通部を有する多層積層回路基板
JP2005260058A (ja) キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
KR101156414B1 (ko) 프린트 배선 기판의 제조 방법 및 이 제조 방법에 의해 얻어진 프린트 배선 기판
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
EP1513382A2 (en) Conductive sheet having conductive layer with improved adhesion and product including the same
JP4508140B2 (ja) 部品内蔵モジュール
JP6457881B2 (ja) 配線基板及びその製造方法
CN107135608B (zh) 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
KR101156274B1 (ko) 프린트 배선 기판의 제조 방법 및 이 제조 방법에 의해 얻어진 프린트 배선 기판
WO2010021278A1 (ja) 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板
WO2010026895A1 (ja) 多層積層回路基板の製造方法
JP5727592B2 (ja) 複合銅箔及びその製造方法
JP4540100B2 (ja) ２層フレキシブル銅張積層板及びその２層フレキシブル銅張積層板の製造方法
JP2010232585A (ja) 多層配線基板およびその製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP3543348B2 (ja) 多層配線板の製造法
JP3747897B2 (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置
CN117615511A (zh) 具有厚基材铜的柔板及其制作方法
US20120090172A1 (en) Method of manufacturing printed circuit boad
JP5223568B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09806682

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09806682

Country of ref document: EP

Kind code of ref document: A1