JP2000183540A

JP2000183540A - プリント配線基板

Info

Publication number: JP2000183540A
Application number: JP10359111A
Authority: JP
Inventors: Shigeki Hoshino; 茂樹星野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-12-17
Filing date: 1998-12-17
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】プリント配線基板内部の電源層とグランド層
にＥＭＩ対策を施すことにより、信号ラインの高周波動
作には殆ど影響を与えないで、しかも、高周波ノイズの
放射を抑え、従来の実装されたＥＭＩ対策部品を低減す
ることができるプリント配線基板を提供する。【解決手段】多層プリント配線基板において、１層以
上の信号配線層と電源配線層とグランド層とからなり、
電源配線層が２層のグランド層で挟まれた構造で、かつ
電源配線の周囲を磁性体で囲んだ構造を持つことを特徴
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリント配線基板
に関し、特に、電磁放射を抑制するためのプリント配線
基板に関するものである。

【０００２】

【従来の技術】従来、プリント基板でのＥＭＩ対策とし
ては、プリント基板の表面実装面において、デカップリ
ングコンデンサや抵抗を、電源ラインや信号線に挿入す
ることが、主流であった。また、プリント基板配線の表
面に、磁性体入りのソルダーレジストを形成して、シー
ルド効果を持たせたり（特開平９−２８３９３９号公報
参照）、プリント基板の表面や内部に金属層を形成して
シールド効果を持たせる（特開平２−３２２１４０号公
報、特開平５−２８３８２２号公報参照）方法が知られ
ている。

【０００３】

【発明が解決しようとする課題】通常、部品やＩＣが実
装されたプリント配線基板には、信号配線と電源とグラ
ンドが存在する。そして、高周波のノイズは信号線に流
れるが、電源ラインにも流れ、実装のすべてのＩＣの電
源が、電源ラインにつながっていることから、高周波の
ノイズの多くが、電源ラインを流れていると考えられ
る。

【０００４】しかし、従来の技術では、主に、信号線の
みの対策を考慮しており、電源−グランド間に流れる高
周波電流を考えていない。信号線に対する対策のみで
は、プリント配線基板全体におけるノイズの拡散を、あ
まり抑えることができない。また、信号線に過度に対策
を行うと、信号の周波数特性が悪くなり、高周波動作が
困難になる。

【０００５】従って、従来のプリント基板では、多くの
高周波電流が流れている電源−グランド層に、デカップ
リングコンデンサを、部品として搭載するのみであっ
た。この際、前記コンデンサは、高周波ではインダクタ
的に働くようになり、高周波電流が流れ難くなる。この
ため、前記コンデンサだけでは、ＩＣなどから発生する
より高周波の電流の拡散を防ぐのが難しい。そこで、プ
リント基板内部に形成されている電源とグランドとに対
するＥＭＩ対策を行うことが、極めて重要となってい
る。

【０００６】本発明は、上記事情に基づいてなされたも
ので、その目的は、プリント配線基板内部の電源層とグ
ランド層にＥＭＩ対策を施すことにより、信号ラインの
高周波動作には殆ど影響を与えないで、しかも、高周波
ノイズの放射を抑え、従来の実装されたＥＭＩ対策部品
を低減することができるプリント配線基板を提供するこ
とにある。

【０００７】

【課題を解決するための手段】このため、本発明のプリ
ント配線基板では、多層プリント配線基板において、１
層以上の信号配線層と電源配線層とグランド層とからな
り、電源配線層が２層のグランド層で挟まれた構造を持
つことを特徴とする。

【０００８】この場合、本発明の実施の形態として、前
記電源配線層は、表面に設けられたＬＳＩの電源ごとに
配線化されており、前記グランド層は、層間を配線する
ビアホールおよびその周りを除いて、プリント基板全体
に拡がっている金属板であること、前記電源配線層とグ
ランド層との間において、磁性体材料が電源配線を覆う
ように構成され、また、その他の部分には絶縁誘電体が
形成されていること、更には、前記電源配線層に形成さ
れた電源配線の上下に、配線の幅よりもわずかに大きい
幅の磁性体薄膜が形成され、かつ、前記電源配線が磁性
体薄膜で覆われている構造であって、前記グランド層と
の間には絶縁誘電体が形成されていることが好ましい。

【０００９】更に、前記電源配線層とグランド層との間
において、前記磁性体材料あるいは磁性薄膜の周囲に、
誘電損失が大きい絶縁誘電体が形成されていること、ま
た、前記プリント配線基板の内部の電源配線層と、表面
に実装されたＩＣの電源ピンとの間に存在する層間ビア
ホールの内部に、誘電損失の大きな誘電体あるいは絶縁
質または金属質磁性体が、埋め込まれていることも有効
である。

【００１０】このように、ＩＣの電源ラインを通して拡
散する高周波電流の拡散を防ぐために、プリント配線基
板内の電源配線層とグランド層の間において、配線化さ
れた電源ラインを取り囲むように磁性体を形成したり、
配線化された電源ラインの上下に周囲を囲むように磁性
体薄膜を形成したり、それらの磁性体の周囲に誘電損失
の大きい誘電体を形成したり、それらの方法に加えて、
電源配線のためにビアホールの中に誘電損失の大きい誘
電体や磁性体を挿入することで、電源ラインのインピー
ダンスを大きくすることができ、高周波電流が電源ライ
ンに流れに難くなり、ＩＣの電源ピンに取り付けられた
デカップリングコンデンサに多く流れるようになる。

【００１１】この場合、それだけでは、電源ラインへの
高周波電流の拡散の抑制が不十分ならば、電源配線ライ
ンとグランド層の間に磁性体をラインの周囲のみに配置
し、あるいは、電源配線を取り囲むように上下に磁性体
薄膜を形成し、あるいは、それらの磁性体の周囲に誘電
損失が大きな誘電体を配置したり、それらと合わせてビ
アホール中に誘電損失の大きい誘電体や磁性体を挿入す
ることにより、電源ラインのインピーダンスを、更に高
めることができる。また、併せて、高周波電流の減衰を
も増加させることができるので、ＥＭＩ放射の、より大
きな抑制が可能になる。また、この構造のプリント配線
基板では、外部からのノイズに対しても、その電流が流
れに難いことと、高周波での大きな減衰特性により、そ
の影響を低減することが可能となる。

【００１２】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して、詳細に説明する。図１は、本発明
の実施の形態を説明するためのプリント配線基板の構成
断面図であって、ここでは、配線化された電源ライン
（電源配線層）１１上に磁性体１２が、電源ライン１１
を覆うように、設けられており、その上下には、２つの
グランド層１３が配置され、また、電源配線層１１との
間には誘電体１７が設けられる。そして、更に、そのグ
ランド層１３の外側には、信号配線層１４、１５、１６
が、誘電体１７を挟んで、設けられている。

【００１３】磁性体としては、絶縁体の磁性体（酸化
物、アモルファス、多層膜など）や金属系磁性体や磁
性薄膜が使用できる。本発明においては、磁性体がプリ
ント配線基板全体に拡がっていないので、金属系材料で
生じ易いビアホールにおけるショート問題は生じない。
また、電源ラインを覆うように、磁性体が形成されてい
るため、電源ラインに流れる高周波電流によって生じる
高周波磁界を、電源ラインの周囲に閉じ込めることがで
き、周囲への影響の低減を抑えられる。そのために配線
のインピーダンスを高めることが可能になる。

【００１４】一般に、磁性体の透磁率は、図２に示す周
波数特性を有しており、ある周波数より高い周波数で
は、実部より虚部のほうが大きくなる。そのような周波
数範囲では、磁性体による吸収が大きくなるので、その
周波数が、プリント配線基板に搭載されたＩＣの最高動
作周波数よりも大きくなるような材料を、適宜、選択す
ることが必要となる。しかし、この磁性体の高周波での
吸収特性は、電源ラインに流れる高周波電流が原因とな
っている、所謂、高周波の不要電磁放射の抑制を増加さ
せることに利用できるのである。

【００１５】更に、場合によっては、図３に示すよう
に、電源ラインを取り囲んだ磁性体の周囲に、高周波で
誘電損失の大きな誘電体を配置する構造することによ
り、高周波領域での吸収特性を更に大きくできるので、
ＥＭＩ抑制効果に有効になる。なお、誘電損失の大きな
誘電体としては、グラファイト粒子などをエポキシ樹脂
に混入した複合材料が利用できる。

【００１６】また、図１や図３に示した構造に加えて、
図４に示したように、ＩＣなどの電源ピンに接続するた
めに設けられる、層間を跨ぐビアホールの穴の中に、誘
電損失の大きな誘電体や磁性体を挿入する構造にするこ
とによっても、よりインピーダンスの増加と吸収増加を
図ることができるから、ＥＭＩ抑制の効果が増強され
る。

【００１７】以上のような構造のプリント配線基板によ
って、電源とグランド層に対するインピーダンスが高め
られ、かつ、動作周波数よりも高い周波数の電流の吸収
が高められ、大きなＥＭＩの抑制効果が実現できる。

【００１８】

【実施例】（実施例１）次に、本発明の具体例を挙げて
説明する。ここでは、プリント配線基板として以下のよ
うなものを製作した。即ち、配線材としてＣｕを用いた
信号層および電源層の厚みを３５μｍとし、グランド層
の厚さを１８μｍとした。

【００１９】図１に示した構造で、１層の電源層の上下
にグランド層が配置され、その間には，誘電体として，
厚さ：０.６ｍｍのガラスエポキシ樹脂を形成した。電
源配線層は約１ｍｍの幅に配線化され、そのラインの上
下に密着して、磁性体を形成した。ガラスエポキシ樹脂
上に、電極配線幅より大きなパターンを刳り抜いた、厚
さ：１００μｍのガラスエポキシ樹脂（プリプレグ）を
貼り付け、そのパターン溝中に、平均粒径：８μｍのＮ
ｉ−Ｚｎフェライト粒子をエポキシ樹脂に混合した複合
体を、塗り込み、これを２つ、用意し、一方の磁性体表
面に、厚さ：約３５μｍで、幅：１ｍｍのＣｕ配線を形
成した後、もう一方のものと重ね合わせて、加圧加熱
し、貼り合わせた。

【００２０】この複合磁性体の透磁率は、図５のような
周波数特性であった。上下のグランド層は、ピアホール
とその周囲を除いたプリント配線基板の大きさの、一枚
もののＣｕ材で形成されている。また、グランド層の外
側に、図２に示すように、信号層を形成している。

【００２１】このような断面構造を持つプリント配線基
板のＥＭＩ放射特性を測定するために、プリント配線基
板の信号層表面に２０ＭＨｚの水晶発振器と送受信用の
ドライバＩＣ（ＨＣ２４４）とを、プリント基板中央に
おいて直線状になるように、配置し、送信ドライバの出
力ピンと受信ドライバの入力ピンとを、０．５ｍｍの配
線ライン（信号層）で接続した。

【００２２】また、水晶発振器とドライバＩＣの電源ピ
ンとグランドには、それぞれ、デカップリングコンデン
サとして、０．１μＦのチップコンデンサを接続した。
電源ピンは、ビアホールで、内層の電源配線層と接続さ
れている。受信ドライバの出力ピンには、負荷として５
ｐＦのチップコンデンサを接続し、また、電源には、外
部から直流５ｖを供給した。なお、比較のため、磁性体
が存在していないプリント配線基板も用意した。この基
板は磁性体がないだけで、後は全て上記のものと同じで
ある。

【００２３】以上のように回路が形成されたプリント配
線基板について、そのＥＭＩ放射特性を電波暗室内で、
３ｍ法を用いて測定を行った。磁性体がない基板を測定
したところ、垂直偏波の放射電界強度が、クロック周波
数の倍数である１６０ＭＨｚで、最大の約４０ｄＢμｖ
／ｍであった。

【００２４】一方、磁性体が存在するプリント配線基板
についての同様の測定の結果は、放射電界強度が、全周
波数で、磁性体がないものより小さくなっており、１６
０ＭＨｚにおいて、約３６ｄＢμｖ／ｍとなり、最大、
約４ｄＢ低減された。

【００２５】（実施例２）この実施例は、実施例１と同
じように、プリント配線基板を作成する際に、図１に示
したように、磁性体として、厚さ：約３μｍのＦｅＣｏ
Ｂの薄膜を作成した。まず、下地の膜として、アルゴン
雰囲気中（１ｍｔｏｒｒ）で、スパッタ法により、ガラ
スエポキシ樹脂上にＦｅＣｏＢのターゲットを用いて、
薄膜を形成した。この際、マスクにより、電源配線より
大きい幅（約１．５ｍｍ程度）に作成した。

【００２６】しかる後、実施例１と同じ厚さと幅のＣｕ
配線を形成し、その後で、下地の磁性薄膜作成時と同じ
条件で、同じ薄膜を電源配線の上に作成した。その薄膜
の特性は、２０ＭＨｚの比透磁率が約１０００（虚部は
殆どゼロ）であり、約３００ＭＨｚ以上では、比透磁率
の実部の値が虚部の値より小さくなる。なお、その他の
条件は実施例１と同じにした。更に、表面に実装する回
路部品も、実施例１と同じに作成した。

【００２７】以上のように回路が形成されたプリント配
線基板について、そのＥＭＩ放射特性を電波暗室内で、
３ｍ法を用いて、測定を行った。そして、この実施例２
で作成したプリント配線基板に対する測定の結果、放射
電界強度は、全周波数で実施例１の磁性体がない場合よ
り小さくなっており、最大の放射電界強度の低減は、２
００ＭＨｚで、約５ｄＢであった。

【００２８】（実施例３）この実施例では、実施例１と
同じように、プリント配線基板を作成する際に、図３に
示したように、磁性体の外側に、誘電損失の大きな誘電
体を磁性体を覆うように形成した。ここで用いた誘電体
は、平均粒径１０μｍのグラファイト粒子をエポキシ樹
脂に混入した複合体（グラファイト比率は約１０％程
度）を、厚さ：５０μｍに形成したもので、この誘電体
の誘電率は、約１５程度で、１００ＭＨｚでの、ｔａｎ
δは約０．２程度であった。また、磁性体としては、実
施例２と同じ磁性薄膜を用い、電源ラインの上下に作成
した。従って、その薄膜の特性は実施例２と同じであ
る。その他の条件は、実施例１と同じにし、また、表面
に実装する回路部品も、実施例１と同じに作成した。

【００２９】以上のように回路が形成されたプリント配
線基板について、そのＥＭＩ放射特性を電波暗室内で、
３ｍ法を用いて測定を行った。そして、この実施例３で
作成したプリント配線基板に対する測定の結果、放射電
界強度は、全周波数で実施例１の磁性体がない場合より
小さくなっており、さらに、実施例１の磁性体がある場
合よりもほぼ全周波数域で、同じか、それ以下の値が得
られた。また、最大の放射電界強度の低減は、２００Ｍ
Ｈｚでの約３ｄＢであった。

【００３０】（実施例４）この実施例では、実施例１と
同じ構造のプリント配線基板において、電源ラインに形
成されているビアホールが約１ｍｍである。Ｃｕメッキ
膜が存在するために、穴径はそれ以下になるが、その穴
の中に、実施例１で用いた、固化する前の状態の混合磁
性体を、真空注入法により挿入した。その他の条件は、
実施例１と全く同じにし、回路も同じに製作した。

【００３１】以上のように回路が形成されたプリント配
線基板について、そのＥＭＩ放射特性を電波暗室内で、
３ｍ法を用いて測定を行った。この実施例４で作成した
プリント配線基板に対する測定の結果、放射電界強度
は、全周波数で実施例１の磁性体がある場合と比べるて
みると、ほぼ全周波数域で同じか、それ以下の値となっ
ている。そして、最大の放射電界強度の低減は４００Ｍ
Ｈｚで、約２ｄＢであった。なお、ビアホールには、実
施例２で用いたのと同じ、誘電損失の大きい誘電体を挿
入した場合で、最大約１ｄＢ程度の低減効果が得られ
た。

【００３２】

【発明の効果】以上詳述したように、本発明では、電源
層を配線化し、かつ、電源配線ラインとグランド層の間
において磁性体をラインの周囲のみに配置し、あるい
は、電源配線を取り囲むように、上下に磁性体薄膜を形
成し、あるいは、それらの磁性体の周囲に誘電損失が大
きな誘電体を形成し、あるいは、それらと合わせて、ビ
アホール中に誘電損失の大きい誘電体や磁性体を挿入す
ることなどにより、電源ラインのインピーダンスを更に
高めることができるので、高周波電流が電源ラインに流
れ難くなる。従って、高周波電流は、ＩＣの電源ピンに
取り付けられたデカップリングコンデンサに対して、殆
どが流れるようになり、わずかな拡散電流に対して、高
周波での減衰の増加によって、これを減少させることが
できるので、ＥＭＩ放射の大幅な抑制が可能になる。

【図面の簡単な説明】

【図１】本発明のプリント配線基板の一実施形態を示す
構成断面図である。

【図２】一般の磁性体の透磁率の周波数特性を示す概略
図である。

【図３】本発明のプリント配線基板の一実施形態を示す
構成断面図である。

【図４】本発明のプリント配線基板の一実施形態を示す
構成断面図である。

【図５】実施例１で使用した磁性体の透磁率の周波数特
性を示す図である。

【符号の説明】１１電源配線（電源配線層）１２磁性体１３グランド層１４、１５、１６信号層１７誘電体２１電源配線（電源配線層）２２磁性薄膜２３誘電損失の大きい誘電体２４グランド層２５、２６、２７信号層２８誘電体３１電源配線（電源配線層）３２磁性薄膜３３グランド層３４、３５、３６信号層３７ビアホール３８ＩＣ３９電源ピンと配線４０誘電損失の大きい誘電体あるいは磁性体４１誘電体

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１１月１５日（１９９９．１１．
１５）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】

【課題を解決するための手段】このため、本発明では、
多層プリント配線基板において、１層以上の信号配線層
と電源配線層とグランド層とからなり、電源配線層は、
２層のグランド層で挟まれ、表面に設けられたＬＳＩの
電源ごとに配線化されており、前記グランド層は、層間
を配線するビアホールおよびその周りを除いて、プリン
ト基板全体に拡がっている金属板である構造において、
前記電源配線層とグランド層との間において、磁性体材
料が電源配線を覆うように構成され、また、その他の部
分には絶縁誘電体が形成されていることを特徴とする。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】この場合、本発明の実施の形態として、前
記電源配線層に形成された電源配線の上下に、配線の幅
よりもわずかに大きい幅の磁性体薄膜が形成され、か
つ、前記電源配線が磁性体薄膜で覆われている構造であ
って、前記グランド層との間には絶縁誘電体が形成され
ていることが好ましい。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】

【発明の効果】本発明は、以上詳述したようになり、多
層プリント配線基板において、１層以上の信号配線層と
電源配線層とグランド層とからなり、電源配線層は、２
層のグランド層で挟まれ、表面に設けられたＬＳＩの電
源ごとに配線化されており、前記グランド層は、層間を
配線するビアホールおよびその周りを除いて、プリント
基板全体に拡がっている金属板である構造において、前
記電源配線層とグランド層との間において、磁性体材料
が電源配線を覆うように構成され、また、その他の部分
には絶縁誘電体が形成されている。従って、磁性体材料
の含有率を多くし、透磁率の高い材料としても、電極、
グランド、信号配線間など、多くのビアホールを形成す
る際に、電極間でのショートを回避でき、磁性体材料の
選択性が拡大でき、電源ラインのインピーダンスを更に
高め、高周波電流が電源ラインに流れ難くなる。その結
果、高周波電流は、ＩＣの電源ピンに取り付けられたデ
カップリングコンデンサに対して、殆どが流れるように
なり、僅かな拡散電流に対して、高周波での減衰の増加
によって、これを減少させることができるので、ＥＭＩ
放射の大幅な抑制が可能になる。

Claims

【特許請求の範囲】

【請求項１】多層プリント配線基板において、１層以
上の信号配線層と電源配線層とグランド層とからなり、
電源配線層が２層のグランド層で挟まれた構造を持つこ
とを特徴とするプリント配線基板。
【請求項２】前記電源配線層は、表面に設けられたＬ
ＳＩの電源ごとに配線化されており、前記グランド層
は、層間を配線するビアホールおよびその周りを除い
て、プリント基板全体に拡がっている金属板であること
を特徴とする請求項１に記載のプリント配線基板。
【請求項３】前記電源配線層とグランド層との間にお
いて、磁性体材料が電源配線を覆うように構成され、ま
た、その他の部分には絶縁誘電体が形成されていること
を特徴とする請求項１あるいは２に記載のプリント配線
基板。
【請求項４】前記電源配線層に形成された電源配線の
上下に、配線の幅よりもわずかに大きい幅の磁性体薄膜
が形成され、かつ、前記電源配線が磁性体薄膜で覆われ
ている構造であって、前記グランド層との間には絶縁誘
電体が形成されていることを特徴とする請求項１〜３の
何れかに記載のプリント配線基板。
【請求項５】前記電源配線層とグランド層との間にお
いて、前記磁性体材料あるいは磁性薄膜の周囲に、誘電
損失が大きい絶縁誘電体が形成されていることを特徴と
する請求項４に記載のプリント配線基板。
【請求項６】前記プリント配線基板の内部の電源配線
層と、表面に実装されたＩＣの電源ピンとの間に存在す
る層間ビアホールの内部に、誘電損失の大きな誘電体あ
るいは絶縁質または金属質磁性体が、埋め込まれている
ことを特徴とする請求項３〜５の何れかに記載のプリン
ト配線基板。