CN114666991A - 一种板材混合印制电路板及其制作方法 - Google Patents
一种板材混合印制电路板及其制作方法 Download PDFInfo
- Publication number
- CN114666991A CN114666991A CN202210181191.0A CN202210181191A CN114666991A CN 114666991 A CN114666991 A CN 114666991A CN 202210181191 A CN202210181191 A CN 202210181191A CN 114666991 A CN114666991 A CN 114666991A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- copper
- prepreg
- clad substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000010410 layer Substances 0.000 claims abstract description 55
- 239000002344 surface layer Substances 0.000 claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 9
- 239000010949 copper Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 claims abstract description 8
- 238000007747 plating Methods 0.000 claims abstract description 5
- 238000003801 milling Methods 0.000 claims abstract description 3
- 239000003292 glue Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000003825 pressing Methods 0.000 claims description 13
- 239000011148 porous material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 19
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000005553 drilling Methods 0.000 description 9
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/068—Apparatus for etching printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种板材混合印制电路板及其制作方法，其中制作方法包括：逐一在各覆铜基板上刻蚀预设的内层线路；在第三半固化片的上下表面均顺次设置第三覆铜基板、第二半固化片、第二覆铜基板、第一半固化片Ⅰ、第一覆铜基板以及第一半固化片Ⅱ，并将各相互迭设的覆铜基板和半固化片压合成线路板；在开设各线路板孔内以及线路板上下表面镀铜；逐一在镀铜后的线路板上下表层刻蚀预设的外层线路；在线路板表面印刷上阻焊油墨，并将阻焊油墨后的线路板铣出预设的外型，获得板材混合印制电路板；其中板材混合印制电路板采用上述制作方法制作而成。本发明通过将非信号层或者对信号要求不高的层替换为介电损耗大的材料，合理降低材料成本。
Description
技术领域
本发明涉及一种板材混合印制电路板及其制作方法，属于电路板制备技术领域。
背景技术
随着5G、云计算、大数据和人工智能等技术的应用加快，全球正在经历一场信息革命。服务器产品不断更新换代，依次经历Purley平台、Whitley平台和Eagle Stream平台。而印制电路板以及全球第二大铜箔基板(CCL)作为承载走线的关键载体，也在不断发展，产品对插损的需求与日俱增。
本领域技术人员根据CCL的介电损耗将CCL划分为STD Loss等级、Mid Loss等级、Low Loss等级、Very Low Loss等级以及Ultra Low Loss等级。其中，STD Loss等级的介电损耗大于0.015，Mid Loss等级的介电损耗为0.01～0.015，Low Loss等级的介电损耗为0.007～0.010，Very Low Loss等级的介电损耗为0.005～0.007，Ultra Low Loss等级的介电损耗为0.003～0.005。CCL的等级越高，介电损耗越小，产品价格越高。其中，Low Loss等级相对于Mid Loss等级价格增加15％～54％，Very Low Loss等级相对于Low Loss等级价格增加25％～100％。
目前，印制电路板产品大多使用单一材料进行压合制作，为了能够满足产品对插损的需求，在选材料会使用Very Low Loss等级及以上等级的材料进行制作。然而，在不断更新换代中，印制电路板的层数也不断增加，造成材料成本显著增加。
因此，为了降低成本，本申请提供一种板材混合印制电路板及其制作方法。
发明内容
本发明的目的在于克服现有技术中的不足，提供一种板材混合印制电路板及其制作方法，通过将非信号层或者对信号要求不高的层替换为介电损耗大的材料，合理降低材料成本。
为达到上述目的，本发明是采用下述技术方案实现的：
一方面，本发明提供一种板材混合印制电路板的制作方法，包括以下步骤：
获取第一覆铜基板、第二覆铜基板、第三覆铜基板、第一半固化片Ⅰ、第一半固化片Ⅱ、第二半固化片以及第三半固化片；
逐一在各覆铜基板上刻蚀预设的内层线路；
在第三半固化片的上下表面均顺次设置第三覆铜基板、第二半固化片、第二覆铜基板、第一半固化片Ⅰ、第一覆铜基板以及第一半固化片Ⅱ，并将各相互迭设的覆铜基板和半固化片压合成线路板；
在压合后的线路板上开设预设的线路板孔，并逐一处理各线路板孔孔壁的胶渣；
在开设各线路板孔内以及线路板上下表面镀铜；
逐一在镀铜后的线路板上下表层刻蚀预设的外层线路；
在线路板表面印刷上阻焊油墨，并将阻焊油墨后的线路板铣出预设的外型，获得板材混合印制电路板；
所述第一覆铜基板、第一半固化片Ⅰ以及第一半固化片Ⅱ的介电损耗均为0.003～0.007；
所述第二覆铜基板和第二半固化片的介电损耗均为0.007～0.010；
所述第三覆铜基板和第三半固化片的介电损耗均为0.010～0.015。
进一步地，所述第一覆铜基板、第一半固化片Ⅰ以及第一半固化片Ⅱ的介电损耗均为0.003～0.005。
进一步地，所述将各相互迭设的覆铜基板和半固化片压合成线路板的压合参数包括：
温升：3.0～3.5℃/min；
上压点：90～100℃；
固化时间：大于190℃*130min；
压力：450～500PSI。
进一步地，所述在压合后的线路板上开设预设的线路板孔的开孔参数包括：
转速：100～105Kr/min；
进刀速：1.2～1.25m/min；
退刀速：14～15m/min；
钻针寿命：500～800hits；
孔径：0.25mm。
进一步地，所述逐一处理各线路板孔孔壁的胶渣的除胶程序参数包括：
Plasma除胶量：25～40mg/100cm2；
Desmear除胶量：25～40mg/100cm2。
另一方面，本发明提供一种板材混合印制电路板，通过上述的板材混合印制电路板的制作方法制作而成。
进一步地，所述的板材混合印制电路板包括2个对称设置的迭设层，各迭设层均包括顺次设置的电源层、普通接地层、信号层和外表层；
所述信号层的介电损耗均为0.003～0.007；
所述普通接地层的介电损耗均为0.007～0.010；
所述电源层的介电损耗均为0.010～0.015。
进一步地，所述信号层的介电损耗均为0.003～0.005。
与现有技术相比，本发明所达到的有益效果：
通过将非信号层或者对信号要求不高的层替换为介电损耗大的材料，合理降低材料成本。即对信号要求高的第一覆铜基板、第一半固化片Ⅰ和第一半固化片Ⅱ使用介电损耗小的材料，对信号要求不高的第二覆铜基板和第二半固化片使用介电损耗一般的材料，对非信号层的第三覆铜基板和第三半固化片使用介电损耗大的材料。因材料替代层不是对信号要求高的层，对信号传输层没有影响，因此能够实现在不影响印制电路板插损的情况下，有效降低制作成本。
附图说明
图1所示为本发明板材混合印制电路板的制作方法的一种实施例流程图；
图2所示为本发明板材混合印制电路板的一种实施例结构示意图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
实施例1
本实施例提供一种板材混合印制电路板的制作方法，其特征是，包括以下步骤：
S1获取第一覆铜基板、第二覆铜基板、第三覆铜基板、第一半固化片Ⅰ、第一半固化片Ⅱ、第二半固化片以及第三半固化片；
S2逐一在各覆铜基板上刻蚀预设的内层线路；
S3在第三半固化片的上下表面均顺次设置第三覆铜基板、第二半固化片、第二覆铜基板、第一半固化片Ⅰ、第一覆铜基板以及第一半固化片Ⅱ，并利用压机将各相互迭设的覆铜基板和半固化片压合成线路板；
S4利用钻孔机在压合后的线路板上开设预设的线路板孔，并利用Plasma和desmear逐一处理各线路板孔孔壁的胶渣；
S5在开设各线路板孔内以及线路板上下表面镀铜；
S6逐一在镀铜后的线路板上下表层刻蚀预设的外层线路；
S7在线路板表面印刷上阻焊油墨，并将阻焊油墨后的线路板铣出预设的外型，获得板材混合印制电路板。
应用中，第一覆铜基板、第一半固化片Ⅰ以及第一半固化片Ⅱ的介电损耗均为0.003～0.007；第二覆铜基板和第二半固化片的介电损耗均为0.007～0.010；第三覆铜基板和第三半固化片的介电损耗均为0.010～0.015。
本实施例应用时，第一覆铜基板、第一半固化片Ⅰ以及第一半固化片Ⅱ的介电损耗均为0.003～0.005。
本发明通过将非信号层或者对信号要求不高的层替换为介电损耗大的材料，合理降低材料成本。即对信号要求高的第一覆铜基板、第一半固化片Ⅰ和第一半固化片Ⅱ使用介电损耗小的材料，对信号要求不高的第二覆铜基板和第二半固化片使用介电损耗一般的材料，对非信号层的第三覆铜基板和第三半固化片使用介电损耗大的材料。因材料替代层不是对信号要求高的层，对信号传输层没有影响，因此能够实现在不影响印制电路板插损的情况下，达到降低制作成本的目的。
实施例2
在实施例1的基础上，本实施例具体介绍了压合参数、开孔参数以及除胶程序参数，具体如下：
(一)压合参数
第一覆铜基板、第二覆铜基板、第三覆铜基板、第一半固化片Ⅰ、第一半固化片Ⅱ、第二半固化片以及第三半固化片的固化参数条件不同，本实施例利用热压机将各相互迭设的覆铜基板和半固化片压合成线路板的压合参数，具体参见表1。
表1热压机压合参数
(二)开孔参数
利用钻孔机在压合后的线路板上钻出预先设计的孔，使用第一覆铜基板、第二覆铜基板、第三覆铜基板、第一半固化片Ⅰ、第一半固化片Ⅱ、第二半固化片以及第三半固化片的硬度和弹性模量有差异，所以使用的钻孔程序也不同，各材料的0.25mm孔径的钻孔参数中钻速、进刀速、退刀速、钻针寿命均有差异，本实施例利用钻孔机在压合后的线路板上开设预设的线路板孔的开孔参数，具体参见表2。
表2钻孔机的开孔参数
(三)除胶程序参数
利用Plasma和desmear对孔壁进行除胶渣处理，第一覆铜基板、第二覆铜基板、第三覆铜基板、第一半固化片Ⅰ、第一半固化片Ⅱ、第二半固化片以及第三半固化片的的除胶量不同，本实施例利用Plasma和desmear逐一处理各线路板孔孔壁的胶渣的除胶程序参数，具体见表3。
表3 Plasma和desmear的除胶程序参数
实施例3
本实施例详细介绍了一种板材混合印制电路板，是通实施例1或2记载的板材混合印制电路板的制作方法制作而成。
本实施例的板材混合印制电路板包括2个对称设置的迭设层，各迭设层均包括顺次设置的电源层、普通接地层、信号层和外表层。
其中，信号层的介电损耗均为0.003～0.007，进一步优选为0.003～0.005；普通接地层的介电损耗均为0.007～0.010；电源层的介电损耗均为0.010～0.015。
应用中，参考图2，信号层包括各第一覆铜基板、第一半固化片Ⅰ以及第一半固化片Ⅱ；普通接地层包括各第二覆铜基板和第二半固化片；电源层包括第三覆铜基板和第三半固化片；外表层为铜箔。
综上实施例，本发明通过合理设置电源层、普通接地层、信号层和外表层的材料，实现在不降低印制电路板信号传输的情况下，有效降低制作成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (8)
1.一种板材混合印制电路板的制作方法，其特征是，包括以下步骤：
获取第一覆铜基板、第二覆铜基板、第三覆铜基板、第一半固化片Ⅰ、第一半固化片Ⅱ、第二半固化片以及第三半固化片；
逐一在各覆铜基板上刻蚀预设的内层线路；
在第三半固化片的上下表面均顺次设置第三覆铜基板、第二半固化片、第二覆铜基板、第一半固化片Ⅰ、第一覆铜基板以及第一半固化片Ⅱ，并将各相互迭设的覆铜基板和半固化片压合成线路板；
在压合后的线路板上开设预设的线路板孔，并逐一处理各线路板孔孔壁的胶渣；
在开设各线路板孔内以及线路板上下表面镀铜；
逐一在镀铜后的线路板上下表层刻蚀预设的外层线路；
在线路板表面印刷上阻焊油墨，并将阻焊油墨后的线路板铣出预设的外型，获得板材混合印制电路板；
所述第一覆铜基板、第一半固化片Ⅰ以及第一半固化片Ⅱ的介电损耗均为0.003~0.007；
所述第二覆铜基板和第二半固化片的介电损耗均为0.007~0.010；
所述第三覆铜基板和第三半固化片的介电损耗均为0.010~0.015。
2.根据权利要求1所述的板材混合印制电路板的制作方法，其特征是，所述第一覆铜基板、第一半固化片Ⅰ以及第一半固化片Ⅱ的介电损耗均为0.003~0.005。
3.根据权利要求1所述的板材混合印制电路板的制作方法，其特征是，所述将各相互迭设的覆铜基板和半固化片压合成线路板的压合参数包括：
温升：3.0~3.5℃/min；
上压点：90~100℃；
固化时间：大于190℃*130min；
压力：450~500 PSI。
4.根据权利要求1所述的板材混合印制电路板的制作方法，其特征是，所述在压合后的线路板上开设预设的线路板孔的开孔参数包括：
转速：100~105 Kr/min；
进刀速：1.2~1.25 m/min；
退刀速：14~15 m/min；
钻针寿命：500~800 hits；
孔径：0.25mm。
5.根据权利要求1所述的板材混合印制电路板的制作方法，其特征是，所述逐一处理各线路板孔孔壁的胶渣的除胶程序参数包括：
Plasma 除胶量：25~40 mg/100cm2；
Desmear 除胶量：25~40 mg/100cm2。
6.一种板材混合印制电路板，其特征是，通过权利要求1-5任一项所述的板材混合印制电路板的制作方法制作而成。
7.根据权利要求6所述的板材混合印制电路板，其特征是，包括2个对称设置的迭设层；各迭设层均包括顺次设置的电源层、普通接地层、信号层和外表层；
所述信号层的介电损耗均为0.003~0.007；
所述普通接地层的介电损耗均为0.007~0.010；
所述电源层的介电损耗均为0.010~0.015。
8.根据权利要求7所述的板材混合印制电路板的制作方法，其特征是，所述信号层的介电损耗均为0.003~0.005。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210181191.0A CN114666991B (zh) | 2022-02-25 | 2022-02-25 | 一种板材混合印制电路板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210181191.0A CN114666991B (zh) | 2022-02-25 | 2022-02-25 | 一种板材混合印制电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114666991A true CN114666991A (zh) | 2022-06-24 |
| CN114666991B CN114666991B (zh) | 2024-01-23 |
Family
ID=82026576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210181191.0A Active CN114666991B (zh) | 2022-02-25 | 2022-02-25 | 一种板材混合印制电路板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114666991B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153975A (ja) * | 1994-11-30 | 1996-06-11 | Oki Electric Ind Co Ltd | 多層プリント配線板 |
| JPH10163636A (ja) * | 1996-12-02 | 1998-06-19 | Nec Corp | 多層プリント基板及びその製造方法 |
| JP2000183540A (ja) * | 1998-12-17 | 2000-06-30 | Nec Corp | プリント配線基板 |
| JP2007096159A (ja) * | 2005-09-30 | 2007-04-12 | Alaxala Networks Corp | 多層プリント配線板 |
| US20070164435A1 (en) * | 2006-01-13 | 2007-07-19 | Elpida Memory, Inc. | Semiconductor device |
| JP2013239511A (ja) * | 2012-05-14 | 2013-11-28 | Mitsubishi Electric Corp | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 |
| CN105792538A (zh) * | 2016-03-31 | 2016-07-20 | 胜宏科技（惠州）股份有限公司 | 一种动力电池线路板的内层铜板露铜制作方法 |
| CN106961801A (zh) * | 2017-04-06 | 2017-07-18 | 宜兴硅谷电子科技有限公司 | 一种恒定线宽公差印刷线路板的制作方法 |
| CN109716872A (zh) * | 2016-08-31 | 2019-05-03 | 阿莫善斯有限公司 | 制造柔性印刷电路板的方法及由其制造的柔性印刷电路板 |
-
2022
- 2022-02-25 CN CN202210181191.0A patent/CN114666991B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153975A (ja) * | 1994-11-30 | 1996-06-11 | Oki Electric Ind Co Ltd | 多層プリント配線板 |
| JPH10163636A (ja) * | 1996-12-02 | 1998-06-19 | Nec Corp | 多層プリント基板及びその製造方法 |
| JP2000183540A (ja) * | 1998-12-17 | 2000-06-30 | Nec Corp | プリント配線基板 |
| JP2007096159A (ja) * | 2005-09-30 | 2007-04-12 | Alaxala Networks Corp | 多層プリント配線板 |
| US20070164435A1 (en) * | 2006-01-13 | 2007-07-19 | Elpida Memory, Inc. | Semiconductor device |
| JP2013239511A (ja) * | 2012-05-14 | 2013-11-28 | Mitsubishi Electric Corp | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 |
| CN105792538A (zh) * | 2016-03-31 | 2016-07-20 | 胜宏科技（惠州）股份有限公司 | 一种动力电池线路板的内层铜板露铜制作方法 |
| CN109716872A (zh) * | 2016-08-31 | 2019-05-03 | 阿莫善斯有限公司 | 制造柔性印刷电路板的方法及由其制造的柔性印刷电路板 |
| CN106961801A (zh) * | 2017-04-06 | 2017-07-18 | 宜兴硅谷电子科技有限公司 | 一种恒定线宽公差印刷线路板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114666991B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040112637A1 (en) | Built-up printed circuit board with stacked via-holes and method for manufacturing the same | |
| CN103456643A (zh) | Ic载板及其制作方法 | |
| JP2008124370A (ja) | 多層プリント配線板の製造方法 | |
| CN104349610B (zh) | 印制电路板子板及印制电路板的制造方法和印制电路板 | |
| WO2015125928A1 (ja) | 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法 | |
| CN102196668A (zh) | 电路板制作方法 | |
| JP2000200976A (ja) | 多層プリント配線板およびその製造方法 | |
| US7807215B2 (en) | Method of manufacturing copper-clad laminate for VOP application | |
| KR101023372B1 (ko) | 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판 | |
| KR101494090B1 (ko) | 동박적층판, 인쇄회로기판 및 그 제조 방법 | |
| TW201630482A (zh) | 多層印刷配線板、多層金屬貼覆積層板、附樹脂之金屬箔 | |
| CN114666991A (zh) | 一种板材混合印制电路板及其制作方法 | |
| CN104470195A (zh) | 印刷电路板及其制造方法 | |
| CN105682363B (zh) | 一种板边金属化的pcb的制作方法 | |
| CN111629536A (zh) | 一种偶数多层电路板的压合制作方法 | |
| JP5357682B2 (ja) | 多層プリント配線板の製造方法 | |
| CN108323000B (zh) | 一种高层电路板及其制作方法 | |
| JP6274491B2 (ja) | 多層配線基板の製造方法 | |
| CN102083282B (zh) | 电路板制作方法 | |
| CN104202929A (zh) | 一种精细线路多层电路板的烘板工艺 | |
| CN111417271A (zh) | 一种多层pcb板及其制备方法 | |
| JP5061673B2 (ja) | 回路基板と回路基板の製造方法 | |
| CN219876272U (zh) | 一种多层抗氧化印刷电路板 | |
| KR100443375B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
| JP7502170B2 (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |