JP2020205519A - 回路基板、インダクタおよび無線装置 - Google Patents
回路基板、インダクタおよび無線装置 Download PDFInfo
- Publication number
- JP2020205519A JP2020205519A JP2019111939A JP2019111939A JP2020205519A JP 2020205519 A JP2020205519 A JP 2020205519A JP 2019111939 A JP2019111939 A JP 2019111939A JP 2019111939 A JP2019111939 A JP 2019111939A JP 2020205519 A JP2020205519 A JP 2020205519A
- Authority
- JP
- Japan
- Prior art keywords
- open stub
- line
- inductor
- band
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 23
- 230000002238 attenuated effect Effects 0.000 description 24
- 239000010410 layer Substances 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000011324 bead Substances 0.000 description 4
- 238000013016 damping Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/06—Cavity resonators
- H01P7/065—Cavity resonators integrated in a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09281—Layout details of a single conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】 広帯域なノイズを減衰させることが可能な回路基板、インダクタおよび無線装置を提供する。【解決手段】 電源回路基板1は、基板2と、基板2の第1主面2Aに設けられランド3Aを有する第1線路3と、基板2の第1主面2Aに設けられランド4Aを有する第2線路4と、第1線路3のランド3Aと第2線路4のランド4Aとに接続されたフェライト材料からなるインダクタ5と、第1線路3と第2線路4とのうち少なくとも一方に接続されたオープンスタブ6とを備えている。【選択図】 図1
Description
本発明は、回路基板、インダクタおよび無線装置に関する。
特許文献1には、フェライトビーズを用いることによって、水晶振動子を内蔵したIC(Integrated Circuit)からの不要輻射ノイズを抑制する発明が開示されている。
近年、第4世代(4G)や第5世代(5G)の通信において、1GHz未満の帯域から1GHz以上の帯域までの広帯域なノイズ対策が求められている。しかしながら、特許文献1に記載の回路に用いられている一般的なフェライトビーズでは1GHz未満の帯域しか減衰させることができず、さらなる高周波帯域のノイズを減衰できないという問題がある。
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、1GHz未満の帯域から1GHz以上の帯域までの広帯域なノイズを減衰させることが可能な回路基板、インダクタおよび無線装置を提供することにある。
上述した課題を解決するために、本発明による回路基板は、基板と、前記基板の第1主面に設けられランドを有する第1線路と、前記基板の第1主面に設けられランドを有する第2線路と、前記第1線路のランドと前記第2線路のランドとに接続されたフェライト材料からなるインダクタと、前記第1線路と前記第2線路とのうち少なくとも一方に接続されたオープンスタブとを備えたことを特徴としている。
また、本発明によるインダクタは、フェライト材料からなる本体と、前記本体の内部に設けられた線路と、前記本体に設けられ前記線路の第1端部に接続された第1外部電極と、前記本体に設けられ前記線路の第2端部に接続された第2外部電極と、前記本体の内部に位置して前記線路に接続されたオープンスタブとを備えたことを特徴としている。
本発明によれば、1GHz未満の帯域から1GHz以上の帯域までの広帯域なノイズを減衰させることができる。
以下、本発明の実施形態による回路基板、インダクタおよび無線装置を、添付図面を参照しつつ詳細に説明する。
図1および図2は本発明の第1の実施形態による回路基板としての電源回路基板1を示している。電源回路基板1は、基板2、第1線路3、第2線路4、インダクタ5、オープンスタブ6を備えている。
基板2は、例えば樹脂材料のような絶縁材料によって平面状に形成されたフレキシブル基板(フレキシブルプリント基板)である。基板2は、互いに対面する第1主面2A(上面)と第2主面2B(下面)とを備えている。基板2は、単一の絶縁層によって形成された単層基板でもよく、複数の絶縁層が積層された多層基板でもよい。基板2は、フレキシブル基板に限らず、リジット基板でもよい。基板2は、樹脂材料に限らず、例えばセラミックス材料、ガラス基板、液晶ポリマーによって形成してもよい。
第1線路3は、基板2の第1主面2Aに形成されている。第1線路3は、例えば金属材料のような導電性材料からなる帯状の配線パターンによって形成されている。第1線路3は、ランド3Aを有している。ランド3Aは、第1線路3の端部に位置して、例えば四角形状に形成されている。第1線路3と第2線路4は、各種の高周波駆動回路に電源電力を供給する電力線路となっている。
第2線路4も、第1線路3とほぼ同様に構成されている。第2線路4は、基板2の第1主面2Aに形成されている。第2線路4は、導電性材料からなる帯状の配線パターンによって形成されている。第2線路4は、ランド4Aを有している。ランド4Aは、第2線路4の端部に位置して、例えば四角形状に形成されている。第2線路4のランド4Aは、第1線路3のランド3Aの近傍に配置されている。第2線路4のランド4Aと第1線路3のランド3Aとの間には、隙間が形成されている。
インダクタ5は、フェライト材料によって形成されている。具体的には、インダクタ5は、フェライト材料からなる本体5Aと、本体5Aの内部に設けられた線路5Bと、本体5Aに設けられ線路5Bの第1端部に接続された第1外部電極5Cと、本体5Aに設けられ線路5Bの第2端部に接続された第2外部電極5Dと、を備えている。本体5Aは、例えば直方体形状に形成されている。第1外部電極5Cは、本体5Aの長さ方向の第1端部側に配置されている。第1外部電極5Cは、例えば半田等の接合手段によって第1線路3のランド3Aに接合されている。第2外部電極5Dは、本体5Aの長さ方向の第2端部側に配置されている。第2外部電極5Dは、例えば半田等の接合手段によって第2線路4のランド4Aに接合されている。インダクタ5は、フェライトビーズとして機能し、高周波領域では等価的に抵抗となる。しかしながら、インダクタ5の抵抗値(インピーダンス値)は、1GHzよりも高い周波数帯域では低下する。このため、インダクタ5は、線路5Bに流れる高周波ノイズのうち例えば1GHz以下の成分を減衰させる。
オープンスタブ6は、第1線路3のランド3Aに接続されている。オープンスタブ6は、基板2の第1主面2Aに形成されている。オープンスタブ6は、直線形状の配線パターンによって形成されている。オープンスタブ6の第1端は、ランド3Aに接続されている。オープンスタブ6の第2端(終端)は、開放されている。オープンスタブ6の長さ寸法は、オープンスタブ6の電気長が例えば無線周波数帯である2.4GHzの波長の1/4となる値に設定されている。これにより、オープンスタブ6は、2.4GHz付近を中心とした周波数帯のノイズを減衰させる。このとき、オープンスタブ6の減衰帯域は、インダクタ5の減衰帯域よりも高くなっている。この結果、電源回路基板1は、1GHz未満の帯域から1GHz以上の帯域までの広帯域なノイズを減衰させることができる。
オープンスタブ6によるノイズの減衰効果を確認するために、オープンスタブ6を省いた比較例の電源回路基板と、オープンスタブ6を備えた第1の実施形態による電源回路基板1とについて、図3に示す等価回路に基づいてSパラメータのS21(透過係数)の周波数特性をシミュレーションによって求めた。その結果の一例を図4に示す。なお、シミュレーションにおいて、基板2の比誘電率は4.5とし、基板2の厚さ寸法は40μmとし、第1線路3および第2線路4の厚さ寸法は20μmとし、誘電正接は0.018とした。また、オープンスタブ6の長さ寸法は18mmとし、オープンスタブ6の幅寸法は55μmとした。
図4に示すように、比較例では、1GHz未満の帯域において、ノイズの減衰量が−30dB程度となっている。しかしながら、比較例では、1GHz以上の帯域において、周波数が上昇するのに従って、ノイズの減衰量が低下している。
これに対し、第1の実施形態では、1GHz未満の帯域において、比較例と同様に、ノイズの減衰量が−30dB程度となっている。これに加え、第1の実施形態では、1GHz以上の帯域において、ノイズの減衰量が比較例よりも大きくなっている。特に、2.4GHz付近で、ノイズの減衰量が最大になっている。このため、電力供給用の第1線路3および第2線路4に、無線周波数帯である2.4GHz付近のノイズが混入したときでも、このノイズをオープンスタブ6によって減衰させることができる。この結果、第1の実施形態による電源回路基板1は、1GHz未満の帯域から1GHz以上の帯域までのノイズを減衰させることができる。
かくして、本実施形態による電源回路基板1は、第1線路3のランド3Aと第2線路4のランド4Aとに接続されたインダクタ5と、第1線路3のランド3Aに接続されたオープンスタブ6とを備えている。このため、第1線路3と第2線路4にノイズが伝送される場合には、1GHz未満の帯域のノイズは、インダクタ5の伝送損失によって減衰させることができる。これに加え、1GHz以上の帯域のノイズは、オープンスタブ6によって減衰させることができる。このため、電源回路基板1は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。
また、オープンスタブ6は、直線形状の配線パターンによって形成されている。このため、オープンスタブ6の長さ寸法を調整することによって、オープンスタブ6によるノイズの減衰帯域の中心周波数を所望の値に設定することができる。
ここで、インダクタ5は、1GHz付近までのノイズは減衰可能である。しかしながら、インダクタ5は、1GHz以上の帯域ではノイズの減衰効果が低下する傾向がある。
この点を考慮して、本実施形態では、オープンスタブ6の減衰帯域は、インダクタ5の減衰帯域よりも高くなっている。従って、1GHz付近までのノイズは、インダクタ5によって減衰させることができる。これに加え、1GHz以上のノイズは、オープンスタブ6によって減衰させることができる。この結果、本実施形態による電源回路基板1は、広帯域のノイズを減衰させることができる。
なお、オープンスタブ6は、必ずしも直線形状である必要はない。このため、オープンスタブ6は、湾曲形状や屈曲形状でもよく、折り返した形状でもよく、ミアンダ状でもよい。
また、第1の実施形態では、オープンスタブ6は、第1線路3のランド3Aに接続した。本発明はこれに限らず、オープンスタブは、第2線路4のランド4Aに接続してもよい。また、オープンスタブは、単一である必要はない。このため、図5に示す変形例のように、電源回路基板10は、第1線路3のランド3Aに接続したオープンスタブ6と、第2線路4のランド4Aに接続したオープンスタブ7との両方を備えていてもよい。オープンスタブ6は、第1線路3のランド3Aに接続される必要はなく、第1線路3のうちランド3A以外の部位に接続されてもよく、第2線路4のうちランド4A以外の部位に接続されてもよい。
オープンスタブ6による減衰帯域の中心周波数は、2.4GHzに限らない。オープンスタブ6による減衰帯域の中心周波数は、インダクタ5の減衰帯域よりも高い周波数であればよい。このため、オープンスタブ6による減衰帯域の中心周波数は、2.4GHzよりも低い周波数でもよく、2.4GHzよりも高い周波数でもよい。1/4波長の電気長であればオープンスタブ6による減衰帯域の中心周波数が2.4GHzよりも高いミリ波帯の周波数でも実現可能である。
次に、図6を用いて、本発明の第2の実施形態について説明する。第2の実施形態の特徴は、オープンスタブは、扇形状の配線パターンによって形成されていることにある。なお、第2の実施形態において、第1の実施形態と同一の構成要素は同一の符号を付し、その説明を省略する。
図6は本発明の第2の実施形態による電源回路基板11を示している。電源回路基板11は、基板2、第1線路3、第2線路4、インダクタ5、オープンスタブ12を備えている。
オープンスタブ12は、第1線路3のランド3Aに接続されている。オープンスタブ12は、基板2の第1主面2Aに形成されている。オープンスタブ12は、扇形状の配線パターンによって形成されている。オープンスタブ12の第1端は、扇の要部分であり、ランド3Aに接続されている。オープンスタブ12の第2端は、扇の円弧部分であり、開放されている。オープンスタブ12を扇形状にすることで、オープンスタブ12のインピーダンスは、第1端側が高くなり、第2端側(オープン)に近づくほど低くなる。これにより、減衰させたい周波数領域(帯域幅)を広げることができる。よって、オープンスタブ12の長さ寸法を1GHz以上の特定の周波数領域の1/4波長の電気長とすることで、オープンスタブ12の減衰帯域は、インダクタ5の減衰帯域よりも高くなっている。
かくして、このように構成された第2の実施形態による電源回路基板11は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。第2の実施形態では、オープンスタブ12は、扇形状の配線パターンによって形成されている。このため、オープンスタブを直線形状に形成した場合に比べて、オープンスタブ12によるノイズの減衰帯域を広げることができる。
なお、第2の実施形態では、オープンスタブ12は、第1端から第2端に向けて幅寸法が連続的に増加する扇形状に形成された。本発明はこれに限らず、オープンスタブは、第1端から第2端に向けて幅寸法が段階的に増加する階段状に形成されてもよい。また、扇形状のオープンスタブ12は、単一である必要はなく、基板に複数個設けられてもよい。
次に、図7および図8を用いて、本発明の第3の実施形態について説明する。第3の実施形態の特徴は、オープンスタブは、第1線路に容量性結合された配線パターンによって形成されていることにある。なお、第3の実施形態において、第1の実施形態と同一の構成要素は同一の符号を付し、その説明を省略する。
図7および図8は本発明の第3の実施形態による電源回路基板21を示している。電源回路基板21は、基板22、第1線路3、第2線路4、インダクタ5、オープンスタブ25を備えている。
図8に示すように、基板22は、複数の絶縁層23,24が積層された多層基板である。絶縁層23,24は、例えば樹脂材料、セラミックス材料等のような絶縁材料によって形成されている。基板22は、互いに対面する第1主面22Aと第2主面22Bとを備えている。第1線路3および第2線路4は、基板22の第1主面22Aに形成されている。インダクタ5は、第1線路3および第2線路4に接続された状態で、基板22の第1主面22Aに取り付けられている。
オープンスタブ25は、絶縁層23と絶縁層24との間に位置して、基板22に形成されている。オープンスタブ25は、直線形状の配線パターンによって形成されている。オープンスタブ25の第1端は、ランド3Aと対面する位置に配置されている。具体的には、オープンスタブ25の第1端部分は、絶縁層23を挟んで第1線路3のランド3Aと対面している。このため、オープンスタブ25の第1端部分は、第1線路3に容量性結合されている。オープンスタブ25の第2端は、開放されている。このように、第1線路3とオープンスタブ25を積層方向から対面させて容量結合させると、オープンスタブ25とランド3Aとをビアで接続する必要がなくなる。さらに、オープンスタブ25とランド3Aとの間に容量を設けることで、減衰させたい周波数の帯域を狭くすることができる。よって、オープンスタブ25の長さ寸法を1GHz以上の特定の周波数領域の1/4波長の電気長とすることで、オープンスタブ25の減衰帯域は、インダクタ5の減衰帯域よりも高くなっている。
かくして、このように構成された第3の実施形態による電源回路基板21は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。また、第3の実施形態では、オープンスタブ25は、第1線路3に容量性結合された配線パターンによって形成されている。このため、例えば第1線路3を通じて低周波の電源電力を供給する場合に、オープンスタブ25は、第1線路3を通じて供給される電源電力に影響を及ぼすことなく、高周波のノイズを減衰させることができる。
なお、第3の実施形態では、オープンスタブ25は、単一である必要はなく、基板に複数個設けられてもよい。
第1ないし第3の実施形態では、回路基板として電源電力を供給する電源回路基板1,11,21を例に挙げて説明した。本発明はこれに限らず、回路基板は、例えば低周波の信号を伝送する信号回路基板でもよい。
次に、図9および図10を用いて、本発明の第4の実施形態について説明する。第4の実施形態の特徴は、インダクタがオープンスタブを備えていることにある。
第4の実施形態によるインダクタ31は、本体32、線路33、第1外部電極36、第2外部電極37、オープンスタブ38を備えている。
図10に示すように、本体32は、絶縁材料かつ磁性材料であるフェライト材料によって形成されている。具体的には、本体32は、複数枚(例えば6枚)のフェライトシート32A〜32Fを積層することによって直方体形状に形成されている。このとき、フェライトシート32Aは、最上層に位置し、本体32の天面を形成している。フェライトシート32Fは、最下層に位置し、本体32の底面を形成している。
線路33は、本体32の内部に設けられている。線路33は、導電性材料として例えば導電性金属材料によって形成されている。線路33は、細長い帯状に形成されている。線路33は、本体32の厚さ方向に向けて螺旋状に形成され、コイル35を構成している。線路33は、例えばL字状またはU字状に形成された複数のコイルパターン33A〜33Eと、複数のコイルパターン33A〜33Eを接続する複数のビア34A〜34Dとを備えている。
コイルパターン33Aは、フェライトシート32Aとフェライトシート32Bの間に配置されている。コイルパターン33Bは、フェライトシート32Bとフェライトシート32Cの間に配置されている。コイルパターン33Cは、フェライトシート32Cとフェライトシート32Dの間に配置されている。コイルパターン33Dは、フェライトシート32Dとフェライトシート32Eの間に配置されている。コイルパターン33Eは、フェライトシート32Eとフェライトシート32Fの間に配置されている。
コイルパターン33Aの第2端とコイルパターン33Bの第1端とは、フェライトシート32Bを貫通するビア34Aによって接続されている。コイルパターン33Bの第2端とコイルパターン33Cの第1端とは、フェライトシート32Cを貫通するビア34Bによって接続されている。コイルパターン33Cの第2端とコイルパターン33Dの第1端とは、フェライトシート32Dを貫通するビア34Cによって接続されている。コイルパターン33Dの第2端とコイルパターン33Eの第1端とは、フェライトシート32Eを貫通するビア34Dによって接続されている。
コイルパターン33Aの第1端部は、本体32の長さ方向の第1端部側に位置し、線路33の第1端部となっている。コイルパターン33Aの第1端部は、本体32の全幅寸法を有する電極接続部33A1となっている。コイルパターン33Eの第2端部は、本体32の長さ方向の第2端部側に位置し、線路33の第2端部となっている。コイルパターン33Eの第2端部は、本体32の全幅寸法を有する電極接続部33E1となっている。
第1外部電極36は、本体32に設けられ線路33の第1端部(電極接続部33A1)に接続されている。第1外部電極36は、導電性材料として例えば導電性金属材料によって形成されている。第1外部電極36は、本体32の長さ方向の第1端部側に配置されている。
第2外部電極37は、本体32に設けられ線路33の第2端部(電極接続部33E1)に接続されている。第2外部電極37は、導電性材料として例えば導電性金属材料によって形成されている。第2外部電極37は、本体32の長さ方向の第2端部側に配置されている。第1外部電極36と第2外部電極37は、互いに離間して配置され、これらの間には隙間が形成されている。
オープンスタブ38は、本体32の内部に位置して線路33に接続されている。オープンスタブ38は、本体32のうちコイル35と異なる部位に位置している。具体的には、オープンスタブ38は、コイルパターン33Eを平面視したときに電極接続部33E1とコイル35との間に位置している。オープンスタブ38は、コイルパターン33Eの途中に接続されている。オープンスタブ38は、コイルパターン33Eと一緒に形成され、フェライトシート32Eとフェライトシート32Fの間に配置されている。オープンスタブ38は、線路33と同じ導電性材料を用いて形成されている。
オープンスタブ38は、直線形状の配線パターンによって形成されている。オープンスタブ38は、本体32の幅方向に延びている。オープンスタブ38の第1端は、コイルパターン33Eに接続されている。オープンスタブ38の第2端(終端)は、開放されている。オープンスタブ38の長さ寸法は、オープンスタブ38の電気長が例えば無線周波数帯である2.4GHzの波長の1/4となる値に設定されている。これにより、オープンスタブ38は、2.4GHz付近を中心としたノイズを減衰させる。
インダクタ31は、フェライトビーズとして機能し、高周波領域では等価的に抵抗となる。オープンスタブ38の減衰帯域は、フェライト材料によるインダクタ31の減衰帯域よりも高くなっている。この結果、インダクタ31は、1GHz未満の帯域から1GHz以上の帯域までの広帯域なノイズを減衰させることができる。
かくして、このように構成された第4の実施形態によれば、1GHz未満の帯域のノイズは、フェライト材料によるインダクタ31の伝送損失によって減衰させることができる。これに加え、1GHz以上の帯域のノイズは、オープンスタブ38によって減衰させることができる。このため、インダクタ31は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。また、第4の実施形態では、インダクタ31は、本体32に内蔵されたオープンスタブ38を備えている。このため、第1の実施形態のように、回路基板にオープンスタブを設ける必要がなく、インダクタ31を用いて広帯域のノイズを減衰させることができる。また、本体32の誘電率が回路基板の誘電率よりも高い場合には、オープンスタブ38の長さ寸法を短くことができる。なお、第4の実施形態では図示されていないが、オープンスタブ38とコイルパターン33E等とを対向させるように配置し、図7のような構成をチップインダクタに内蔵してもよい。
次に、図11を用いて、本発明の第5の実施形態について説明する。第5の実施形態の特徴は、オープンスタブは、本体の内部に設けられたビアによって形成されたことにある。なお、第5の実施形態において、第4の実施形態と同一の構成要素は同一の符号を付し、その説明を省略する。
図11は本発明の第5の実施形態によるインダクタ41を示している。第5の実施形態によるインダクタ41は、本体32、線路33、第1外部電極36、第2外部電極37、オープンスタブ42を備えている。
オープンスタブ42は、線路33のコイルパターン33Eに接続されている。オープンスタブ42は、フェライトシート32B〜32Eを貫通したビア43によって形成されている。オープンスタブ42は、本体32の厚さ方向に沿って直線状に形成されている。オープンスタブ42の第1端は、コイルパターン33Eに接続されている。オープンスタブ42の第2端は、開放されている。よって、オープンスタブ42の長さ寸法を1GHz以上の特定の周波数領域の1/4波長の電気長とすることで、オープンスタブ42は、1GHz以上の周波数領域を減衰させることができる。よって、オープンスタブ42の減衰帯域は、フェライト材料の減衰帯域よりも高くなっている。
かくして、このように構成された第5の実施形態によるインダクタ41は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。また、第5の実施形態では、オープンスタブ42はビア43によって形成されている。このため、ビア43の深さ寸法を調整することによって、オープンスタブ42によるノイズの減衰帯域の中心周波数を所望の値に設定することができる。
次に、図12および図13を用いて、本発明の第6の実施形態について説明する。第6の実施形態の特徴は、オープンスタブは、ミアンダ状に形成されたことにある。なお、第6の実施形態において、第4の実施形態と同一の構成要素は同一の符号を付し、その説明を省略する。
図12および図13は本発明の第6の実施形態によるインダクタ51を示している。第5の実施形態によるインダクタ51は、本体32、線路33、第1外部電極36、第2外部電極37、オープンスタブ52を備えている。
オープンスタブ52は、線路33のコイルパターン33Eに接続されている。オープンスタブ52は、本体32の幅方向に往復するミアンダ状に形成されている。具体的には、オープンスタブ52は、本体32の幅方向に延びる3本の配線パターン52A,52B,52Cをビア53A,53Bで接続することによって形成されている。
図13に示すように、配線パターン52Aは、コイルパターン33Eと一緒に、フェライトシート32Eとフェライトシート32Fの間に配置されている。配線パターン52Bは、フェライトシート32Cとフェライトシート32Dの間に配置されている。配線パターン52Cは、フェライトシート32Aとフェライトシート32Bの間に配置されている。
配線パターン52Aの第1端は、コイルパターン33Eに接続されている。配線パターン52Aの第2端と配線パターン52Bの第1端とは、フェライトシート32D,32Eを貫通するビア53Aによって接続されている。配線パターン52Bの第2端と配線パターン52Cの第1端とは、フェライトシート32B,32Cを貫通するビア53Bによって接続されている。配線パターン52Cの第2端は、開放されている。
これにより、オープンスタブ52の第1端は、コイルパターン33Eに接続されている。オープンスタブ52の第2端は、開放されている。よって、オープンスタブ52の長さ寸法を1GHz以上の特定の周波数領域の1/4波長の電気長とすることで、オープンスタブ52の減衰帯域は、フェライト材料の減衰帯域よりも高くなっている。
かくして、このように構成された第6の実施形態によるインダクタ51は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。第6の実施形態では、オープンスタブ52は、ミアンダ状に形成されている。このため、オープンスタブ52の長さ寸法が本体32の幅寸法や高さ寸法よりも大きい場合でも、オープンスタブ52を、本体32の内部に配置することができる。
次に、図14を用いて、本発明の第7の実施形態について説明する。第7の実施形態の特徴は、オープンスタブは、扇形状の配線パターンによって形成されていることにある。なお、第7の実施形態において、第4の実施形態と同一の構成要素は同一の符号を付し、その説明を省略する。
図14は本発明の第7の実施形態によるインダクタ61を示している。第5の実施形態によるインダクタ61は、本体32、線路33、第1外部電極36、第2外部電極37、オープンスタブ62を備えている。
オープンスタブ62は、線路33のコイルパターン33Eに接続されている。オープンスタブ62は、フェライトシート32Eとフェライトシート32Fの間に配置されている。オープンスタブ62は、扇形状の配線パターンによって形成されている。オープンスタブ62の第1端は、扇の要部分であり、コイルパターン33Eに接続されている。オープンスタブ62の第2端は、扇の円弧状部分であり、開放されている。よって、オープンスタブ62の長さ寸法を1GHz以上の特定の周波数領域の1/4波長の電気長とすることで、オープンスタブ62の減衰帯域は、フェライト材料の減衰帯域よりも高くなっている。
かくして、このように構成された第7の実施形態によるインダクタ61は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。第7の実施形態では、オープンスタブ62は、扇形状の配線パターンによって形成されている。このため、オープンスタブ62を扇形状にすることで、オープンスタブ62のインピーダンスは、第1端側が高くなり、第2端に近づくほど低くなる。これにより、減衰させたい周波数領域(帯域幅)を広げることができる。よって、オープンスタブ62の長さ寸法を1GHz以上の特定の周波数領域の1/4波長の電気長とすることで、オープンスタブ62の減衰帯域は、フェライト材料の減衰帯域よりも高くなっている。
なお、第7の実施形態では、オープンスタブ62は、第1端から第2端に向けて幅寸法が連続的に増加する扇形状に形成された。本発明はこれに限らず、オープンスタブは、第1端から第2端に向けて幅寸法が段階的に増加する階段状に形成されてもよい。
第7の実施形態では、オープンスタブ62は、コイルパターン33Eに接続された場合を例示した。本発明はこれに限らず、例えば、オープンスタブは、コイルパターン33Aに接続してもよく、コイル35を形成するコイルパターン33A〜33Eの途中位置に接続してもよい。この構成は、第4ないし第6の実施形態にも適用することができる。
第4ないし第7の実施形態では、線路33は、螺旋状のコイル35を形成した場合を例示した。本発明はこれに限らず、例えば、線路は、本体32の内部に位置して、直線状またはミアンダ状に形成されてもよい。
次に、図15を用いて、本発明の第8の実施形態について説明する。第8の実施形態の特徴は、無線装置としての通信装置に、オープンスタブを備えたインダクタを適用したことにある。なお、第8の実施形態において、第4の実施形態と同一の構成要素は同一の符号を付し、その説明を省略する。
第8の実施形態による通信装置71は、駆動電力を供給する複数のパワーモジュール集積回路72,73(以下、PMIC72,73という)と、eLTEモデム74と、5Gモデム75と、ミリ波用の高周波フロントエンド76,77(以下、RFFE76,77という)と、アンテナ78〜81とを備えている。なお、PMIC72,73は、一つのICであってもよい。
PMIC72は、電力線82を介してeLTEモデム74に接続されている。PMIC73は、電力線83を介して5Gモデム75に接続されている。5Gモデム75には、電力と信号の両方を伝送する共用線84が接続されている。共用線84の先端は、信号線85と電力線86とに分岐している。信号線85と電力線86は、RFFE76に接続されている。RFFE76は、アンテナ78に接続されている。
5Gモデム75には、電力と信号の両方を伝送する共用線87が接続されている。共用線87の先端は、信号線88と電力線89とに分岐している。信号線88と電力線89は、RFFE77に接続されている。RFFE77は、アンテナ79に接続されている。5Gモデム75は、信号線90,91を介してアンテナ80,81が接続されている。第4の実施形態によるインダクタ31は、電力線82,83,86,89の途中に接続されている。
かくして、このように構成された第8の実施形態では、インダクタ31は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。第8の実施形態では、電力線82,83,86,89の途中にインダクタ31を接続した。このため、例えば通信装置71の使用に伴って、電力線82,83,86,89に通信周波数帯域(例えば数GHz)のノイズが混入した場合でも、インダクタ31によってノイズを減衰させることができる。
なお、第8の実施形態では、通信装置71に第4の実施形態によるインダクタ31を適用した場合を例示した。本発明はこれに限らず、通信装置に、第5ないし第7の実施形態によるインダクタ41,51,61を適用してもよい。また、通信装置に、第1ないし第3の実施形態による電源回路基板1,11,21を適用してもよく、変形例による電源回路基板10を適用してもよい。
第8の実施形態では、無線装置として通信装置71を例に挙げて説明した。本発明はこれに限らず、無線装置として例えばレーダ装置に対して、本発明の回路基板やインダクタを適用してもよい。
前記各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
次に、上記の実施形態に含まれる発明について記載する。本発明による回路基板は、基板と、前記基板の第1主面に設けられランドを有する第1線路と、前記基板の第1主面に設けられランドを有する第2線路と、前記第1線路のランドと前記第2線路のランドとに接続されたフェライト材料からなるインダクタと、前記第1線路と前記第2線路とのうち少なくとも一方に接続されたオープンスタブとを備えたことを特徴としている。
このように構成したことにより、第1線路と第2線路にノイズが伝送される場合には、1GHz未満の帯域のノイズは、インダクタの伝送損失によって減衰させることができる。これに加え、1GHz以上の帯域のノイズは、オープンスタブによって減衰させることができる。このため、回路基板は、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。
本発明では、前記オープンスタブは、前記第1線路と前記第2線路とのうち一方のランドに接続されていることを特徴としている。これにより、ランドに接続されたオープンスタブによって、高周波帯域のノイズを減衰させることができる。
本発明では、前記オープンスタブは、直線形状の配線パターンによって形成されていることを特徴としている。このため、オープンスタブの長さ寸法を調整することによって、オープンスタブによるノイズの減衰帯域の中心周波数を所望の値に設定することができる。
本発明では、前記オープンスタブは、扇形状または階段状の配線パターンによって形成されていることを特徴としている。このため、オープンスタブを直線形状に形成した場合に比べて、オープンスタブによるノイズの減衰帯域を広げることができる。
本発明では、前記オープンスタブは、前記第1線路と前記第2線路とのうち一方に容量性結合された配線パターンによって形成されていることを特徴としている。このため、例えば第1線路および第2線路を通じて低周波の電源電力を供給する場合に、オープンスタブは、第1線路および第2線路を通じて供給される電源電力に影響を及ぼすことなく、高周波のノイズを減衰させることができる。
本発明では、前記第1線路と前記第2線路とのうち一方と前記オープンスタブの配線パターンとは、対面して容量性結合されていることを特徴としている。これにより、第1線路または第2線路とオープンスタブの配線パターンとをビアで接続する必要がなくなる。
本発明では、前記オープンスタブの減衰帯域は、前記インダクタの減衰帯域よりも高くなっていることを特徴としている。このため、1GHz付近までのノイズは、インダクタによって減衰させることができる。1GHz以上のノイズは、オープンスタブによって減衰させることができる。
本発明では、前記オープンスタブの減衰周波数は、2.4GHz以上の周波数を少なくとも含んでいることを特徴としている。このため、例えば無線周波数帯である2.4GHz付近のノイズがインダクタの線路に混入したときでも、このノイズを回路基板のオープンスタブによって減衰させることができる。
本発明によるインダクタは、フェライト材料からなる本体と、前記本体の内部に設けられた線路と、前記本体に設けられ前記線路の第1端部に接続された第1外部電極と、前記本体に設けられ前記線路の第2端部に接続された第2外部電極と、前記本体の内部に位置して前記線路に接続されたオープンスタブとを備えたことを特徴としている。
このように構成したことにより、線路にノイズが伝送される場合には、1GHz未満の帯域のノイズは、フェライト材料によるインダクタの伝送損失によって減衰させることができる。これに加え、1GHz以上の帯域のノイズは、オープンスタブによって減衰させることができる。このため、インダクタは、1GHz未満の帯域から1GHz以上の帯域までの広帯域のノイズを減衰させることができる。
本発明では、前記オープンスタブは、前記本体の内部に設けられたビアによって形成されたことを特徴としている。このため、ビアの深さ寸法を調整することによって、オープンスタブによるノイズの減衰帯域の中心周波数を所望の値に設定することができる。
本発明では、前記オープンスタブは、ミアンダ状に形成されたことを特徴としている。このため、オープンスタブの長さ寸法が本体の幅寸法や高さ寸法よりも大きい場合でも、オープンスタブを、本体の内部に配置することができる。
本発明では、前記オープンスタブは、扇形状または階段状の配線パターンによって形成されたことを特徴としている。このため、オープンスタブを直線形状に形成した場合に比べて、オープンスタブによるノイズの減衰帯域を広げることができる。
本発明では、前記オープンスタブの減衰帯域は、前記フェライト材料の減衰帯域よりも高くなっていることを特徴としている。このため、1GHz未満の帯域のノイズは、フェライト材料によるインダクタの伝送損失によって減衰させることができる。これに加え、1GHz以上の帯域のノイズは、オープンスタブによって減衰させることができる。
本発明では、前記オープンスタブの減衰周波数は、2.4GHz以上の周波数を少なくとも含んでいることを特徴としている。このため、例えば無線周波数帯である2.4GHz付近のノイズがインダクタの線路に混入したときでも、このノイズをインダクタのオープンスタブによって減衰させることができる。
また、本発明の回路基板またはインダクタを備えた無線装置を構成することができる。
1,10,11,21 電源回路基板(回路基板)
2,22 基板
2A,22A 第1主面
2B,22B 第2主面
3 第1線路
3A ランド
4 第2線路
4A ランド
5,31,41,51,61 インダクタ
5A,32 本体
5B,33 線路
5C,36 第1外部電極
5D,37 第2外部電極
6,7,12,25,38,42,52,62 オープンスタブ
71 通信装置(無線装置)
2,22 基板
2A,22A 第1主面
2B,22B 第2主面
3 第1線路
3A ランド
4 第2線路
4A ランド
5,31,41,51,61 インダクタ
5A,32 本体
5B,33 線路
5C,36 第1外部電極
5D,37 第2外部電極
6,7,12,25,38,42,52,62 オープンスタブ
71 通信装置(無線装置)
Claims (16)
- 基板と、
前記基板の第1主面に設けられランドを有する第1線路と、
前記基板の第1主面に設けられランドを有する第2線路と、
前記第1線路のランドと前記第2線路のランドとに接続されたフェライト材料からなるインダクタと、
前記第1線路と前記第2線路とのうち少なくとも一方に接続されたオープンスタブとを備えたことを特徴とする回路基板。 - 前記オープンスタブは、前記第1線路と前記第2線路とのうち一方のランドに接続されていることを特徴とする請求項1に記載の回路基板。
- 前記オープンスタブは、直線形状の配線パターンによって形成されていることを特徴とする請求項1または2に記載の回路基板。
- 前記オープンスタブは、扇形状または階段状の配線パターンによって形成されていることを特徴とする請求項1または2に記載の回路基板。
- 前記オープンスタブは、前記第1線路と前記第2線路とのうち一方に容量性結合された配線パターンによって形成されていることを特徴とする請求項1または2に記載の回路基板。
- 前記第1線路と前記第2線路とのうち一方と前記オープンスタブの配線パターンとは、対面して容量性結合されていることを特徴とする請求項5に記載の回路基板。
- 前記オープンスタブの減衰帯域は、前記インダクタの減衰帯域よりも高くなっていることを特徴とする請求項1ないし6のいずれかに記載の回路基板。
- 前記オープンスタブの減衰周波数は、2.4GHz以上の周波数を少なくとも含んでいることを特徴とする請求項1ないし7のいずれかに記載の回路基板。
- フェライト材料からなる本体と、
前記本体の内部に設けられた線路と、
前記本体に設けられ前記線路の第1端部に接続された第1外部電極と、
前記本体に設けられ前記線路の第2端部に接続された第2外部電極と、
前記本体の内部に位置して前記線路に接続されたオープンスタブとを備えたことを特徴とするインダクタ。 - 前記オープンスタブは、前記本体の内部に設けられたビアによって形成されたことを特徴とする請求項9に記載のインダクタ。
- 前記オープンスタブは、ミアンダ状に形成されたことを特徴とする請求項9に記載のインダクタ。
- 前記オープンスタブは、扇形状または階段状の配線パターンによって形成されたことを特徴とする請求項9に記載のインダクタ。
- 前記オープンスタブの減衰帯域は、前記フェライト材料の減衰帯域よりも高くなっていることを特徴とする請求項9ないし12のいずれかに記載のインダクタ。
- 前記オープンスタブの減衰周波数は、2.4GHz以上の周波数を少なくとも含んでいることを特徴とする請求項9ないし13のいずれかに記載のインダクタ。
- 前記請求項1ないし8のいずれかに記載の回路基板を備えた無線装置。
- 前記請求項9ないし14のいずれかに記載のインダクタを備えた無線装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019111939A JP2020205519A (ja) | 2019-06-17 | 2019-06-17 | 回路基板、インダクタおよび無線装置 |
CN202020843769.0U CN212344134U (zh) | 2019-06-17 | 2020-05-19 | 电路基板、电感器和无线装置 |
KR1020200071655A KR102542708B1 (ko) | 2019-06-17 | 2020-06-12 | 회로 기판, 인덕터 및 무선 장치 |
US16/902,062 US11310908B2 (en) | 2019-06-17 | 2020-06-15 | Circuit board, inductor, and radio apparatus |
KR1020220028228A KR102515991B1 (ko) | 2019-06-17 | 2022-03-04 | 회로 기판, 인덕터 및 무선 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019111939A JP2020205519A (ja) | 2019-06-17 | 2019-06-17 | 回路基板、インダクタおよび無線装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020205519A true JP2020205519A (ja) | 2020-12-24 |
Family
ID=73745376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019111939A Pending JP2020205519A (ja) | 2019-06-17 | 2019-06-17 | 回路基板、インダクタおよび無線装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11310908B2 (ja) |
JP (1) | JP2020205519A (ja) |
KR (2) | KR102542708B1 (ja) |
CN (1) | CN212344134U (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6139606A (ja) | 1984-07-30 | 1986-02-25 | Nec Corp | バイアス回路 |
JPH0541221U (ja) * | 1991-10-30 | 1993-06-01 | セイコーエプソン株式会社 | ノイズフイルタ |
JP4633455B2 (ja) | 2004-12-24 | 2011-02-16 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP2006222675A (ja) | 2005-02-09 | 2006-08-24 | Sony Corp | 不要輻射低減回路及び不要輻射低減方法並びに電子機器 |
KR100716848B1 (ko) * | 2005-10-17 | 2007-05-09 | 주식회사 팬택앤큐리텔 | 가변 인덕턴스를 갖는 나선형 인덕터 |
JP4345849B2 (ja) * | 2006-11-21 | 2009-10-14 | ソニー株式会社 | 通信システム、通信装置、並びに高周波結合器 |
WO2011152054A1 (ja) * | 2010-06-02 | 2011-12-08 | 日本電気株式会社 | 配線基板及び電子装置 |
KR101304315B1 (ko) * | 2011-12-28 | 2013-09-11 | 전자부품연구원 | 마이크로스트립 스터브를 이용하여 하모닉 성분을 저감시키는 필터링 장치 |
KR101548808B1 (ko) * | 2013-10-24 | 2015-08-31 | 삼성전기주식회사 | 복합 전자부품 및 그 실장 기판 |
US10243253B2 (en) * | 2013-11-05 | 2019-03-26 | Nec Corporation | Antenna, printed circuit board, and electronic device |
KR20160098780A (ko) * | 2015-02-11 | 2016-08-19 | 삼성전기주식회사 | 전자부품 및 전자부품의 실장 기판 |
US10225922B2 (en) * | 2016-02-18 | 2019-03-05 | Cree, Inc. | PCB based semiconductor package with impedance matching network elements integrated therein |
US10340210B2 (en) * | 2016-09-16 | 2019-07-02 | Texas Instruments Incorporated | System in package device including inductor |
-
2019
- 2019-06-17 JP JP2019111939A patent/JP2020205519A/ja active Pending
-
2020
- 2020-05-19 CN CN202020843769.0U patent/CN212344134U/zh active Active
- 2020-06-12 KR KR1020200071655A patent/KR102542708B1/ko active IP Right Grant
- 2020-06-15 US US16/902,062 patent/US11310908B2/en active Active
-
2022
- 2022-03-04 KR KR1020220028228A patent/KR102515991B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR102515991B1 (ko) | 2023-03-31 |
KR102542708B1 (ko) | 2023-06-14 |
KR20200144063A (ko) | 2020-12-28 |
CN212344134U (zh) | 2021-01-12 |
KR20220034092A (ko) | 2022-03-17 |
US11310908B2 (en) | 2022-04-19 |
US20200396828A1 (en) | 2020-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812750B2 (en) | High frequency band pass filter with coupled surface mount transition | |
US9634370B2 (en) | Waveguide structure and printed-circuit board | |
JP6497649B2 (ja) | 印刷配線板およびその製造方法 | |
JP5824563B1 (ja) | 小型スロット型アンテナ | |
JP6280985B2 (ja) | セルラー用途向けの小型無線方向性結合器 | |
US7136028B2 (en) | Applications of a high impedance surface | |
US10178758B2 (en) | Printed wiring board and method of producing the same | |
US9629282B2 (en) | Electronic device, structure, and heat sink | |
JP6829448B2 (ja) | 印刷配線板およびその製造方法 | |
JP6169395B2 (ja) | 共振器 | |
US8810475B2 (en) | Antenna device | |
WO2014157031A1 (ja) | 高周波伝送線路、および電子機器 | |
KR102515991B1 (ko) | 회로 기판, 인덕터 및 무선 장치 | |
WO2007049382A1 (ja) | 高周波モジュール | |
JP2019161360A (ja) | 高周波伝送線路 | |
JP2004343098A (ja) | 多層プリント配線板、およびそれを用いた集積回路 | |
JP7325303B2 (ja) | 無線モジュール | |
JP6007295B2 (ja) | 小型スロット型アンテナ | |
US20230253946A1 (en) | Filter device |