KR102542708B1 - 회로 기판, 인덕터 및 무선 장치 - Google Patents

회로 기판, 인덕터 및 무선 장치 Download PDF

Info

Publication number
KR102542708B1
KR102542708B1 KR1020200071655A KR20200071655A KR102542708B1 KR 102542708 B1 KR102542708 B1 KR 102542708B1 KR 1020200071655 A KR1020200071655 A KR 1020200071655A KR 20200071655 A KR20200071655 A KR 20200071655A KR 102542708 B1 KR102542708 B1 KR 102542708B1
Authority
KR
South Korea
Prior art keywords
line
open stub
inductor
band
circuit board
Prior art date
Application number
KR1020200071655A
Other languages
English (en)
Other versions
KR20200144063A (ko
Inventor
마사시 오무로
유 이시와따
야스히사 야마모또
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200144063A publication Critical patent/KR20200144063A/ko
Priority to KR1020220028228A priority Critical patent/KR102515991B1/ko
Application granted granted Critical
Publication of KR102542708B1 publication Critical patent/KR102542708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/06—Cavity resonators
    • H01P7/065—Cavity resonators integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

광대역의 노이즈를 감쇠시키는 것이 가능한 회로 기판, 인덕터 및 무선 장치를 제공한다.
전원 회로 기판(1)은, 기판(2)과, 기판(2)의 제1 주면(2A)에 마련되며 랜드(3A)를 갖는 제1 선로(3)와, 기판(2)의 제1 주면(2A)에 마련되며 랜드(4A)를 갖는 제2 선로(4)와, 제1 선로(3)의 랜드(3A)와 제2 선로(4)의 랜드(4A)에 접속된 페라이트 재료를 포함하는 인덕터(5)와, 제1 선로(3)와 제2 선로(4) 중 적어도 한쪽에 접속된 오픈 스터브(6)를 구비하고 있다.

Description

회로 기판, 인덕터 및 무선 장치{CIRCUIT BOARD, INDUCTOR, AND RADIO APPARATUS}
본 발명은, 회로 기판, 인덕터 및 무선 장치에 관한 것이다.
특허문헌 1에는, 페라이트 비드를 사용함으로써, 수정 진동자를 내장한 IC(Integrated Circuit)로부터의 불요 복사 노이즈를 억제하는 발명이 개시되어 있다.
일본 특허 공개 제2006-222675호 공보
근년, 제4세대(4G)나 제5세대(5G)의 통신에 있어서, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈 대책이 요구되고 있다. 그러나, 특허문헌 1에 기재된 회로에 사용되고 있는 일반적인 페라이트 비드에서는 1㎓ 미만의 대역만 감쇠시킬 수 있고, 한층 더한 고주파 대역의 노이즈를 감쇠할 수 없다는 문제가 있다.
본 발명은 상술한 종래 기술의 문제를 감안하여 이루어진 것이며, 본 발명의 목적은, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시키는 것이 가능한 회로 기판, 인덕터 및 무선 장치를 제공하는 것에 있다.
상술한 과제를 해결하기 위해, 본 발명에 의한 회로 기판은, 기판과, 상기 기판의 제1 주면에 마련되며 랜드를 갖는 제1 선로와, 상기 기판의 제1 주면에 마련되며 랜드를 갖는 제2 선로와, 상기 제1 선로의 랜드와 상기 제2 선로의 랜드에 접속된 페라이트 재료를 포함하는 인덕터와, 상기 제1 선로와 상기 제2 선로 중 적어도 한쪽에 접속된 오픈 스터브를 구비한 것을 특징으로 하고 있다.
또한, 본 발명에 의한 인덕터는, 페라이트 재료를 포함하는 본체와, 상기 본체의 내부에 마련된 선로와, 상기 본체에 마련되며 상기 선로의 제1 단부에 접속된 제1 외부 전극과, 상기 본체에 마련되며 상기 선로의 제2 단부에 접속된 제2 외부 전극과, 상기 본체의 내부에 위치하며 상기 선로에 접속된 오픈 스터브를 구비한 것을 특징으로 하고 있다.
본 발명에 따르면, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다.
도 1은 본 발명의 제1 실시 형태에 의한 전원 회로 기판을 도시하는 사시도.
도 2는 도 1 중의 전원 회로 기판을 도시하는 평면도.
도 3은 제1 실시 형태에 의한 전원 회로 기판을 도시하는 등가 회로도.
도 4는 제1 실시 형태 및 비교예에 대하여, 전원 회로 기판의 투과 계수의 주파수 특성을 도시하는 특성 선도.
도 5는 본 발명의 변형예에 의한 전원 회로 기판을 도시하는 평면도.
도 6은 본 발명의 제2 실시 형태에 의한 전원 회로 기판을 도시하는 평면도.
도 7은 본 발명의 제3 실시 형태에 의한 전원 회로 기판을 도시하는 평면도.
도 8은 도 7 중의 화살 표시 VIII-VIII 방향으로부터 본 전원 회로 기판을 도시하는 단면도.
도 9는 본 발명의 제4 실시 형태에 의한 인덕터를 도시하는 사시도.
도 10은 도 9 중의 인덕터를 도시하는 분해 사시도.
도 11은 본 발명의 제5 실시 형태에 의한 인덕터를 도시하는 사시도.
도 12는 본 발명의 제6 실시 형태에 의한 인덕터를 도시하는 사시도.
도 13은 도 12 중의 인덕터를 도시하는 분해 사시도.
도 14는 본 발명의 제7 실시 형태에 의한 인덕터를 도시하는 분해 사시도.
도 15는 본 발명의 제8 실시 형태에 의한 통신 장치를 도시하는 정면도.
이하, 본 발명의 실시 형태에 의한 회로 기판, 인덕터 및 무선 장치를, 첨부 도면을 참조하면서 상세하게 설명한다.
도 1 및 도 2는 본 발명의 제1 실시 형태에 의한 회로 기판으로서의 전원 회로 기판(1)을 도시하고 있다. 전원 회로 기판(1)은, 기판(2), 제1 선로(3), 제2 선로(4), 인덕터(5), 오픈 스터브(6)를 구비하고 있다.
기판(2)은, 예를 들어 수지 재료와 같은 절연 재료에 의해 평면형으로 형성된 플렉시블 기판(플렉시블 프린트 기판)이다. 기판(2)은, 서로 대면하는 제1 주면(2A)(상면)과 제2 주면(2B)(하면)을 구비하고 있다. 기판(2)은, 단일의 절연층에 의해 형성된 단층 기판이어도 되고, 복수의 절연층이 적층된 다층 기판이어도 된다. 기판(2)은, 플렉시블 기판에 한하지 않고, 리지드 기판이어도 된다. 기판(2)은, 수지 재료에 한하지 않고, 예를 들어 세라믹스 재료, 유리 기판, 액정 폴리머에 의해 형성해도 된다.
제1 선로(3)는, 기판(2)의 제1 주면(2A)에 형성되어 있다. 제1 선로(3)는, 예를 들어 금속 재료와 같은 도전성 재료를 포함하는 띠형의 배선 패턴에 의해 형성되어 있다. 제1 선로(3)는, 랜드(3A)를 갖고 있다. 랜드(3A)는, 제1 선로(3)의 단부에 위치하고, 예를 들어 사각 형상으로 형성되어 있다. 제1 선로(3)와 제2 선로(4)는, 각종 고주파 구동 회로에 전원 전력을 공급하는 전력 선로로 되어 있다.
제2 선로(4)도, 제1 선로(3)와 거의 마찬가지로 구성되어 있다. 제2 선로(4)는, 기판(2)의 제1 주면(2A)에 형성되어 있다. 제2 선로(4)는, 도전성 재료를 포함하는 띠형의 배선 패턴에 의해 형성되어 있다. 제2 선로(4)는, 랜드(4A)를 갖고 있다. 랜드(4A)는, 제2 선로(4)의 단부에 위치하고, 예를 들어 사각 형상으로 형성되어 있다. 제2 선로(4)의 랜드(4A)는, 제1 선로(3)의 랜드(3A)의 근방에 배치되어 있다. 제2 선로(4)의 랜드(4A)와 제1 선로(3)의 랜드(3A) 사이에는, 간극이 형성되어 있다.
인덕터(5)는, 페라이트 재료에 의해 형성되어 있다. 구체적으로는, 인덕터(5)는, 페라이트 재료를 포함하는 본체(5A)와, 본체(5A)의 내부에 마련된 선로(5B)와, 본체(5A)에 마련되며 선로(5B)의 제1 단부에 접속된 제1 외부 전극(5C)과, 본체(5A)에 마련되며 선로(5B)의 제2 단부에 접속된 제2 외부 전극(5D)을 구비하고 있다. 본체(5A)는, 예를 들어 직육면체 형상으로 형성되어 있다. 제1 외부 전극(5C)은, 본체(5A)의 길이 방향의 제1 단부측에 배치되어 있다. 제1 외부 전극(5C)은, 예를 들어 땜납 등의 접합 수단에 의해 제1 선로(3)의 랜드(3A)에 접합되어 있다. 제2 외부 전극(5D)은, 본체(5A)의 길이 방향의 제2 단부측에 배치되어 있다. 제2 외부 전극(5D)은, 예를 들어 땜납 등의 접합 수단에 의해 제2 선로(4)의 랜드(4A)에 접합되어 있다. 인덕터(5)는, 페라이트 비드로서 기능하여, 고주파 영역에서는 등가적으로 저항이 된다. 그러나, 인덕터(5)의 저항값(임피던스값)은, 1㎓보다도 높은 주파수 대역에서는 저하된다. 이 때문에, 인덕터(5)는, 선로(5B)에 흐르는 고주파 노이즈 중 예를 들어 1㎓ 이하의 성분을 감쇠시킨다.
오픈 스터브(6)는, 제1 선로(3)의 랜드(3A)에 접속되어 있다. 오픈 스터브(6)는, 기판(2)의 제1 주면(2A)에 형성되어 있다. 오픈 스터브(6)는, 직선 형상의 배선 패턴에 의해 형성되어 있다. 오픈 스터브(6)의 제1 단은, 랜드(3A)에 접속되어 있다. 오픈 스터브(6)의 제2 단(종단)은 개방되어 있다. 오픈 스터브(6)의 길이 치수는, 오픈 스터브(6)의 전기 길이가 예를 들어 무선 주파수대인 2.4㎓의 파장의 1/4가 되는 값으로 설정되어 있다. 이에 의해, 오픈 스터브(6)는, 2.4㎓ 부근을 중심으로 한 주파수대의 노이즈를 감쇠시킨다. 이때, 오픈 스터브(6)의 감쇠 대역은, 인덕터(5)의 감쇠 대역보다도 높게 되어 있다. 이 결과, 전원 회로 기판(1)은, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다.
오픈 스터브(6)에 의한 노이즈의 감쇠 효과를 확인하기 위해, 오픈 스터브(6)를 생략한 비교예의 전원 회로 기판과, 오픈 스터브(6)를 구비한 제1 실시 형태에 의한 전원 회로 기판(1)에 대하여, 도 3에 도시한 등가 회로에 기초하여 S 파라미터의 S21(투과 계수)의 주파수 특성을 시뮬레이션에 의해 구하였다. 그 결과의 일례를 도 4에 도시한다. 또한, 시뮬레이션에 있어서, 기판(2)의 비유전율은 4.5로 하고, 기판(2)의 두께 치수는 40㎛로 하고, 제1 선로(3) 및 제2 선로(4)의 두께 치수는 20㎛로 하고, 유전 정접은 0.018로 하였다. 또한, 오픈 스터브(6)의 길이 치수는 18㎜로 하고, 오픈 스터브(6)의 폭 치수는 55㎛로 하였다.
도 4에 도시한 바와 같이, 비교예에서는, 1㎓ 미만의 대역에 있어서, 노이즈의 감쇠량이 -30㏈ 정도로 되어 있다. 그러나, 비교예에서는, 1㎓ 이상의 대역에 있어서, 주파수가 상승함에 따라서, 노이즈의 감쇠량이 저하되어 있다.
이에 반해, 제1 실시 형태에서는, 1㎓ 미만의 대역에 있어서, 비교예와 마찬가지로, 노이즈의 감쇠량이 -30㏈ 정도로 되어 있다. 이에 더하여, 제1 실시 형태에서는, 1㎓ 이상의 대역에 있어서, 노이즈의 감쇠량이 비교예보다도 커져 있다. 특히, 2.4㎓ 부근에서, 노이즈의 감쇠량이 최대로 되어 있다. 이 때문에, 전력 공급용의 제1 선로(3) 및 제2 선로(4)에, 무선 주파수대인 2.4㎓ 부근의 노이즈가 혼입되었을 때라도, 이 노이즈를 오픈 스터브(6)에 의해 감쇠시킬 수 있다. 이 결과, 제1 실시 형태에 의한 전원 회로 기판(1)은, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 노이즈를 감쇠시킬 수 있다.
이렇게 하여, 본 실시 형태에 의한 전원 회로 기판(1)은, 제1 선로(3)의 랜드(3A)와 제2 선로(4)의 랜드(4A)에 접속된 인덕터(5)와, 제1 선로(3)의 랜드(3A)에 접속된 오픈 스터브(6)를 구비하고 있다. 이 때문에, 제1 선로(3)와 제2 선로(4)에 노이즈가 전송되는 경우에는, 1㎓ 미만의 대역의 노이즈는, 인덕터(5)의 전송 손실에 의해 감쇠시킬 수 있다. 이것에 더하여, 1㎓ 이상의 대역의 노이즈는, 오픈 스터브(6)에 의해 감쇠시킬 수 있다. 이 때문에, 전원 회로 기판(1)은, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다.
또한, 오픈 스터브(6)는, 직선 형상의 배선 패턴에 의해 형성되어 있다. 이 때문에, 오픈 스터브(6)의 길이 치수를 조정함으로써, 오픈 스터브(6)에 의한 노이즈의 감쇠 대역의 중심 주파수를 원하는 값으로 설정할 수 있다.
여기서, 인덕터(5)는, 1㎓ 부근까지의 노이즈는 감쇠 가능하다. 그러나, 인덕터(5)는, 1㎓ 이상의 대역에서는 노이즈의 감쇠 효과가 저하되는 경향이 있다.
이 점을 고려하여, 본 실시 형태에서는, 오픈 스터브(6)의 감쇠 대역은, 인덕터(5)의 감쇠 대역보다도 높게 되어 있다. 따라서, 1㎓ 부근까지의 노이즈는, 인덕터(5)에 의해 감쇠시킬 수 있다. 이것에 더하여, 1㎓ 이상의 노이즈는, 오픈 스터브(6)에 의해 감쇠시킬 수 있다. 이 결과, 본 실시 형태에 의한 전원 회로 기판(1)은, 광대역의 노이즈를 감쇠시킬 수 있다.
또한, 오픈 스터브(6)는, 반드시 직선 형상일 필요는 없다. 이 때문에, 오픈 스터브(6)는, 만곡 형상이나 굴곡 형상이어도 되고, 폴딩된 형상이어도 되고, 미앤더형이어도 된다.
또한, 제1 실시 형태에서는, 오픈 스터브(6)는, 제1 선로(3)의 랜드(3A)에 접속하였다. 본 발명은 이에 한하지 않고, 오픈 스터브는, 제2 선로(4)의 랜드(4A)에 접속해도 된다. 또한, 오픈 스터브는, 단일일 필요는 없다. 이 때문에, 도 5에 도시한 변형예와 같이, 전원 회로 기판(10)은, 제1 선로(3)의 랜드(3A)에 접속한 오픈 스터브(6)와, 제2 선로(4)의 랜드(4A)에 접속한 오픈 스터브(7)의 양쪽을 구비하고 있어도 된다. 오픈 스터브(6)는, 제1 선로(3)의 랜드(3A)에 접속될 필요는 없고, 제1 선로(3) 중 랜드(3A) 이외의 부위에 접속되어도 되고, 제2 선로(4) 중 랜드(4A) 이외의 부위에 접속되어도 된다.
오픈 스터브(6)에 의한 감쇠 대역의 중심 주파수는, 2.4㎓에 한하지 않는다. 오픈 스터브(6)에 의한 감쇠 대역의 중심 주파수는, 인덕터(5)의 감쇠 대역보다도 높은 주파수이면 된다. 이 때문에, 오픈 스터브(6)에 의한 감쇠 대역의 중심 주파수는, 2.4㎓보다도 낮은 주파수여도 되고, 2.4㎓보다도 높은 주파수여도 된다. 1/4 파장의 전기 길이이면 오픈 스터브(6)에 의한 감쇠 대역의 중심 주파수가 2.4㎓보다도 높은 밀리미터파대의 주파수에서도 실현 가능하다.
다음에, 도 6을 사용하여, 본 발명의 제2 실시 형태에 대하여 설명한다. 제2 실시 형태의 특징은, 오픈 스터브는, 부채 형상의 배선 패턴에 의해 형성되어 있는 것에 있다. 또한, 제2 실시 형태에 있어서, 제1 실시 형태와 동일한 구성 요소는 동일한 부호를 부여하고, 그 설명을 생략한다.
도 6은 본 발명의 제2 실시 형태에 의한 전원 회로 기판(11)을 도시하고 있다. 전원 회로 기판(11)은, 기판(2), 제1 선로(3), 제2 선로(4), 인덕터(5), 오픈 스터브(12)를 구비하고 있다.
오픈 스터브(12)는, 제1 선로(3)의 랜드(3A)에 접속되어 있다. 오픈 스터브(12)는, 기판(2)의 제1 주면(2A)에 형성되어 있다. 오픈 스터브(12)는, 부채 형상의 배선 패턴에 의해 형성되어 있다. 오픈 스터브(12)의 제1 단은, 부채의 사복 부분(pivot)이며, 랜드(3A)에 접속되어 있다. 오픈 스터브(12)의 제2 단은, 부채의 원호 부분이며, 개방되어 있다. 오픈 스터브(12)를 부채 형상으로 함으로써, 오픈 스터브(12)의 임피던스는, 제1 단측이 높아지고, 제2 단측(오픈)에 접근할수록 낮아진다. 이에 의해, 감쇠시키고 싶은 주파수 영역(대역폭)을 확장할 수 있다. 따라서, 오픈 스터브(12)의 길이 치수를 1㎓ 이상의 특정 주파수 영역의 1/4 파장의 전기 길이로 함으로써, 오픈 스터브(12)의 감쇠 대역은, 인덕터(5)의 감쇠 대역보다도 높게 되어 있다.
이렇게 하여, 이와 같이 구성된 제2 실시 형태에 의한 전원 회로 기판(11)은, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다. 제2 실시 형태에서는, 오픈 스터브(12)는, 부채 형상의 배선 패턴에 의해 형성되어 있다. 이 때문에, 오픈 스터브를 직선 형상으로 형성한 경우에 비해, 오픈 스터브(12)에 의한 노이즈의 감쇠 대역을 확장할 수 있다.
또한, 제2 실시 형태에서는, 오픈 스터브(12)는, 제1 단으로부터 제2 단을 향하여 폭 치수가 연속적으로 증가되는 부채 형상으로 형성되었다. 본 발명은 이에 한하지 않고, 오픈 스터브는, 제1 단으로부터 제2 단을 향하여 폭 치수가 단계적으로 증가되는 계단형으로 형성되어도 된다. 또한, 부채 형상의 오픈 스터브(12)는, 단일일 필요는 없고, 기판에 복수개 마련되어도 된다.
다음에, 도 7 및 도 8을 사용하여, 본 발명의 제3 실시 형태에 대하여 설명한다. 제3 실시 형태의 특징은, 오픈 스터브는, 제1 선로에 용량성 결합된 배선 패턴에 의해 형성되어 있는 것에 있다. 또한, 제3 실시 형태에 있어서, 제1 실시 형태와 동일한 구성 요소는 동일한 부호를 부여하고, 그 설명을 생략한다.
도 7 및 도 8은 본 발명의 제3 실시 형태에 의한 전원 회로 기판(21)을 도시하고 있다. 전원 회로 기판(21)은, 기판(22), 제1 선로(3), 제2 선로(4), 인덕터(5), 오픈 스터브(25)를 구비하고 있다.
도 8에 도시한 바와 같이, 기판(22)은, 복수의 절연층(23, 24)이 적층된 다층 기판이다. 절연층(23, 24)은, 예를 들어 수지 재료, 세라믹스 재료 등과 같은 절연 재료에 의해 형성되어 있다. 기판(22)은, 서로 대면하는 제1 주면(22A)과 제2 주면(22B)을 구비하고 있다. 제1 선로(3) 및 제2 선로(4)는, 기판(22)의 제1 주면(22A)에 형성되어 있다. 인덕터(5)는, 제1 선로(3) 및 제2 선로(4)에 접속된 상태에서, 기판(22)의 제1 주면(22A)에 설치되어 있다.
오픈 스터브(25)는, 절연층(23)과 절연층(24) 사이에 위치하며, 기판(22)에 형성되어 있다. 오픈 스터브(25)는, 직선 형상의 배선 패턴에 의해 형성되어 있다. 오픈 스터브(25)의 제1 단은, 랜드(3A)와 대면하는 위치에 배치되어 있다. 구체적으로는, 오픈 스터브(25)의 제1 단 부분은, 절연층(23)을 사이에 두고 제1 선로(3)의 랜드(3A)와 대면하고 있다. 이 때문에, 오픈 스터브(25)의 제1 단 부분은, 제1 선로(3)에 용량성 결합되어 있다. 오픈 스터브(25)의 제2 단은, 개방되어 있다. 이와 같이, 제1 선로(3)와 오픈 스터브(25)를 적층 방향으로부터 대면시켜 용량 결합시키면, 오픈 스터브(25)와 랜드(3A)를 비아로 접속할 필요가 없어진다. 또한, 오픈 스터브(25)와 랜드(3A) 사이에 용량을 마련함으로써, 감쇠시키고 싶은 주파수의 대역을 좁게 할 수 있다. 따라서, 오픈 스터브(25)의 길이 치수를 1㎓ 이상의 특정 주파수 영역의 1/4 파장의 전기 길이로 함으로써, 오픈 스터브(25)의 감쇠 대역은, 인덕터(5)의 감쇠 대역보다도 높게 되어 있다.
이렇게 하여, 이와 같이 구성된 제3 실시 형태에 의한 전원 회로 기판(21)은, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다. 또한, 제3 실시 형태에서는, 오픈 스터브(25)는, 제1 선로(3)에 용량성 결합된 배선 패턴에 의해 형성되어 있다. 이 때문에, 예를 들어 제1 선로(3)를 통해 저주파의 전원 전력을 공급하는 경우에, 오픈 스터브(25)는, 제1 선로(3)를 통해 공급되는 전원 전력에 영향을 미치지 않고, 고주파의 노이즈를 감쇠시킬 수 있다.
또한, 제3 실시 형태에서는, 오픈 스터브(25)는 단일일 필요는 없고, 기판에 복수개 마련되어도 된다.
제1 내지 제3 실시 형태에서는, 회로 기판으로서 전원 전력을 공급하는 전원 회로 기판(1, 11, 21)을 예로 들어 설명하였다. 본 발명은 이에 한하지 않고, 회로 기판은, 예를 들어 저주파의 신호를 전송하는 신호 회로 기판이어도 된다.
다음에, 도 9 및 도 10을 사용하여, 본 발명의 제4 실시 형태에 대하여 설명한다. 제4 실시 형태의 특징은, 인덕터가 오픈 스터브를 구비하고 있는 것에 있다.
제4 실시 형태에 의한 인덕터(31)는, 본체(32), 선로(33), 제1 외부 전극(36), 제2 외부 전극(37), 오픈 스터브(38)를 구비하고 있다.
도 10에 도시한 바와 같이, 본체(32)는, 절연 재료 또한 자성 재료인 페라이트 재료에 의해 형성되어 있다. 구체적으로는, 본체(32)는, 복수매(예를 들어 6매)의 페라이트 시트(32A 내지 32F)를 적층함으로써 직육면체 형상으로 형성되어 있다. 이때, 페라이트 시트(32A)는, 최상층에 위치하고, 본체(32)의 천장면을 형성하고 있다. 페라이트 시트(32F)는, 최하층에 위치하고, 본체(32)의 저면을 형성하고 있다.
선로(33)는, 본체(32)의 내부에 마련되어 있다. 선로(33)는, 도전성 재료로서 예를 들어 도전성 금속 재료에 의해 형성되어 있다. 선로(33)는, 가늘고 긴 띠형으로 형성되어 있다. 선로(33)는, 본체(32)의 두께 방향을 향하여 나선형으로 형성되어, 코일(35)을 구성하고 있다. 선로(33)는, 예를 들어 L자형 또는 U자형으로 형성된 복수의 코일 패턴(33A 내지 33E)과, 복수의 코일 패턴(33A 내지 33E)을 접속하는 복수의 비아(34A 내지 34D)를 구비하고 있다.
코일 패턴(33A)은, 페라이트 시트(32A)와 페라이트 시트(32B) 사이에 배치되어 있다. 코일 패턴(33B)은, 페라이트 시트(32B)와 페라이트 시트(32C) 사이에 배치되어 있다. 코일 패턴(33C)은, 페라이트 시트(32C)와 페라이트 시트(32D) 사이에 배치되어 있다. 코일 패턴(33D)은, 페라이트 시트(32D)와 페라이트 시트(32E) 사이에 배치되어 있다. 코일 패턴(33E)은, 페라이트 시트(32E)와 페라이트 시트(32F) 사이에 배치되어 있다.
코일 패턴(33A)의 제2 단과 코일 패턴(33B)의 제1 단은, 페라이트 시트(32B)를 관통하는 비아(34A)에 의해 접속되어 있다. 코일 패턴(33B)의 제2 단과 코일 패턴(33C)의 제1 단은, 페라이트 시트(32C)를 관통하는 비아(34B)에 의해 접속되어 있다. 코일 패턴(33C)의 제2 단과 코일 패턴(33D)의 제1 단은, 페라이트 시트(32D)를 관통하는 비아(34C)에 의해 접속되어 있다. 코일 패턴(33D)의 제2 단과 코일 패턴(33E)의 제1 단은, 페라이트 시트(32E)를 관통하는 비아(34D)에 의해 접속되어 있다.
코일 패턴(33A)의 제1 단부는, 본체(32)의 길이 방향의 제1 단부측에 위치하고, 선로(33)의 제1 단부로 되어 있다. 코일 패턴(33A)의 제1 단부는, 본체(32)의 전체 폭 치수를 갖는 전극 접속부(33A1)로 되어 있다. 코일 패턴(33E)의 제2 단부는, 본체(32)의 길이 방향의 제2 단부측에 위치하고, 선로(33)의 제2 단부로 되어 있다. 코일 패턴(33E)의 제2 단부는, 본체(32)의 전체 폭 치수를 갖는 전극 접속부(33E1)로 되어 있다.
제1 외부 전극(36)은, 본체(32)에 마련되며 선로(33)의 제1 단부(전극 접속부(33A1))에 접속되어 있다. 제1 외부 전극(36)은, 도전성 재료로서 예를 들어 도전성 금속 재료에 의해 형성되어 있다. 제1 외부 전극(36)은, 본체(32)의 길이 방향의 제1 단부측에 배치되어 있다.
제2 외부 전극(37)은, 본체(32)에 마련되며 선로(33)의 제2 단부(전극 접속부(33E1))에 접속되어 있다. 제2 외부 전극(37)은, 도전성 재료로서 예를 들어 도전성 금속 재료에 의해 형성되어 있다. 제2 외부 전극(37)은, 본체(32)의 길이 방향의 제2 단부측에 배치되어 있다. 제1 외부 전극(36)과 제2 외부 전극(37)은, 서로 이격되어 배치되고, 이들 사이에는 간극이 형성되어 있다.
오픈 스터브(38)는, 본체(32)의 내부에 위치하며 선로(33)에 접속되어 있다. 오픈 스터브(38)는, 본체(32) 중 코일(35)과 다른 부위에 위치하고 있다. 구체적으로는, 오픈 스터브(38)는, 코일 패턴(33E)을 평면으로 보았을 때 전극 접속부(33E1)와 코일(35) 사이에 위치하고 있다. 오픈 스터브(38)는, 코일 패턴(33E)의 도중에 접속되어 있다. 오픈 스터브(38)는, 코일 패턴(33E)과 함께 형성되며, 페라이트 시트(32E)와 페라이트 시트(32F) 사이에 배치되어 있다. 오픈 스터브(38)는, 선로(33)와 동일한 도전성 재료를 사용하여 형성되어 있다.
오픈 스터브(38)는, 직선 형상의 배선 패턴에 의해 형성되어 있다. 오픈 스터브(38)는, 본체(32)의 폭 방향으로 연장되어 있다. 오픈 스터브(38)의 제1 단은, 코일 패턴(33E)에 접속되어 있다. 오픈 스터브(38)의 제2 단(종단)은, 개방되어 있다. 오픈 스터브(38)의 길이 치수는, 오픈 스터브(38)의 전기 길이가 예를 들어 무선 주파수대인 2.4㎓의 파장의 1/4로 되는 값으로 설정되어 있다. 이에 의해, 오픈 스터브(38)는, 2.4㎓ 부근을 중심으로 한 노이즈를 감쇠시킨다.
인덕터(31)는, 페라이트 비드로서 기능하여, 고주파 영역에서는 등가적으로 저항이 된다. 오픈 스터브(38)의 감쇠 대역은, 페라이트 재료에 의한 인덕터(31)의 감쇠 대역보다도 높게 되어 있다. 이 결과, 인덕터(31)는, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다.
이렇게 하여, 이와 같이 구성된 제4 실시 형태에 따르면, 1㎓ 미만의 대역의 노이즈는, 페라이트 재료에 의한 인덕터(31)의 전송 손실에 의해 감쇠시킬 수 있다. 이것에 더하여, 1㎓ 이상의 대역의 노이즈는, 오픈 스터브(38)에 의해 감쇠시킬 수 있다. 이 때문에, 인덕터(31)는, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다. 또한, 제4 실시 형태에서는, 인덕터(31)는, 본체(32)에 내장된 오픈 스터브(38)를 구비하고 있다. 이 때문에, 제1 실시 형태와 같이, 회로 기판에 오픈 스터브를 마련할 필요가 없고, 인덕터(31)를 사용하여 광대역의 노이즈를 감쇠시킬 수 있다. 또한, 본체(32)의 유전율이 회로 기판의 유전율보다도 높은 경우에는, 오픈 스터브(38)의 길이 치수를 짧게 할 수 있다. 또한, 제4 실시 형태에서는 도시되어 있지 않지만, 오픈 스터브(38)와 코일 패턴(33E) 등을 대향시키도록 배치하고, 도 7과 같은 구성을 칩 인덕터에 내장해도 된다.
다음에, 도 11을 사용하여, 본 발명의 제5 실시 형태에 대하여 설명한다. 제5 실시 형태의 특징은, 오픈 스터브는, 본체의 내부에 마련된 비아에 의해 형성된 것에 있다. 또한, 제5 실시 형태에 있어서, 제4 실시 형태와 동일한 구성 요소는 동일한 부호를 부여하고, 그 설명을 생략한다.
도 11은 본 발명의 제5 실시 형태에 의한 인덕터(41)를 도시하고 있다. 제5 실시 형태에 의한 인덕터(41)는, 본체(32), 선로(33), 제1 외부 전극(36), 제2 외부 전극(37), 오픈 스터브(42)를 구비하고 있다.
오픈 스터브(42)는, 선로(33)의 코일 패턴(33E)에 접속되어 있다. 오픈 스터브(42)는, 페라이트 시트(32B 내지 32E)를 관통한 비아(43)에 의해 형성되어 있다. 오픈 스터브(42)는, 본체(32)의 두께 방향을 따라서 직선형으로 형성되어 있다. 오픈 스터브(42)의 제1 단은, 코일 패턴(33E)에 접속되어 있다. 오픈 스터브(42)의 제2 단은, 개방되어 있다. 따라서, 오픈 스터브(42)의 길이 치수를 1㎓ 이상의 특정 주파수 영역의 1/4 파장의 전기 길이로 함으로써, 오픈 스터브(42)는, 1㎓ 이상의 주파수 영역을 감쇠시킬 수 있다. 따라서, 오픈 스터브(42)의 감쇠 대역은, 페라이트 재료의 감쇠 대역보다도 높게 되어 있다.
이렇게 하여, 이와 같이 구성된 제5 실시 형태에 의한 인덕터(41)는, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다. 또한, 제5 실시 형태에서는, 오픈 스터브(42)는 비아(43)에 의해 형성되어 있다. 이 때문에, 비아(43)의 깊이 치수를 조정함으로써, 오픈 스터브(42)에 의한 노이즈의 감쇠 대역의 중심 주파수를 원하는 값으로 설정할 수 있다.
다음에, 도 12 및 도 13을 사용하여, 본 발명의 제6 실시 형태에 대하여 설명한다. 제6 실시 형태의 특징은, 오픈 스터브는, 미앤더형으로 형성된 것에 있다. 또한, 제6 실시 형태에 있어서, 제4 실시 형태와 동일한 구성 요소는 동일한 부호를 부여하고, 그 설명을 생략한다.
도 12 및 도 13은 본 발명의 제6 실시 형태에 의한 인덕터(51)를 도시하고 있다. 제5 실시 형태에 의한 인덕터(51)는, 본체(32), 선로(33), 제1 외부 전극(36), 제2 외부 전극(37), 오픈 스터브(52)를 구비하고 있다.
오픈 스터브(52)는, 선로(33)의 코일 패턴(33E)에 접속되어 있다. 오픈 스터브(52)는, 본체(32)의 폭 방향으로 왕복하는 미앤더형으로 형성되어 있다. 구체적으로는, 오픈 스터브(52)는, 본체(32)의 폭 방향으로 연장되는 3개의 배선 패턴(52A, 52B, 52C)을 비아(53A, 53B)로 접속함으로써 형성되어 있다.
도 13에 도시한 바와 같이, 배선 패턴(52A)은, 코일 패턴(33E)과 함께, 페라이트 시트(32E)와 페라이트 시트(32F) 사이에 배치되어 있다. 배선 패턴(52B)은, 페라이트 시트(32C)와 페라이트 시트(32D) 사이에 배치되어 있다. 배선 패턴(52C)은, 페라이트 시트(32A)와 페라이트 시트(32B) 사이에 배치되어 있다.
배선 패턴(52A)의 제1 단은, 코일 패턴(33E)에 접속되어 있다. 배선 패턴(52A)의 제2 단과 배선 패턴(52B)의 제1 단은, 페라이트 시트(32D, 32E)를 관통하는 비아(53A)에 의해 접속되어 있다. 배선 패턴(52B)의 제2 단과 배선 패턴(52C)의 제1 단은, 페라이트 시트(32B, 32C)를 관통하는 비아(53B)에 의해 접속되어 있다. 배선 패턴(52C)의 제2 단은, 개방되어 있다.
이에 의해, 오픈 스터브(52)의 제1 단은, 코일 패턴(33E)에 접속되어 있다. 오픈 스터브(52)의 제2 단은, 개방되어 있다. 따라서, 오픈 스터브(52)의 길이 치수를 1㎓ 이상의 특정 주파수 영역의 1/4 파장의 전기 길이로 함으로써, 오픈 스터브(52)의 감쇠 대역은, 페라이트 재료의 감쇠 대역보다도 높게 되어 있다.
이렇게 하여, 이와 같이 구성된 제6 실시 형태에 의한 인덕터(51)는, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다. 제6 실시 형태에서는, 오픈 스터브(52)는 미앤더형으로 형성되어 있다. 이 때문에, 오픈 스터브(52)의 길이 치수가 본체(32)의 폭 치수나 높이 치수보다도 큰 경우라도, 오픈 스터브(52)를 본체(32)의 내부에 배치할 수 있다.
다음에, 도 14를 사용하여, 본 발명의 제7 실시 형태에 대하여 설명한다. 제7 실시 형태의 특징은, 오픈 스터브는, 부채 형상의 배선 패턴에 의해 형성되어 있는 것에 있다. 또한, 제7 실시 형태에 있어서, 제4 실시 형태와 동일한 구성 요소는 동일한 부호를 부여하고, 그 설명을 생략한다.
도 14는 본 발명의 제7 실시 형태에 의한 인덕터(61)를 도시하고 있다. 제5 실시 형태에 의한 인덕터(61)는, 본체(32), 선로(33), 제1 외부 전극(36), 제2 외부 전극(37), 오픈 스터브(62)를 구비하고 있다.
오픈 스터브(62)는, 선로(33)의 코일 패턴(33E)에 접속되어 있다. 오픈 스터브(62)는, 페라이트 시트(32E)와 페라이트 시트(32F) 사이에 배치되어 있다. 오픈 스터브(62)는, 부채 형상의 배선 패턴에 의해 형성되어 있다. 오픈 스터브(62)의 제1 단은, 부채의 사복 부분(pivot)이며, 코일 패턴(33E)에 접속되어 있다. 오픈 스터브(62)의 제2 단은, 부채의 원호형 부분이며, 개방되어 있다. 따라서, 오픈 스터브(62)의 길이 치수를 1㎓ 이상의 특정 주파수 영역의 1/4 파장의 전기 길이로 함으로써, 오픈 스터브(62)의 감쇠 대역은, 페라이트 재료의 감쇠 대역보다도 높게 되어 있다.
이렇게 하여, 이와 같이 구성된 제7 실시 형태에 의한 인덕터(61)는, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다. 제7 실시 형태에서는, 오픈 스터브(62)는, 부채 형상의 배선 패턴에 의해 형성되어 있다. 이 때문에, 오픈 스터브(62)를 부채 형상으로 함으로써, 오픈 스터브(62)의 임피던스는, 제1 단측이 높아지고, 제2 단에 접근할수록 낮아진다. 이에 의해, 감쇠시키고 싶은 주파수 영역(대역폭)을 확장할 수 있다. 따라서, 오픈 스터브(62)의 길이 치수를 1㎓ 이상의 특정 주파수 영역의 1/4 파장의 전기 길이로 함으로써, 오픈 스터브(62)의 감쇠 대역은, 페라이트 재료의 감쇠 대역보다도 높게 되어 있다.
또한, 제7 실시 형태에서는, 오픈 스터브(62)는, 제1 단으로부터 제2 단을 향하여 폭 치수가 연속적으로 증가되는 부채 형상으로 형성되었다. 본 발명은 이에 한하지 않고, 오픈 스터브는, 제1 단으로부터 제2 단을 향하여 폭 치수가 단계적으로 증가되는 계단형으로 형성되어도 된다.
제7 실시 형태에서는, 오픈 스터브(62)는, 코일 패턴(33E)에 접속된 경우를 예시하였다. 본 발명은 이에 한하지 않고, 예를 들어 오픈 스터브는, 코일 패턴(33A)에 접속해도 되고, 코일(35)을 형성하는 코일 패턴(33A 내지 33E)의 도중 위치에 접속해도 된다. 이 구성은, 제4 내지 제6 실시 형태에도 적용할 수 있다.
제4 내지 제7 실시 형태에서는, 선로(33)는, 나선형 코일(35)을 형성한 경우를 예시하였다. 본 발명은 이에 한하지 않고, 예를 들어 선로는, 본체(32)의 내부에 위치하고, 직선형 또는 미앤더형으로 형성되어도 된다.
다음에, 도 15를 사용하여, 본 발명의 제8 실시 형태에 대하여 설명한다. 제8 실시 형태의 특징은, 무선 장치로서의 통신 장치에, 오픈 스터브를 구비한 인덕터를 적용한 것에 있다. 또한, 제8 실시 형태에 있어서, 제4 실시 형태와 동일한 구성 요소는 동일한 부호를 부여하고, 그 설명을 생략한다.
제8 실시 형태에 의한 통신 장치(71)는, 구동 전력을 공급하는 복수의 파워 모듈 집적 회로(72, 73)(이하, PMIC(72, 73)라 함)와, eLTE 모뎀(74)과, 5G 모뎀(75)과, 밀리미터파용 고주파 프론트엔드(76, 77(이하, RFFE(76, 77)라 함)와, 안테나(78 내지 81)를 구비하고 있다. 또한, PMIC(72, 73)는, 하나의 IC여도 된다.
PMIC(72)는, 전력선(82)을 통해 eLTE 모뎀(74)에 접속되어 있다. PMIC(73)는, 전력선(83)을 통해 5G 모뎀(75)에 접속되어 있다. 5G 모뎀(75)에는, 전력과 신호의 양쪽을 전송하는 공용선(84)이 접속되어 있다. 공용선(84)의 선단은, 신호선(85)과 전력선(86)으로 분기되어 있다. 신호선(85)과 전력선(86)은, RFFE(76)에 접속되어 있다. RFFE(76)는, 안테나(78)에 접속되어 있다.
5G 모뎀(75)에는, 전력과 신호의 양쪽을 전송하는 공용선(87)이 접속되어 있다. 공용선(87)의 선단은, 신호선(88)과 전력선(89)으로 분기되어 있다. 신호선(88)과 전력선(89)은, RFFE(77)에 접속되어 있다. RFFE(77)는, 안테나(79)에 접속되어 있다. 5G 모뎀(75)은, 신호선(90, 91)을 통해 안테나(80, 81)가 접속되어 있다. 제4 실시 형태에 의한 인덕터(31)는, 전력선(82, 83, 86, 89)의 도중에 접속되어 있다.
이렇게 하여, 이와 같이 구성된 제8 실시 형태에서는, 인덕터(31)는, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다. 제8 실시 형태에서는, 전력선(82, 83, 86, 89)의 도중에 인덕터(31)를 접속하였다. 이 때문에, 예를 들어 통신 장치(71)의 사용에 수반하여, 전력선(82, 83, 86, 89)에 통신 주파수 대역(예를 들어 수㎓)의 노이즈가 혼입된 경우라도, 인덕터(31)에 의해 노이즈를 감쇠시킬 수 있다.
또한, 제8 실시 형태에서는, 통신 장치(71)에 제4 실시 형태에 의한 인덕터(31)를 적용한 경우를 예시하였다. 본 발명은 이에 한하지 않고, 통신 장치에, 제5 내지 제7 실시 형태에 의한 인덕터(41, 51, 61)를 적용해도 된다. 또한, 통신 장치에, 제1 내지 제3 실시 형태에 의한 전원 회로 기판(1, 11, 21)을 적용해도 되고, 변형예에 의한 전원 회로 기판(10)을 적용해도 된다.
제8 실시 형태에서는, 무선 장치로서 통신 장치(71)를 예로 들어 설명하였다. 본 발명은 이에 한하지 않고, 무선 장치로서 예를 들어 레이다 장치에 대하여, 본 발명의 회로 기판이나 인덕터를 적용해도 된다.
상기 각 실시 형태는 예시이며, 다른 실시 형태에서 나타낸 구성의 부분적인 치환 또는 조합이 가능한 것은 물론이다.
다음에, 상기 실시 형태에 포함되는 발명에 대하여 기재한다. 본 발명에 의한 회로 기판은, 기판과, 상기 기판의 제1 주면에 마련되며 랜드를 갖는 제1 선로와, 상기 기판의 제1 주면에 마련되며 랜드를 갖는 제2 선로와, 상기 제1 선로의 랜드와 상기 제2 선로의 랜드에 접속된 페라이트 재료를 포함하는 인덕터와, 상기 제1 선로와 상기 제2 선로 중 적어도 한쪽에 접속된 오픈 스터브를 구비한 것을 특징으로 하고 있다.
이와 같이 구성함으로써, 제1 선로와 제2 선로에 노이즈가 전송되는 경우에는, 1㎓ 미만의 대역의 노이즈는, 인덕터의 전송 손실에 의해 감쇠시킬 수 있다. 이것에 더하여, 1㎓ 이상의 대역의 노이즈는, 오픈 스터브에 의해 감쇠시킬 수 있다. 이 때문에, 회로 기판은, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다.
본 발명에서는, 상기 오픈 스터브는, 상기 제1 선로와 상기 제2 선로 중 한쪽의 랜드에 접속되어 있는 것을 특징으로 하고 있다. 이에 의해, 랜드에 접속된 오픈 스터브에 의해, 고주파 대역의 노이즈를 감쇠시킬 수 있다.
본 발명에서는, 상기 오픈 스터브는, 직선 형상의 배선 패턴에 의해 형성되어 있는 것을 특징으로 하고 있다. 이 때문에, 오픈 스터브의 길이 치수를 조정함으로써, 오픈 스터브에 의한 노이즈의 감쇠 대역의 중심 주파수를 원하는 값으로 설정할 수 있다.
본 발명에서는, 상기 오픈 스터브는, 부채 형상 또는 계단형의 배선 패턴에 의해 형성되어 있는 것을 특징으로 하고 있다. 이 때문에, 오픈 스터브를 직선 형상으로 형성한 경우에 비해, 오픈 스터브에 의한 노이즈의 감쇠 대역을 확장할 수 있다.
본 발명에서는, 상기 오픈 스터브는, 상기 제1 선로와 상기 제2 선로 중 한쪽에 용량성 결합된 배선 패턴에 의해 형성되어 있는 것을 특징으로 하고 있다. 이 때문에, 예를 들어 제1 선로 및 제2 선로를 통해 저주파의 전원 전력을 공급하는 경우에, 오픈 스터브는, 제1 선로 및 제2 선로를 통해 공급되는 전원 전력에 영향을 미치지 않고, 고주파의 노이즈를 감쇠시킬 수 있다.
본 발명에서는, 상기 제1 선로와 상기 제2 선로 중 한쪽과 상기 오픈 스터브의 배선 패턴은, 대면하여 용량성 결합되어 있는 것을 특징으로 하고 있다. 이에 의해, 제1 선로 또는 제2 선로와 오픈 스터브의 배선 패턴을 비아로 접속할 필요가 없어진다.
본 발명에서는, 상기 오픈 스터브의 감쇠 대역은, 상기 인덕터의 감쇠 대역보다도 높게 되어 있는 것을 특징으로 하고 있다. 이 때문에, 1㎓ 부근까지의 노이즈는, 인덕터에 의해 감쇠시킬 수 있다. 1㎓ 이상의 노이즈는, 오픈 스터브에 의해 감쇠시킬 수 있다.
본 발명에서는, 상기 오픈 스터브의 감쇠 주파수는, 2.4㎓ 이상의 주파수를 적어도 포함하고 있는 것을 특징으로 하고 있다. 이 때문에, 예를 들어 무선 주파수대인 2.4㎓ 부근의 노이즈가 인덕터의 선로에 혼입되었을 때라도, 이 노이즈를 회로 기판의 오픈 스터브에 의해 감쇠시킬 수 있다.
본 발명에 의한 인덕터는, 페라이트 재료를 포함하는 본체와, 상기 본체의 내부에 마련된 선로와, 상기 본체에 마련되며 상기 선로의 제1 단부에 접속된 제1 외부 전극과, 상기 본체에 마련되며 상기 선로의 제2 단부에 접속된 제2 외부 전극과, 상기 본체의 내부에 위치하며 상기 선로에 접속된 오픈 스터브를 구비한 것을 특징으로 하고 있다.
이와 같이 구성함으로써, 선로에 노이즈가 전송되는 경우에는, 1㎓ 미만의 대역의 노이즈는, 페라이트 재료에 의한 인덕터의 전송 손실에 의해 감쇠시킬 수 있다. 이것에 더하여, 1㎓ 이상의 대역의 노이즈는, 오픈 스터브에 의해 감쇠시킬 수 있다. 이 때문에, 인덕터는, 1㎓ 미만의 대역부터 1㎓ 이상의 대역까지의 광대역의 노이즈를 감쇠시킬 수 있다.
본 발명에서는, 상기 오픈 스터브는, 상기 본체의 내부에 마련된 비아에 의해 형성된 것을 특징으로 하고 있다. 이 때문에, 비아의 깊이 치수를 조정함으로써, 오픈 스터브에 의한 노이즈의 감쇠 대역의 중심 주파수를 원하는 값으로 설정할 수 있다.
본 발명에서는, 상기 오픈 스터브는, 미앤더형으로 형성된 것을 특징으로 하고 있다. 이 때문에, 오픈 스터브의 길이 치수가 본체의 폭 치수나 높이 치수보다도 큰 경우라도, 오픈 스터브를, 본체의 내부에 배치할 수 있다.
본 발명에서는, 상기 오픈 스터브는, 부채 형상 또는 계단형의 배선 패턴에 의해 형성된 것을 특징으로 하고 있다. 이 때문에, 오픈 스터브를 직선 형상으로 형성한 경우에 비해, 오픈 스터브에 의한 노이즈의 감쇠 대역을 확장할 수 있다.
본 발명에서는, 상기 오픈 스터브의 감쇠 대역은, 상기 페라이트 재료의 감쇠 대역보다도 높게 되어 있는 것을 특징으로 하고 있다. 이 때문에, 1㎓ 미만의 대역의 노이즈는, 페라이트 재료에 의한 인덕터의 전송 손실에 의해 감쇠시킬 수 있다. 이것에 더하여, 1㎓ 이상의 대역의 노이즈는, 오픈 스터브에 의해 감쇠시킬 수 있다.
본 발명에서는, 상기 오픈 스터브의 감쇠 주파수는, 2.4㎓ 이상의 주파수를 적어도 포함하고 있는 것을 특징으로 하고 있다. 이 때문에, 예를 들어 무선 주파수대인 2.4㎓ 부근의 노이즈가 인덕터의 선로에 혼입되었을 때라도, 이 노이즈를 인덕터의 오픈 스터브에 의해 감쇠시킬 수 있다.
또한, 본 발명의 회로 기판 또는 인덕터를 구비한 무선 장치를 구성할 수 있다.
1, 10, 11, 21 : 전원 회로 기판(회로 기판)
2, 22 : 기판
2A, 22A : 제1 주면
2B, 22B : 제2 주면
3 : 제1 선로
3A : 랜드
4 : 제2 선로
4A : 랜드
5, 31, 41, 51, 61 : 인덕터
5A, 32 : 본체
5B, 33 : 선로
5C, 36 : 제1 외부 전극
5D, 37 : 제2 외부 전극
6, 7, 12, 25, 38, 42, 52, 62 : 오픈 스터브
71 : 통신 장치(무선 장치)

Claims (16)

  1. 기판과,
    상기 기판의 제1 주면에 마련되며 랜드를 갖는 제1 선로와,
    상기 기판의 제1 주면에 마련되며 랜드를 갖는 제2 선로와,
    상기 제1 선로의 랜드와 상기 제2 선로의 랜드에 물리적으로 접속된 페라이트 재료를 포함하는 인덕터와,
    상기 제1 선로와 상기 제2 선로 중 적어도 한쪽에 접속된 오픈 스터브를 구비하고,
    상기 오픈 스터브는, 부채 형상 또는 계단형의 배선 패턴에 의해 형성되어 있는 것을 특징으로 하는 회로 기판.
  2. 제1항에 있어서,
    상기 오픈 스터브는, 상기 제1 선로와 상기 제2 선로 중 한쪽의 랜드에 접속되어 있는 것을 특징으로 하는 회로 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 오픈 스터브는, 직선 형상의 배선 패턴에 의해 형성되어 있는 것을 특징으로 하는 회로 기판.
  4. 삭제
  5. 기판과,
    상기 기판의 제1 주면에 마련되며 랜드를 갖는 제1 선로와,
    상기 기판의 제1 주면에 마련되며 랜드를 갖는 제2 선로와,
    상기 제1 선로의 랜드와 상기 제2 선로의 랜드에 물리적으로 접속된 페라이트 재료를 포함하는 인덕터와,
    상기 제1 선로와 상기 제2 선로 중 적어도 한쪽에 접속된 오픈 스터브를 구비하고,
    상기 오픈 스터브는, 상기 제1 선로와 상기 제2 선로 중 한쪽에 용량성 결합된 배선 패턴에 의해 형성되어 있는 것을 특징으로 하는 회로 기판.
  6. 제5항에 있어서,
    상기 제1 선로와 상기 제2 선로 중 한쪽과 상기 오픈 스터브의 배선 패턴은, 대면하여 용량성 결합되어 있는 것을 특징으로 하는 회로 기판.
  7. 제1항 또는 제2항에 있어서,
    상기 오픈 스터브의 감쇠 대역은, 상기 인덕터의 감쇠 대역보다도 높게 되어 있는 것을 특징으로 하는 회로 기판.
  8. 제1항 또는 제2항에 있어서,
    상기 오픈 스터브의 감쇠 주파수는, 2.4㎓ 이상의 주파수를 적어도 포함하고 있는 것을 특징으로 하는 회로 기판.
  9. 페라이트 재료를 포함하는 본체와,
    상기 본체의 내부에 마련된 선로와,
    상기 본체에 마련되며 상기 선로의 제1 단부에 접속된 제1 외부 전극과,
    상기 본체에 마련되며 상기 선로의 제2 단부에 접속된 제2 외부 전극과,
    상기 본체의 내부에 위치하며 상기 선로에 접속된 오픈 스터브를 구비하고,
    상기 본체, 상기 선로 및 상기 오픈 스터브는 복수의 도체층과 복수의 페라이트 시트가 적층되어 이루어지는 구조를 갖고,
    상기 오픈 스터브는, 미앤더형으로 형성된 것을 특징으로 하는 인덕터.
  10. 제9항에 있어서,
    상기 오픈 스터브는, 상기 본체의 내부에 마련된 비아에 의해 형성된 것을 특징으로 하는 인덕터.
  11. 삭제
  12. 페라이트 재료를 포함하는 본체와,
    상기 본체의 내부에 마련된 선로와,
    상기 본체에 마련되며 상기 선로의 제1 단부에 접속된 제1 외부 전극과,
    상기 본체에 마련되며 상기 선로의 제2 단부에 접속된 제2 외부 전극과,
    상기 본체의 내부에 위치하며 상기 선로에 접속된 오픈 스터브를 구비하고,
    상기 본체, 상기 선로 및 상기 오픈 스터브는 복수의 도체층과 복수의 페라이트 시트가 적층되어 이루어지는 구조를 갖고,
    상기 오픈 스터브는, 부채 형상 또는 계단형의 배선 패턴에 의해 형성된 것을 특징으로 하는 인덕터.
  13. 제9항, 제10항 및 제12항 중 어느 한 항에 있어서,
    상기 오픈 스터브의 감쇠 대역은, 상기 페라이트 재료의 감쇠 대역보다도 높게 되어 있는 것을 특징으로 하는 인덕터.
  14. 제9항, 제10항 및 제12항 중 어느 한 항에 있어서,
    상기 오픈 스터브의 감쇠 주파수는, 2.4㎓ 이상의 주파수를 적어도 포함하고 있는 것을 특징으로 하는 인덕터.
  15. 제1항 또는 제2항에 기재된 회로 기판을 구비한 무선 장치.
  16. 제9항, 제10항 및 제12항 중 어느 한 항에 기재된 인덕터를 구비한 무선 장치.
KR1020200071655A 2019-06-17 2020-06-12 회로 기판, 인덕터 및 무선 장치 KR102542708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220028228A KR102515991B1 (ko) 2019-06-17 2022-03-04 회로 기판, 인덕터 및 무선 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-111939 2019-06-17
JP2019111939A JP2020205519A (ja) 2019-06-17 2019-06-17 回路基板、インダクタおよび無線装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220028228A Division KR102515991B1 (ko) 2019-06-17 2022-03-04 회로 기판, 인덕터 및 무선 장치

Publications (2)

Publication Number Publication Date
KR20200144063A KR20200144063A (ko) 2020-12-28
KR102542708B1 true KR102542708B1 (ko) 2023-06-14

Family

ID=73745376

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200071655A KR102542708B1 (ko) 2019-06-17 2020-06-12 회로 기판, 인덕터 및 무선 장치
KR1020220028228A KR102515991B1 (ko) 2019-06-17 2022-03-04 회로 기판, 인덕터 및 무선 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220028228A KR102515991B1 (ko) 2019-06-17 2022-03-04 회로 기판, 인덕터 및 무선 장치

Country Status (4)

Country Link
US (1) US11310908B2 (ko)
JP (1) JP2020205519A (ko)
KR (2) KR102542708B1 (ko)
CN (1) CN212344134U (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185936A (ja) * 2004-12-24 2006-07-13 Fujitsu Ltd 半導体装置および半導体装置の調整方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139606A (ja) 1984-07-30 1986-02-25 Nec Corp バイアス回路
JPH0541221U (ja) * 1991-10-30 1993-06-01 セイコーエプソン株式会社 ノイズフイルタ
JP2006222675A (ja) 2005-02-09 2006-08-24 Sony Corp 不要輻射低減回路及び不要輻射低減方法並びに電子機器
KR100716848B1 (ko) * 2005-10-17 2007-05-09 주식회사 팬택앤큐리텔 가변 인덕턴스를 갖는 나선형 인덕터
JP4345849B2 (ja) * 2006-11-21 2009-10-14 ソニー株式会社 通信システム、通信装置、並びに高周波結合器
WO2011152054A1 (ja) * 2010-06-02 2011-12-08 日本電気株式会社 配線基板及び電子装置
KR101304315B1 (ko) * 2011-12-28 2013-09-11 전자부품연구원 마이크로스트립 스터브를 이용하여 하모닉 성분을 저감시키는 필터링 장치
KR101548808B1 (ko) * 2013-10-24 2015-08-31 삼성전기주식회사 복합 전자부품 및 그 실장 기판
US10243253B2 (en) * 2013-11-05 2019-03-26 Nec Corporation Antenna, printed circuit board, and electronic device
KR20160098780A (ko) * 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판
US10225922B2 (en) * 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10340210B2 (en) * 2016-09-16 2019-07-02 Texas Instruments Incorporated System in package device including inductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185936A (ja) * 2004-12-24 2006-07-13 Fujitsu Ltd 半導体装置および半導体装置の調整方法

Also Published As

Publication number Publication date
JP2020205519A (ja) 2020-12-24
KR102515991B1 (ko) 2023-03-31
KR20200144063A (ko) 2020-12-28
CN212344134U (zh) 2021-01-12
KR20220034092A (ko) 2022-03-17
US11310908B2 (en) 2022-04-19
US20200396828A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
US6639559B2 (en) Antenna element
JP4579198B2 (ja) 多層帯域通過フィルタ
US20170047631A1 (en) High frequency band pass filter with coupled surface mount transition
US20180145384A1 (en) Electronic apparatus
JP5824563B1 (ja) 小型スロット型アンテナ
JP6280985B2 (ja) セルラー用途向けの小型無線方向性結合器
JP2001320208A (ja) 高周波回路及びそれを用いたモジュール、通信機
US10992042B2 (en) High-frequency transmission line
US9629282B2 (en) Electronic device, structure, and heat sink
US10342125B2 (en) Multilayer substrate
US9219299B2 (en) Resonator, multilayer board and electronic device
US20160157338A1 (en) Printed wiring board and method of producing the same
US8810475B2 (en) Antenna device
EA038606B1 (ru) Возбуждение полосковой антенны
KR102162594B1 (ko) 인쇄 배선판 및 그 제조 방법
CN114208045B (zh) 无线通信模块
JPH10270976A (ja) 分波器パッケージ
WO2014199591A1 (ja) マイクロ波回路
KR102515991B1 (ko) 회로 기판, 인덕터 및 무선 장치
KR20090061585A (ko) 안테나 장치
JP3830046B2 (ja) 方向性結合器
WO2007049382A1 (ja) 高周波モジュール
CN112544015B (zh) 波导管缝隙天线
JPH088499A (ja) 分布定数回路のプリント回路基板構造
US7576629B2 (en) Semiconductor device having signal line and reference potential planes separated by a vertical gap

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2022101000485; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20220304

Effective date: 20230331

GRNO Decision to grant (after opposition)