JP4141491B2 - パターンアンテナ内蔵回路基板 - Google Patents

パターンアンテナ内蔵回路基板 Download PDF

Info

Publication number
JP4141491B2
JP4141491B2 JP2007187471A JP2007187471A JP4141491B2 JP 4141491 B2 JP4141491 B2 JP 4141491B2 JP 2007187471 A JP2007187471 A JP 2007187471A JP 2007187471 A JP2007187471 A JP 2007187471A JP 4141491 B2 JP4141491 B2 JP 4141491B2
Authority
JP
Japan
Prior art keywords
pattern antenna
circuit board
substrate
built
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007187471A
Other languages
English (en)
Other versions
JP2007267429A (ja
Inventor
由香里 丑山
和之 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007187471A priority Critical patent/JP4141491B2/ja
Publication of JP2007267429A publication Critical patent/JP2007267429A/ja
Application granted granted Critical
Publication of JP4141491B2 publication Critical patent/JP4141491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Details Of Aerials (AREA)

Description

本発明は、パターンアンテナを内蔵する回路基板に関する。
パターンアンテナ内蔵回路基板は、電気回路とパターンアンテナとを一体にしてプリント基板上に実装した構造であり、非接触型ICカード等の小型通信モジュールとして用いられている。その典型例の1つとして、特許文献1にパターンアンテナ内蔵回路基板を用いた送信機および受信機が開示されている。
用途上、携帯性が重要であり、小型化が要請されるが、パターンアンテナ用のスペースの確保と小型化との両立が常に課題となる。
すなわち、図1に示したように、従来のパターンアンテナ内蔵回路基板10では、基板12上の限られたスペース内で、配線パターンやベタパターン等の回路形成部14以外に、必要な電磁波送受信特性を発揮するためのアンテナ16の形成に必要なスペースが余分に必要となる。
更に、同じ基板表面に近接配置されたアンテナと配線パターンやデバイスとが相互のノイズにより影響を受け易いという問題もある。
また、基板表裏面間の電気的接続のためにビアを設けると、負荷容量が増加して、信号の立ち上がりにタイムラグが生じ、信号遅延の原因となる。
特開2000−114992号公報(図1、段落0020〜0024)
本発明の目的の1つは、パターンアンテナの形成に余分な基板スペースを必要とせず小型化を促進できる構造のパターンアンテナ内蔵回路基板を提供することである。
本発明のもう1つの目的は、アンテナと配線パターンやデバイスとの配置間隔に余裕を設けて相互のノイズによる影響を防止できる構造のパターンアンテナ内蔵回路基板を提供することである。
本発明の更にもう1つの目的は、ビアを用いずに基板表裏面間の電気的接続を可能として負荷容量の増加を防止した構造のパターンアンテナ内蔵回路基板を提供することを目的とする。
特許請求しない第1参考技術によるパターンアンテナ内蔵回路基板は、パターンアンテナが、基板の側面に形成された主部と、該基板に形成された電気回路との接続部とから成ることを特徴とする。
更に、特許請求しない第2参考技術によるパターンアンテナ内蔵回路基板は、パターンアンテナが、矩形基板の各側面にそれぞれ形成された側面部分と、該矩形基板の表面の各コーナー領域に形成され、隣接する上記側面部分間を接続するコーナー部分とから成るループアンテナであることを特徴とする。
本発明によるパターンアンテナ内蔵回路基板は、パターンアンテナが、該基板の両面に該基板の周縁に沿ってそれぞれ形成された2つのループ部分と、該基板の側面から該基板の両面の周縁領域まで延在して上記2つのループ部分間を連接するループ間連接部分とから成る2重ループアンテナであって、前記ループ間連接部分、前記基板の側面に形成された凹部の内壁から該基板の両面の周縁部まで延在して形成されていることを特徴とする
〔参考形態1〕
図2に、第1参考技術によるパターンアンテナ内蔵回路基板の一実施形態を示す。
パターンアンテナ内蔵回路基板100は、プリント基板102に回路部104とパターンアンテナ106とが設けられて成る。回路部104はプリント基板102の一表面上に形成されており、パターンアンテナ106はプリント基板102の一側面に形成された主部108と、上記一側面に形成され主部108から上記回路部104まで延在する接続部110とから成る。
本参考形態において、パターンアンテナの主部108が基板102の側面に形成されているので、図1に示した従来構造のように基板表面にパターンアンテナ形成用に余分なスペースを必要としないので、回路基板の小型化を促進できる。
また、図1に示した従来構造では、回路基板10の外径寸法内に回路部14と、かつこれを取り囲むパターンアンテナ16とを設けていたため、回路基板10を小型化しようとすると回路形成部14に近接してパターンアンテナ16を形成する必要があり、このため回路部14とパターンアンテナ16とが相互のノイズにより影響を受け易かった。
これに対して、図2に示す参考形態1の構造では、パターンアンテナ106の大部分を成す主部108は回路基板100の表面ではなく側面に設けられており、パターンアンテナ106のごく一部を成す接続部110のみを回路基板100の表面に設ければよい。そのため、回路基板の外形寸法を図1の従来構造より一回り小さくしてもなおかつ回路部104とパターンアンテナ主部108との間隔を従来構造より大きくとることができる。これにより、回路部104とパターンアンテナ106とが相互のノイズにより影響を受けないように設計しつつ小型化を実現することができる。
図3を参照して、本参考形態によるパターンアンテナ内蔵回路基板100の製造手順の一例を説明する。
図3(1)に示すように、一般にプリント配線基板に用いられているFR−4等のガラスクロス入り樹脂板20の両面に銅箔22を貼り付けた両面銅張積層板24に、NCドリルまたはルーターにより貫通孔または貫通スリット26を開口する。なお、この積層板24は、実際には多数個のパターンアンテナ内蔵回路基板100を一括して作り込むための大判の積層板であるが、図には回路基板100を1個形成するための領域とその隣接領域について、一部分を示してある。
図3(2)に示すように、無電解銅めっきと電解銅めっきを順次行なって、貫通孔(貫通スリット)26の内壁を含む積層板24の全面に銅からなる導体層28を形成する。
図3(3)に示すように、フォトリソグラフィーにより導体層28とその下の銅箔22をパターニングして、回路部104とパターンアンテナ用導体層108’を形成する。回路部104は積層板24の表面に形成され、パターンアンテナ用導体層は貫通孔(貫通スリット)26の内壁から開口縁部に延在する主部用導体層108’およびこれと回路部104とを接続する接続部用導体層(図示せず)としての積層板24の表面領域におよびパターンアンテナ主部108とを形成する。なお、図示の便宜上、回路部104は単純な連続層として示したが、実際には所定の配線パターンに形成されている。
図3(4)は、図3(3)の状態を平面図で示したものである。ここでは、大判の積層板24上に一括して形成された多数個のうち隣り合う2個の回路基板100Aおよび100Bを示してある。
次いで、積層板24両面へのソルダレジスト塗布、配線パターンパッド部への金めっき等の外装めっき処理、フラックス塗布、HASL処理によるパッド部への部品実装用はんだコート等の後処理を行なう。
次に、図3(4)のように、貫通スリット26の中心を通る破線C1に沿って切断し、回路基板100Aと100Bとを個片に分離する。これにより切り分けられた左右2個の回路基板100Aおよび100Bは、図3(5)に示すように、元の貫通スリット26がキャスタレーション(凹部もしくは切り欠き)26’となる。キャスタレーション26’は内壁に導体層108’が形成されている。
更に、図3(5)の破線C2に沿って切断して、キャスタレーション26の両端部を除去する。これにより、図2に示したように、所定寸法の主部108と接続部110とから成るパターンアンテナ106を備えた所定外形寸法のパターンアンテナ内蔵回路基板100が得られる。なお、切断線C2より外側の領域Rは回路基板100には不要であり、余分な領域として除去される。
以上の操作を大判の積層板24の全体について一括して行なうことにより、多数個のパターンアンテナ内蔵回路基板100が得られる。
なお、本参考形態では、回路部104およびパターンアンテナ106の形成をサブトラクティブ法により行なう例を説明したが、特にこれに限定する必要はなく、アディティブ法によって形成してもよい。この点は、通常のプリント配線基板の製法と同様である。
〔参考形態2〕
前述の参考形態1においては、パターンアンテナ内蔵回路基板100には、その側面の寸法(長さ)に対応した寸法(長さ)の主部108を有するパターンアンテナ106が形成される。
本参考形態では、回路基板100の側面寸法より小さい寸法の主部108を有するパターンアンテナ106を形成する方法を説明する。
この方法では、図4(1)に示したようにキャスタレーション用の貫通スリット(貫通孔)の寸法を回路形成部104の1側辺と同等程度に小さくし、そこにパターンアンテナ主部用導体層108’を形成する。(対応する参考形態1の処理段階を示す図3(4)のパターンアンテナ主部用導体層108’は回路形成部104の1側辺よりかなり大きい寸法であった。)
この場合、図示したように、必要なパターンアンテナ主部用導体層108’の寸法が最終的な回路基板100の外形寸法(切断線C1、C2で規定される)より小さければ、図3(5)に示した場合のように切断線C2より外側の余分な領域Rは発生しないので、大判の積層板24により多数の回路基板100を作り込める、という利点がある。すなわち、図4(1)に示したように、個々の回路基板100が直接隣接して大判の積層板24に形成される。
次いで、図4(2)に示すように、NCドリルやルーターによりパターンアンテナ主部用導体層108の両端の位置に穴Dを開ける。これにより、導体層108は回路基板100の外形寸法(切断線C1、C2で規定される)よりも小さく整形される。図示の例では、隣接する回路基板100の導体層108の両端が共通の穴Dにより削除され、それぞれ寸法減少される。
ここで、更に寸法の小さいパターンアンテナ主部108が必要な場合には、図4(3)に示したように、複数のドリル穴Dを開けることができる。ドリル穴開け位置をオーバラップさせることにより、またはルーターで穴開けをすることにより、不要な残留部が発生しないように穴開けを行なう。
以上の操作により、図4(4)に示すように、主部108の寸法が回路基板100の側辺寸法より小さいパターンアンテナ内蔵回路基板100が得られる。
本参考形態においても、参考形態1と同様に、余分なスペースを必要とせず、回路部とパターンアンテナ部とが相互のノイズに影響を受けないように設計しつつ小型化を実現できるという作用効果が得られる。
〔参考形態3〕
図5に、第2参考技術によるパターンアンテナ内蔵回路基板の一実施形態を示す。
パターンアンテナ内蔵回路基板200は、パターンアンテナ112が、矩形基板102の各側面にそれぞれ形成されたキャスタレーションの内壁に延在する側面部分114と、矩形基板102の表面上の各コーナー領域に形成され、隣接する側面部分114間を接続するコーナー部分116とから成るループアンテナとして形成されている。ループアンテナ112は、基板102の表面に形成された接続部分110を介して、基板102の表面に形成された回路部104と接続されている。
キャスタレーション内壁に延在する4つの側面部分114は、参考形態1における主部108と同様の操作により形成される。
本参考形態においても、参考形態1、2と同様に、余分なスペースを必要とせず、回路部とパターンアンテナ部とが相互のノイズに影響を受けないように設計しつつ小型化を実現できるという作用効果が得られる。
〔実施形態1〕
図6に、本発明によるパターンアンテナ内蔵回路基板の一実施形態を示す。
パターンアンテナ内蔵回路基板300は、プリント基板102に回路部とパターンアンテナ120とが設けられて成る。回路部は図示の便宜上示していないが、基板102の上面にパターンアンテナに囲まれて設けられている。パターンアンテナ120は、基板102の両面に基板102の周縁に沿ってそれぞれ形成された2つのループ部分122と、基板102の側面から基板の両面の周縁領域まで延在して上記2つのループ部分122間を連接するループ間連接部分124とから成る2重ループアンテナである。ループ間連接部分124は、基板102の側面に形成されたキャスタレーションの内壁全面から基板の両面の周縁部まで延在して形成されている。
パターンアンテナ内蔵回路基板300は参考形態1と同様にサブトラクティブ法で形成することもできるし、アディティブ法で形成することもできる。
本実施形態においては、基板両面に形成されたループ部分122間の接続を、基板側面部のキャスタレーション内壁に形成されたループ間連接部124によって行なうため、従来のようにビアにより表裏面のループ間を接続した場合のように負荷容量の増加による信号立ち上がりの遅延を生ずることがない、という作用効果が得られる。
〔実施形態2〕
上記の実施形態1においては、本発明による2重ループアンテナを備えたパターンアンテナ内蔵基板300を、参考形態1と同様のサブトラクティブ法で形成できるし、またアデティブ法によっても形成できることを述べた。しかし、本発明によるパターンアンテナ内蔵基板の製法はこれらに限定する必要はない。
図7に、本発明によるパターンアンテナ内蔵回路基板の別の態様を示す。
パターンアンテナ内蔵回路基板330は、プリント基板102に回路部とパターンアンテナ130とが設けられて成る。回路部は図示の便宜上示していないが、基板102上面にパターンアンテナに囲まれて設けられている。パターンアンテナ130は、実施形態1と同様に、基板102の両面に基板102の周縁に沿ってそれぞれ形成された2つのループ部分122と、基板102の側面から基板の両面の周縁領域まで延在して上記2つのループ部分122間を連接するループ間連接部分126とから成る2重ループアンテナである。ただし、実施形態4とは異なり、基板102の側面にはキャスタレーションは設けず、平滑な基板側面にループ間連接部分126が直接形成されている。
本実施形態のパターンアンテナ130は、導電性ペーストの印刷により下記のようにして形成される。導電性ペーストは通常のものでよく、例えば、エポキシ樹脂等の樹脂中に、銀フィラー等の導電性粒子を分散させたものを用いることができる。
先ず、導電性ペーストを、個片に切断分離された基板102の側面から基板102の両面周縁部まで延在するように印刷して、ループ間連接部分126を形成する。
次に、このループ間連接部分126の延在部126Aの上に重なるようにして、基板102の表面および裏面に各々導電性ペーストを印刷して、ループ部分122を形成すると、図7に示した2重ループアンテナ130が完成する。
あるいは別の方法として、先ず、大判の両面銅張積層板24の表裏両面の銅箔にフォトリソグラフィー処理を施して、両面それぞれに、回路部配線パターンとアンテナループ部分122とを形成する。その際、積層板24にはビア穴は形成しない。
次に、切断により個々の回路基板に分離した後、導電性ペーストを基板側面から表裏両面に延在するように印刷してループ連接部分126を形成すると、図7に示した2重ループアンテナ130が完成する。
本実施形態によっても、基板両面に形成されたループ部分122間の接続を、基板側面部に形成されたループ間連接部126によって行なうため、従来のようにビアにより表裏面のループ間を接続した場合のように負荷容量の増加による信号立ち上がりの遅延を生ずることがない、という実施形態1と同様の作用効果が得られる。
本発明によれば、パターンアンテナの形成に余分な基板スペースを必要とせず小型化を促進できると同時に、アンテナと配線パターンやデバイスとの配置間隔に余裕を設けて相互のノイズによる影響を防止できる構造のパターンアンテナ内蔵回路基板が提供される。
また、ビアを用いずに基板表裏面間の電気的接続を可能として負荷容量の増加を防止した構造のパターンアンテナ内蔵回路基板も提供される。
図1は、従来のパターンアンテナ内蔵回路基板を示す斜視図である。 図2は、第1参考技術の一形態によるパターンアンテナ内蔵回路基板を示す斜視図である。 図3は、図2のパターンアンテナ内蔵回路基板の製造工程を示す(1)〜(3)断面図および(4)〜(5)平面図である。 図4は、第1参考技術の別の形態によるパターンアンテナ内蔵回路基板を示す(4)斜視図およびその製造工程を示す(1)〜(3)平面図である。 図5は、第2参考技術の一形態によるパターンアンテナ内蔵回路基板を示す斜視図である。 図6は、本発明の一実施形態によるパターンアンテナ内蔵回路基板を示す斜視図である。 図7は、本発明の別の実施形態によるパターンアンテナ内蔵回路基板を示す斜視図である。
符号の説明
10 従来のパターンアンテナ内蔵回路基板
12 プリント基板
14 回路部分
16 アンテナ部分
100 パターンアンテナ内蔵回路基板
102 プリント基板
104 回路部
106 パターンアンテナ
108 パターンアンテナ106の主部
110 パターンアンテナ106の接続部
200 パターンアンテナ内蔵回路基板
112 パターンアンテナ
114 パターンアンテナ112の側面部分
116 パターンアンテナ112のコーナー部分
300 パターンアンテナ内蔵回路基板
120 パターンアンテナ
122 パターンアンテナ120のループ部分
124 パターンアンテナ120のループ間連接部分

Claims (1)

  1. パターンアンテナを内蔵する回路基板において、
    パターンアンテナが、該基板の両面に該基板の周縁に沿ってそれぞれ形成された2つのループ部分と、該基板の側面から該基板の両面の周縁領域まで延在して上記2つのループ部分間を連接するループ間連接部分とから成る2重ループアンテナであって、
    前記ループ間連接部分が、前記基板の側面に形成された凹部の内壁から該基板の両面の周縁部まで延在して形成されていることを特徴とするパターンアンテナ内蔵回路基板。
JP2007187471A 2007-07-18 2007-07-18 パターンアンテナ内蔵回路基板 Expired - Fee Related JP4141491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007187471A JP4141491B2 (ja) 2007-07-18 2007-07-18 パターンアンテナ内蔵回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007187471A JP4141491B2 (ja) 2007-07-18 2007-07-18 パターンアンテナ内蔵回路基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002328440A Division JP4010927B2 (ja) 2002-11-12 2002-11-12 パターンアンテナ内蔵回路基板

Publications (2)

Publication Number Publication Date
JP2007267429A JP2007267429A (ja) 2007-10-11
JP4141491B2 true JP4141491B2 (ja) 2008-08-27

Family

ID=38639882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007187471A Expired - Fee Related JP4141491B2 (ja) 2007-07-18 2007-07-18 パターンアンテナ内蔵回路基板

Country Status (1)

Country Link
JP (1) JP4141491B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213731B2 (ja) * 2009-01-16 2013-06-19 株式会社秀峰 印刷アンテナの製造方法および印刷アンテナを有する通信機器
EP2508839B1 (de) * 2011-04-07 2014-07-09 Carl Mahr Holding GmbH Messeinrichtung mit Sendeschaltung zur drahtlosen Übertragung eines Messwertsendesignals
CN109687134A (zh) * 2019-01-14 2019-04-26 欧普照明股份有限公司 电路基板结构及设备

Also Published As

Publication number Publication date
JP2007267429A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
KR101051491B1 (ko) 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
EP2986088B1 (en) Printed circuit board, manufacturing method thereof and radio-frequency device
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
EP2489248A1 (en) Printed circuit board
KR101497230B1 (ko) 전자부품 내장기판 및 전자부품 내장기판 제조방법
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN109803481B (zh) 多层印刷电路板及制作多层印刷电路板的方法
JP4141491B2 (ja) パターンアンテナ内蔵回路基板
EP1951009B1 (en) Printed circuit board
KR101888592B1 (ko) 연성회로기판 및 그 제조방법
KR20100079336A (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2002344092A (ja) プリント基板
JP4010927B2 (ja) パターンアンテナ内蔵回路基板
JP2013115110A (ja) 段差構造のプリント配線板
WO2008010445A1 (fr) Carte à circuit imprimé multicouche
JP2010062180A (ja) 多層プリント配線板
JP2008235697A (ja) 配線回路基板およびその製造方法
KR200465926Y1 (ko) 교차 결합구조를 갖는 피씨비 어셈블리
KR100649683B1 (ko) 무선고주파용 인쇄회로기판 및 그 제조방법
CN111787690A (zh) 电路板
JP2007281303A (ja) プリント配線基板およびその製造方法
JP5739363B2 (ja) 配線基板
JP5306551B1 (ja) 多層回路基板
JP2019029559A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4141491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees