KR101888592B1

KR101888592B1 - 연성회로기판 및 그 제조방법

Info

Publication number: KR101888592B1
Application number: KR1020150054249A
Authority: KR
Inventors: 최성훈; 김경각; 서동환; 정호영; 방성환; 김태현; 신충환
Original assignee: 케이씨에프테크놀로지스 주식회사
Priority date: 2015-04-17
Filing date: 2015-04-17
Publication date: 2018-09-21
Also published as: KR20160124344A

Abstract

신호 손실율을 최소화할 수 있는 높은 신뢰성의 연성회로기판 및 이것을 높은 설계 자유도로 제조할 수 있는 방법이 개시된다. 본 발명의 연성회로기판은 회로 패턴 및 접지 패턴을 갖는 적층 구조물; 상기 적층 구조물 상의 전자파 차폐 커버레이(electromagnetic interference shielding coverlay) - 상기 전자파 차폐 커버레이는 상기 접지 패턴에 대응하는 비아홀(via hole)을 가짐 -; 및 상기 비아홀의 내주면 및 상기 접지 패턴 상의 도금층(plated layer)을 포함한다.

Description

연성회로기판 및 그 제조방법{Flexible Printed Circuit and Method for Manufacturing The Same}

본 발명은 연성회로기판 및 그 제조방법에 관한 것으로서, 더욱 구체적으로 전자파 차폐 기능을 갖는 연성회로기판 및 그 제조방법에 관한 것이다.

연성회로기판(Flexible Printed Circuit)은 유연성을 갖고 있어 접철부 또는 힌지부가 있거나 다중 배선이 요구되는 기기들, 예를 들어 노트북, 휴대폰, 전자수첩, 개인정보 단말기, 디지털 카메라 등 구성 모듈들 간에 전기적 연결부를 갖는 비교적 소형의 전자기기나, CD-ROM 드라이브 또는 DVD 드라이브의 광 픽업 등과 같이 작동부를 갖는 작동 전자기기 등에 일반적으로 사용되고 있다.

이러한 연성회로기판은 회로 패턴들이 형성되는 층의 수에 따라 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 및 다층 연성회로기판(multi-layer FPC)으로 분류될 수 있다.

연성회로기판 및/또는 전자 부품 등으로부터 발생하는 전자파 간섭은 다른 전기 회로나 전자 부품에 영향을 주어 오동작을 야기한다. 따라서, 이러한 전자파 간섭으로 인한 오작동을 방지하기 위한 하나의 방법으로서, 연성회로기판에 전자파 간섭 차폐 기능을 부여한다.

도 1은 전자파 간섭 차폐 기능을 갖는 종래의 연성회로기판을 예시한다.

도 1에 도시된 바와 같이, 종래의 연성회로기판은 적층 구조물(110), 커버레이(120), 및 전자파 차폐 필름(140)을 포함한다.

상기 적층 구조물(110)은 베이스 필름(111) 및 그 위에 형성된 회로 패턴(112a)과 접지 패턴(112b)을 갖는다.

상기 커버레이(120)는 상기 회로 패턴(112a)을 보호하기 위한 것으로서, 그 위에 적층될 전자파 차폐 필름(140)과 상기 회로 패턴(112a) 사이의 절연성을 보장할 수 있을 정도의 충분한 두께를 갖는다. 펀칭 등의 기계적 수단을 통해 상기 커버레이(120)에 비아홀(via hole)을 형성한 후, 상기 비아홀이 상기 접지 패턴(112b)에 대응되도록 상기 접착층(122)을 통해 상기 커버레이(120)를 상기 적층 구조물(110) 상에 부착한다.

상기 커버레이(120) 펀칭 시 상기 회로 패턴(112a)을 노출시킬 비아홀도 함께 형성할 수 있으며, 상기 커버레이(120)를 상기 적층 구조물(110) 상에 부착한 후 노출된 회로 패턴(112a) 상에 피니시 도금층(예를 들어, Au)(130)을 형성한다. 피니시 도금층(130)은 신호 패턴(112a)의 산화 방지 및 신호 패턴(112a)과 실장될 부품 사이의 양호한 전기적 연결을 보장하기 위한 것이다.

상기 전자파 차폐 필름(140)은 차폐 금속층(141), 도전성 접착층(142), 및 보호층(143)을 포함한다. 접착제 내에 도전성 입자들이 분산되어 있는 상기 도전성 접착층(142)[예를 들어 이방도전성필름(Anisotropic Conductive Film: ACF)]을 통해 상기 차폐 금속층(141)이 상기 접지 패턴(112b)과 전기적으로 연결된다.

그러나, 상술한 종래 연성회로기판은 다음과 같은 문제점들을 갖는다.

첫째, 접착제 내에 분산되어 있는 도전성 입자들을 통해 상기 전자파 차폐 필름(140)의 차폐 금속층(141)과 상기 적층 구조물(110)의 접지 패턴(112b)이 서로 전기적으로 연결되기 때문에 상기 차폐 금속층(141)이 충분하고도 안정된 접지 전위를 가질 수 없다. 즉, 상기 도전성 접착층(142)의 불충분한 전도율로 인해 고속 신호 전송시 신호 손실율이 비교적 높았다.

둘째, 상기 차폐 금속층(141)의 부분적/선택적 적용시 상기 전자파 차폐 필름(140)을 기계적 수단(예를 들어, 금형 프레스)을 이용하여 패터닝하기 때문에 미세 패터닝에 한계가 존재하였고, 그로 인해 설계 자유도 저하가 야기되었다.

셋째, 전자기기가 나날이 소형화 및 다기능화됨에 따라 연성회로기판의 유연성에 대한 요구도 증가하고 있다. 연성회로기판의 유연성을 증가시키기 위한 방안들 중 하나로서 상기 커버레이(120)의 두께를 줄이는 것을 고려하여 볼 수 있으나, 이 두께를 40㎛ 미만으로 줄일 경우 전자파 차폐 필름(140)과 상기 회로 패턴(112a) 사이에 충분한 절연성이 보장될 수 없어 상기 차폐 금속층(141)에 안정된 접지 전위가 확보될 수 없다.

상기 커버레이(120) 두께를 줄이는데 있어서의 한계로 인해, 상기 차폐 금속층(141)의 두께를 줄이자는 제안들이 있었다. 예를 들어, 일본 등록특허 제4201548호는 상기 차폐 금속층(141)의 두께가 1㎛ 이하인 것이 바람직하다고 설명하고 있고, 일본 공개특허공보 제2011-071397호는 상기 차폐 금속층(141)의 두께가 0.2㎛ 이하인 것이 바람직하다고 설명하고 있으며, 일본 공개특허공보 제2010-238870호는 상기 차폐 금속층(141)으로서 0.1㎛의 두께를 갖는 은(Ag) 박막을 예시하고 있다. 그러나, 상기 차폐 금속층(141)의 모든 부분에서의 두께가 1㎛ 이하일 경우에도 역시 상기 차폐 금속층(141)에 안정된 접지 전위가 확보될 수 없다.

상기 차폐 금속층(141)가 안정된 접지 전위를 갖지 못할 경우 신호 배선들 간의 크로스토크가 야기될 수 있다. 결국, 종래기술에 의하면, 연성회로기판의 유연성과 차폐 금속층의 안정된 접지 전위는 일방을 향상시킬 경우 타방은 희생되어야만 하는 트레이드-오프(trade-off) 관계에 있었다.

따라서, 본 발명은 위와 같은 관련 기술의 제한 및 단점들에 기인한 문제점들을 방지할 수 있는 연성회로기판 및 그 제조방법에 관한 것이다.

본 발명의 일 관점은, 신호 손실율을 최소화할 수 있는 높은 신뢰성의 연성회로기판을 제공하는 것이다.

본 발명의 다른 관점은, 신호 손실율을 최소화할 수 있는 연성회로기판을 높은 설계 자유도로 제조할 수 있는 방법을 제공하는 것이다.

본 발명의 또 다른 관점은, 유연성을 희생시키지 않으면서도, 차폐 도전층의 안정된 접지 전위를 보장함으로써 신호배선들 간의 크로스토크를 방지 또는 최소화할 수 있는 연성회로기판을 제공하는 것이다.

위에서 언급된 본 발명의 관점들 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 설명되거나, 그러한 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

위와 같은 본 발명의 일 관점에 따라, 베이스 필름 상에 회로 패턴 및 접지 패턴을 갖는 적층 구조물; 상기 적층 구조물 상의 전자파 차폐 커버레이(electromagnetic interference shielding coverlay) - 상기 전자파 차폐 커버레이는 상기 접지 패턴에 대응하는 비아홀(via hole)을 가짐 -; 및 상기 비아홀의 내주면 및 상기 접지 패턴 상의 도금층(plated layer)을 포함하는, 연성회로기판이 제공된다.

상기 전자파 차폐 커버레이는, 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름; 상기 제1 표면 상의 접착층(adhesive layer); 및 상기 제2 표면 상의 차폐 금속 패턴(shielding metal pattern)을 포함하고, 상기 비아홀은 상기 비도전성 베이스 필름, 상기 접착층 및 상기 차폐 금속 패턴을 통해 연장되어 있고, 상기 적층 구조물과 상기 비도전성 베이스 필름 사이에 상기 접착층이 배치되어 있으며, 상기 비아홀에 대응하는 상기 접지 패턴의 표면 부분 전체가 상기 도금층에 의해 덮여 있고, 상기 도금층을 통해 상기 접지 패턴과 상기 차폐 금속 패턴이 전기적으로 연결되어 있을 수 있다.

상기 도금층과 상기 차폐 금속 패턴 사이에 관찰 가능한 계면(observable interface)이 존재할 수 있다.

상기 비도전성 베이스 필름은 20 내지 30㎛의 두께를 갖고, 상기 접착층은 20 내지 30㎛의 두께를 갖고, 상기 차폐 금속 패턴은 1.1 내지 5㎛의 두께를 가지며, 상기 도금층은 0.1 내지 3㎛의 두께를 가질 수 있다.

상기 비도전성 베이스 필름은 폴리이미드(polyimide)를 포함하고, 상기 차폐 금속 패턴은 구리를 포함할 수 있다.

상기 접착층은 비도전성 접착층일 수 있으며, 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다.

상기 도금층은, 상기 비아홀의 내주면 및 상기 접지 패턴 상의 제1 부분; 및 상기 차폐 금속 패턴의 상면 상의 제2 부분을 포함할 수 있다.

상기 연성회로기판은 상기 도금층 바로 위의 보호층을 더 포함할 수 있다.

상기 연성회로기판은 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 또는 다층 연성회로기판(multi-layer FPC)일 수 있다.

본 발명의 다른 관점에 따라, 회로 패턴 및 접지 패턴을 갖는 적층 구조물을 준비하는 단계; 전자파 차폐 커버레이를 준비하는 단계; 상기 전자파 차폐 커버레이에 비아홀을 형성하는 단계; 상기 비아홀이 상기 접지 패턴에 대응되도록, 상기 비아홀을 갖는 상기 전자파 차폐 커버레이를 상기 적층 구조물 상에 부착하는 단계; 및 상기 비아홀의 내주면 및 상기 접지 패턴 상에 도금층을 형성하기 위하여 도금을 수행하는 단계를 포함하는, 연성회로기판의 제조방법이 제공된다.

상기 전자파 차폐 커버레이는, 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름; 상기 제1 표면 상의 접착층; 및 상기 제2 표면 상의 차폐 금속층(shielding metal layer)을 포함하고, 상기 부착 단계를 통해 상기 접착층이 상기 적층 구조물과 접촉하게 되며, 상기 비아홀에 대응하는 상기 접지 패턴의 표면 부분 전체 및 상기 차폐 금속층의 상면 중 적어도 일부가 상기 도금층에 의해 덮이도록 상기 도금층이 형성되고, 상기 도금층을 통해 상기 접지 패턴과 상기 차폐 금속층이 전기적으로 연결될 수 있다.

상기 도금층은 비전해 도금 및 전해 도금을 순차적으로 수행함으로써 형성될 수 있다.

본 발명의 방법은, 상기 차폐 금속층을 선택적으로 제거하거나 상기 도금층과 상기 차폐 금속층을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계; 및 이어서, 상기 도금층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.

선택적으로, 상기 도금층은 비전해 도금을 수행함으로써 형성될 수 있다. 이 경우, 본 발명의 방법은, 상기 차폐 금속층을 선택적으로 제거하거나 상기 도금층과 상기 차폐 금속층을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계; 상기 포토리소그래피 공정 후 잔존하는 도금층을 성장시키기 위한 전해 도금을 수행하는 단계; 및 상기 성장된 도금층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.

본 발명의 또 다른 관점에 따라, 회로 패턴 및 접지 패턴을 갖는 적층 구조물; 상기 적층 구조물 상의 절연층; 및 상기 절연층 상의 차폐 도전층을 포함하되, 상기 차폐 도전층의 적어도 일부는 상기 절연층에 형성된 비아홀을 통해 상기 접지 패턴과 직접적으로 접촉하고 있고, 상기 절연층은 40 내지 50㎛의 두께를 갖고, 상기 차폐 도전층은 상기 절연층의 비아홀을 관통하는 제1 부분 및 상기 절연층의 상면 상의 제2 부분을 포함하며, 상기 차폐 도전층의 상기 제1 부분은 0.1 내지 3㎛의 두께를 갖고, 상기 차폐 도전층의 상기 제2 부분은 1.1 내지 6㎛의 두께를 갖는, 연성회로기판이 제공된다.

상기 제1 부분의 두께는 상기 제2 부분의 두께보다 작을 수 있다.

상기 비아홀에 대응하는 상기 접지 패턴의 표면 부분 전체가 상기 제1 부분에 의해 덮여 있을 수 있다.

상기 제2 부분은 다층 구조를 갖고/갖거나 상기 제1 부분은 단층 구조를 가질 수 있다.

위와 같은 본 발명에 대한 일반적 서술은 본 발명을 예시하거나 설명하기 위한 것일 뿐으로서, 본 발명의 권리범위를 제한하지 않는다.

본 발명에 의하면, 낮은 전도율의 도전성 접착층이 아닌 높은 전도율의 금속을 통해 차폐 금속층과 접지 패턴이 전기적으로 연결되기 때문에, 본 발명의 연성회로기판은 고속 신호 전송시 신호 손실율을 최소화할 수 있다.

또한, 종래의 전자파 차폐 필름의 도전성 접착층을 연성회로기판으로부터 제거함으로써, 연성회로기판의 유연성을 희생시키지 않으면서도 비교적 두꺼운 절연층 및 차폐 도전층 두께가 확보될 수 있고, 그 결과, 차폐 도전층이 안정된 접지 전위를 가질 수 있어 배선들 간의 크로스토크를 방지 또는 최소화할 있다.

또한, 연성회로기판의 제조 과정에서 차폐 도전층이 노출된 상태로 존재하게 되므로 포토리소그래피 공정 등을 통해 상기 차폐 도전층을 다양한 형상으로 미세 패터닝하는 것이 가능하고, 결과적으로, 선별적 차폐 및 접지를 미세하게 구현할 수 있어 높은 설계 자유도로 연성회로기판이 디자인될 수 있다.

첨부된 도면은 본 발명의 이해를 돕고 본 명세서의 일부를 구성하기 위한 것으로서, 본 발명의 실시예들을 예시하며, 발명의 상세한 설명과 함께 본 발명의 원리들을 설명한다.
도 1은 전자파 간섭 차폐 기능을 갖는 종래의 연성회로기판을 예시하고,
도 2는 본 발명의 일 실시예에 따른 전자파 차폐 커버레이의 단면도이고,
도 3은 본 발명의 일 실시예에 따른 연성회로기판의 단면도이며,
도 4 내지 도 10은 본 발명의 일 실시예에 따른 연성회로기판의 제조방법을 설명하기 위한 단면도들이다.

이하에서는 첨부된 도면을 참조하여 본 발명의 연성회로기판 및 그 제조방법의 실시예들을 상세하게 설명한다.

본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 본 발명의 다양한 변경 및 변형이 가능하다는 점은 당업자에게 자명할 것이다. 따라서, 본 발명은 특허청구범위에 기재된 발명 및 그 균등물의 범위 내에 드는 변경 및 변형을 모두 포함한다.

도 2는 본 발명의 일 실시예에 따른 전자파 차폐 커버레이의 단면도이다.

도 2에 예시된 바와 같이, 본 발명의 일 실시예에 따른 전자파 차폐 커버레이(220)는 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221), 상기 제1 표면 상의 접착층(222), 및 상기 제2 표면 상의 차폐 금속층(223)을 포함한다.

독립적으로 거래될 때 상기 접착층(222)을 보호하기 위하여, 상기 전자파 차폐 커버레이(220)는 상기 접착층(222) 상의 릴리스 필름(release film)(미도시)을 더 포함할 수 있다. 연성회로기판의 제조를 위하여 상기 전자파 차폐 커버레이(220)가 다른 구조물에 부착되기 직전에 상기 릴리스 필름은 상기 전자파 차폐 커버레이(220)로부터 제거된다.

상기 비도전성 베이스 필름(221)은 열경화성 수지 또는 열가소성 수지로 형성될 수 있다. 예를 들어, 폴리이미드(polyimide: PI) 또는 폴리에틸렌나프탈레이트(polyethylenenaphthalate: PEN)가 적합한 물질일 수 있다. 바람직하게는, 본 발명의 비도전성 베이스 필름(221)은 폴리이미드를 포함한다.

상기 접착층(222)은 비도전성 접착층이며 접착제로 사용될 수 있는 그 어떠한 물질로도 형성될 수 있다. 예를 들어, 상기 접착층(222)은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다.

상기 차폐 금속층(223)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 차폐 금속층(223)은 구리(Cu)를 포함한다.

본 발명의 전자파 차폐 커버레이(220)는 비도전성 베이스 필름(221)과 접착층(222) 외에 상기 차폐 금속층(223)을 더 포함함으로써, 종래의 전자파 차폐 필름(140) 없이도 연성회로기판에 전자파 차폐 기능을 부여할 수 있다. 즉, 종래의 전자파 차폐 필름(140)의 도전성 접착층(142)을 연성회로기판으로부터 제거할 수 있어, 연성회로기판의 유연성을 희생시키지 않으면서도 절연층[비도전성 베이스 필름(221) + 접착층(222)] 및 차폐 금속층(223) 두께를 증가시킬 수 있고, 그 결과, 상기 차폐 금속층(223)이 안정된 접지 전위를 가질 수 있어 연성회로기판의 배선들 간의 크로스토크를 방지 또는 최소화할 있다.

본 발명의 일 실시예에 의하면, 상기 비도전성 베이스 필름(221)은 20 내지 30㎛의 두께를 갖고, 상기 접착층(222)은 20 내지 30㎛의 두께를 가지며, 상기 차폐 금속층(223)은 1.1 내지 5㎛의 두께를 갖는다.

도 3은 본 발명의 일 실시예에 따른 연성회로기판의 단면도이다.

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 적층 구조물(210'), 전자파 차폐 커버레이(220"), 및 도금층(230')을 포함한다.

상기 적층 구조물(210')은 베이스 필름(211) 및 그 상면 상의 회로 패턴(212a) 및 접지 패턴(212b)을 포함한다. 상기 회로 패턴(212a)은 전력 배선(power line) 또는 신호 배선(signal line)일 수 있다.

본 발명의 연성회로기판은 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 또는 다층 연성회로기판(multi-layer FPC)일 수 있다. 따라서, 본 발명의 연성회로기판은 상기 적층 구조물(210') 아래에 임의의 다른 구조물을 더 포함할 수 있다. 예를 들어, 본 발명의 연성회로기판이 양면 연성회로기판일 경우, 상기 베이스 필름(211)의 하면 상에 회로 패턴(들)이 형성되고, 이 회로 패턴(들)을 보호할 커버레이가 더 부착될 수 있다.

상기 적층 구조물(210') 상에 배치되어 있는 상기 전자파 차폐 커버레이(220")는 상기 접지 패턴(212b)에 대응하는 비아홀(via hole)을 갖는다. 상기 전자파 차폐 커버레이(220")는 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221'), 상기 제1 표면 상의 접착층(222'), 및 상기 제2 표면 상의 차폐 금속 패턴(shielding metal pattern)(223")을 포함한다. 따라서, 상기 비아홀은 상기 비도전성 베이스 필름(221'), 상기 접착층(222') 및 상기 차폐 금속 패턴(223")을 통해 연장되어 있다. 상기 전자파 차폐 커버레이(220")는 그것의 접착층(222')을 통해 상기 적층 구조물(210') 상에 부착되어 있다. 따라서, 상기 적층 구조물(210')과 상기 비도전성 베이스 필름(221') 사이에 상기 접착층(222')이 배치되어 있다.

전술한 바와 같이, 상기 비도전성 베이스 필름(221')은 열경화성 수지 또는 열가소성 수지로 형성될 수 있다. 예를 들어, 폴리이미드(PI) 또는 폴리에틸렌나프탈레이트(PEN)가 적합한 물질일 수 있다. 바람직하게는, 본 발명의 비도전성 베이스 필름(221')은 폴리이미드를 포함한다.

상기 접착층(222')은 비도전성 접착층이며 접착제로 사용될 수 있는 그 어떠한 물질로도 형성될 수 있다. 예를 들어, 상기 접착층(222')은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다.

상기 도금층(230')은 상기 비아홀의 내주면 및 상기 접지 패턴(212b) 상에 형성되어 있다. 즉, 상기 도금층(230')은 상기 비아홀의 내주면의 일부를 구성하는 상기 차폐 금속 패턴(223")의 측면은 물론이고 상기 접지 패턴(212b)과도 직접적으로 접촉하고 있다. 따라서, 상기 도금층(230')을 통해 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223")이 전기적으로 연결된다. 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223") 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 비아홀에 대응하는 접지 패턴(212b)의 표면 부분 전체가 상기 도금층(230')에 의해 덮여 있도록 하는 것이 바람직하다.

결과적으로, 낮은 전도율의 도전성 접착층이 아닌 상대적으로 높은 전도율의 금속을 통해 차폐 금속 패턴(223")과 접지 패턴(212b)이 전기적으로 연결되기 때문에, 본 발명의 연성회로기판은 고속 신호 전송시 신호 손실율을 최소화할 수 있다.

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 상기 도금층(230')은, 상기 비아홀의 내주면 및 상기 접지 패턴(212b) 상의 제1 부분 및 상기 차폐 금속 패턴(223")의 상면 상의 제2 부분을 포함할 수 있다.

선택적으로, 연성회로기판의 유연성 및 전자파 차폐 성능을 종합적으로 고려하여, 상기 도금층(230')은 상기 비아홀의 내주면 및 상기 접지 패턴(212b) 상에만 형성되고 상기 차폐 금속 패턴(223")의 상면 상에는 형성되지 않을 수 있다. 이에 대해서는 아래에서 더욱 구체적으로 설명하도록 한다.

본 발명의 일 실시예에 의하면, 상기 비도전성 베이스 필름(221')은 20 내지 30㎛의 두께를 갖고, 상기 접착층(222')은 20 내지 30㎛의 두께를 갖고, 상기 차폐 금속 패턴(223")은 1.1 내지 5㎛의 두께를 가지며, 상기 도금층(230')은 0.1 내지 3㎛의 두께를 가질 수 있다.

본 발명에 의하면, 상기 차폐 금속 패턴(223")과 상기 도금층(230')은 서로 독립적으로 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있다.

본 발명의 일 실시예에 의하면, 상기 차폐 금속 패턴(223")과 상기 도금층(230')은 동일한 금속[예를 들어, 구리(Cu)]으로 각각 형성될 수 있다. 상기 차폐 금속 패턴(223")은 독립 거래의 대상인 본 발명의 전자파 차폐 커버레이(220)의 일부이기 때문에, 상기 도금층(230')이 형성되기 직전에 상기 차폐 금속 패턴(223")의 노출 면에 매우 얇은 자연 산화층(natural oxide layer)이 존재할 수 있다. 그 결과, 상기 도금층(230')과 상기 차폐 금속 패턴(223") 사이에 관찰 가능한 계면(observable interface)이 존재할 수 있다.

본 발명의 다른 실시예에 의하면, 상기 차폐 금속 패턴(223")과 상기 도금층(230')은 상이한 금속들[예를 들어, 구리(Cu)와 알루미늄(Al), 구리(Cu)와 은(Ag), 구리(Cu)와 금(Au) 등]로 각각 형성될 수 있다. 이 경우에도 역시 상기 도금층(230')과 상기 차폐 금속 패턴(223") 사이에 관찰 가능한 계면이 존재할 것이다.

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 상기 도금층(230') 바로 위의 보호층(240)을 더 포함할 수 있다. 상기 보호층(240)은 외부 환경으로 인한 상기 도금층(230')의 변질(예를 들어, 산화)을 방지할 수 있는 것이라면 그 어떠한 물질로도 형성될 수 있는데, 예를 들어 폴리에틸렌테레프탈레이트(PET)로 형성될 수 있다.

또한, 도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 피니시 도금층(250)을 더 포함할 수 있다. 상기 피니시 도금층(250)은 상기 전자파 차폐 커버레이(220")에 형성된 또 다른 비아홀을 통해 상기 적층 구조물(210')의 신호 패턴(212a)과 전기적으로 연결되어 있다. 상기 비아홀은 상기 전자파 차폐 커버레이(220")의 비도전성 베이스 필름(221')과 접착층(222')만을 통해 연장되어 있기 때문에 상기 피니시 도금층(250)은 상기 차폐 금속 패턴(223")과 전기적으로 분리(electrically isolated)되어 있다.

상기 피니시 도금층(250)은 신호 패턴(212a)의 산화를 방지하고 상기 신호 패턴(212a)과 실장 부품(미도시) 간의 접속을 용이하게 하기 위한 것으로서, 예를 들어 금(Au)으로 형성될 수 있다.

이하에서는, 본 발명의 다른 관점에서 본 발명의 일 실시예에 따른 연성회로기판을 도 3을 참조하여 구체적으로 설명한다. 다만, 위에서 설명한 내용과 중복되는 내용은 생략하도록 한다.

도 3에 예시된 바와 같이, 본 발명의 일 실시예에 따른 연성회로기판은 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210'), 상기 적층 구조물(210') 상의 절연층(221', 222'), 및 상기 절연층(221', 222') 상의 차폐 도전층(223", 230')을 포함한다.

상기 차폐 도전층(223", 230')의 적어도 일부는 상기 절연층(221', 222')의 비아홀을 관통함으로써 상기 접지 패턴(212b)과 직접적으로 접촉한다. 즉, 상기 차폐 도전층(223", 230')은 상기 절연층(221', 222')을 관통하는 제1 부분 및 상기 절연층(221', 222')의 상면 상의 제2 부분을 포함한다.

상기 접지 패턴(212b)과 상기 차폐 도전층(223", 230') 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 비아홀에 대응하는 접지 패턴(212b)의 표면 부분 전체가 상기 제1 부분에 의해 덮여 있도록 하는 것이 바람직하다.

전술한 바와 같이, 상기 차폐 도전층(223", 230')의 제2 부분은, 연성회로기판의 유연성 및 전자파 차폐 성능을 종합적으로 고려하여, 상기 차폐 금속 패턴(223") 단독으로 구성된 단층 구조이거나 상기 차폐 금속 패턴(223")과 상기 도금층(230')으로 구성된 다층 구조일 수 있다.

그러나, 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223") 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 제2 부분은 상기 차폐 금속 패턴(223")과 상기 도금층(230')으로 구성된 다층 구조인 것이 바람직할 수 있다.

본 발명의 일 실시예에 의하면, 상기 절연층(221', 222')은 40 내지 50㎛의 두께를 가질 수 있고, 상기 차폐 도전층(223", 230')의 상기 제1 부분은 0.1 내지 3㎛의 두께를 가질 수 있으며, 상기 차폐 도전층(223", 230')의 상기 제2 부분은 상기 제1 부분보다 큰 두께, 예를 들어 1.1 내지 6㎛의 두께를 가질 수 있다.

즉, 본 발명에 의하면, 종래의 전자파 차폐 필름(140)의 도전성 접착층(142)을 연성회로기판으로부터 제거함으로써, 연성회로기판의 유연성을 희생시키지 않으면서도 상기 절연층(221', 222')의 두께 및 차폐 도전층(223", 230')의 상기 제2 부분의 두께를 모두 충분히 증가시킬 수 있고, 그 결과, 상기 차폐 도전층(223", 230')이 안정된 접지 전위를 가질 수 있어 연성회로기판의 배선들 간의 크로스토크를 방지 또는 최소화할 있다.

이하에서는, 도 4 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 연성회로기판의 제조방법을 구체적으로 설명한다.

먼저, 도 4에 예시된 바와 같이 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210')을 준비한다.

즉, 베이스 필름(211) 상에 금속 박막(212)이 형성되어 있는 도 4(a)의 적층판(210)[예를 들어 연성동박적층판(Flexible Copper Clad Laminate: FCCL)]을 준비한다. 상기 금속 박막(212)은 스퍼터링(sputtering), 도금(plating), 라미네이팅(laminating) 등의 방법들 중 어느 하나를 통해 상기 베이스 필름(211) 상에 형성될 수 있다. 상기 베이스 필름(211)과 금속 박막(212)은 폴리이미드(PI) 및 구리(Cu)로 각각 형성될 수 있으나, 이들로 제한되지는 않는다.

이어서, 포토리소그래피 공정 등을 수행함으로써[즉, 드라이 필름(dry film)을 라미네이팅한 후 노광, 식각, 및 현상 공정을 수행함으로써] 소정 형태의 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 도 4(b)의 적층 구조물(210')을 얻는다.

또한, 도 5(a)에 예시된 바와 같이, 전자파 차폐 커버레이(220)를 준비한다. 전술한 바와 같이, 상기 전자파 차폐 커버레이(220)는 서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221), 상기 제1 표면 상의 접착층(222), 및 상기 제2 표면 상의 차폐 금속층(223)을 포함한다. 독립적으로 거래될 때 상기 접착층(222)을 보호하기 위하여, 상기 전자파 차폐 커버레이(220)는 상기 접착층(222) 상의 릴리스 필름(release film)(미도시)을 더 포함할 수 있다.

상기 비도전성 베이스 필름(221)은 열경화성 수지 또는 열가소성 수지로 형성될 수 있다. 예를 들어, 폴리이미드(PI) 또는 폴리에틸렌나프탈레이트(PEN)가 적합한 물질일 수 있다. 바람직하게는, 본 발명의 비도전성 베이스 필름(221)은 폴리이미드(PI)를 포함한다.

상기 접착층(222)은 비도전성 접착층이며 접착제로 사용될 수 있는 그 어떠한 물질로도 형성될 수 있다. 예를 들어, 상기 접착층(222)은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함할 수 있다. 상기 접착층(222)은 페이스트(paste) 형태의 접착제 물질을 상기 비도전성 베이스 필름(221) 상에 가하거나 접착제 필름을 라미네이팅함으로써 형성될 수 있다.

상기 차폐 금속층(223)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 차폐 금속층(223)은 구리(Cu)를 포함한다. 상기 차폐 금속층(223)은 스퍼터링, 도금, 라미네이팅 등의 방법들 중 어느 하나를 통해 상기 비도전성 베이스 필름(221) 상에 형성될 수 있다.

이어서, 도 5(b)에 예시된 바와 같이, 펀칭(punching) 등의 기계적 수단을 통해 상기 전자파 차폐 커버레이(220)에 제1 및 제2 비아홀들(H1, H2)을 형성함으로써, 비아홀들(H1, H2)을 갖는 전자파 차폐 커버레이(220')를 얻는다.

이어서, 도 6에 예시된 바와 같이, 상기 제1 및 제2 비아홀들(H1, H2)이 상기 접지 패턴(212b) 및 회로 패턴(212a)에 각각 대응되도록, 상기 전자파 차폐 커버레이(220')를 상기 적층 구조물(210') 상에 부착한다. 구체적으로 설명하면, 상기 전자파 차폐 커버레이(220')가 릴리스 필름을 포함할 경우 상기 릴리스 필름을 제거한 후 상기 접착층(222')이 상기 적층 구조물(210')과 접촉되도록 상기 전자파 차폐 커버레이(220')를 상기 적층 구조물(210') 상에 가접하고, 열압착(예를 들어, hot press)을 수행한다.

이어서, 도 7에 예시된 바와 같이, 상기 제1 비아홀(H1)의 내주면 및 상기 접지 패턴(212b) 상에 도금층(230)을 형성하기 위하여 도금을 수행한다. 상기 도금층(230)을 통해 상기 접지 패턴(212b)과 상기 차폐 금속층(223')이 전기적으로 연결된다.

상기 접지 패턴(212b)과 상기 차폐 금속층(223') 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 제1 비아홀(H1)에 대응하는 접지 패턴(212b)의 표면 부분 전체를 덮도록 상기 도금층(230)이 형성되는 것이 바람직하다.

전술한 바와 같이, 상기 도금층(230)은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 등과 같은 고전도성 금속으로 형성될 수 있으며, 상기 차폐 금속층(223')과 동일한 또는 상이한 금속으로 형성될 수 있다. 본 발명의 일 실시예에 의하면, 상기 도금층(230)은 구리(Cu) 도금을 통해 형성될 수 있다.

상기 도금 공정이 수행될 때, 상기 제2 비아홀(H2)을 통해 노출되어 있는 회로 패턴(212a) 상에 도금이 되는 것을 방지하기 위한 마스킹(masking)이 수행될 수 있다.

또한, 앞에서 설명한 본 발명의 다른 실시예에 의하면, 상기 도금 공정이 수행될 때 상기 차폐 금속층(223')의 상면 상에 도금이 되는 것을 방지하기 위한 마스킹이 수행될 수도 있다. 이를 통해, 최종 연성회로기판의 차폐 금속 패턴(223") 상에 도전층(230')이 존재하지 않도록 할 수 있다.

그러나, 상기 접지 패턴(212b)과 상기 차폐 금속층(223') 사이의 전기적 연결을 강화 및/또는 보장하기 위하여, 상기 차폐 금속층(223')의 상면 중 적어도 일부 상에도 도금이 수행되는 것이 바람직할 수 있다.

본 발명의 일 실시예에 의하면, 비전해 도금 및 전해 도금을 순차적으로 수행함으로써 0.1 내지 3㎛의 두께를 갖는 상기 도금층(230)이 형성될 수 있다. 즉, 상기 비전해 도금을 통해 상기 접지 패턴(212b) 상면 상은 물론이고 상기 제1 비아홀(H1)의 전체 내주면 상에 도금층(230)이 형성되고, 전해 도금을 통해 상기 도금층(230)이 성장할 수 있다.

본 발명의 다른 실시예에 의하면, 상기 도금층(230)은 비전해 도금만을 수행함으로서 형성될 수도 있다.

이어서, 도 8에 예시된 바와 같이, 포토리소그래피 공정 등을 통해 상기 도금층(230)과 상기 차폐 금속층(223')을 함께 선택적으로 제거한다. 즉, 드라이 필름을 라미네이팅한 후 노광, 식각, 및 현상 공정을 순차적으로 수행함으로써 원하는 차폐 도전성 패턴(223"+230')을 얻을 수 있다. 이때, 상기 제2 비아홀(H2) 주변에 위치하는 상기 도금층(230) 부분과 상기 차폐 금속층(223') 부분이 제거됨으로써 후속적으로 형성되는 피니시 도금층(250)이 상기 차폐 도전성 패턴(223"+230')으로부터 완전히 전기적으로 분리될 수 있도록 한다.

상기 차폐 금속층(223')의 상면 상에 상기 도금층(230)이 형성되어 있지 않은 본 발명의 다른 실시예의 경우에는, 상기 포토리소그래피 공정 등을 통해 상기 차폐 금속층(223')만이 선택적으로 제거됨으로써 원하는 차폐 금속 패턴(223")을 얻을 수 있다.

본 발명에 의하면, 연성회로기판의 제조 과정에서 차폐 도전층[(223'+230) 또는 (223')]이 노출된 상태로 존재하게 되므로 포토리소그래피 공정 등을 통해 상기 차폐 도전층[(223'+230) 또는 (223')]을 다양한 형상으로 미세 패터닝하는 것이 가능하고, 결과적으로, 선별적 차폐 및 접지를 미세하게 구현할 수 있어 높은 설계 자유도로 연성회로기판이 디자인될 수 있다.

한편, 상기 도금층(230)이 비전해 도금을 통해서만 형성되었을 경우에는, 상기 포토리소그래피 공정 직후에 전해 도금을 더 수행함으로써 잔존하는 도금층(230')을 성장시킬 수 있다.

이어서, 도 9에 예시된 바와 같이, 상기 도금층(230') 상에 보호층(240)을 형성하는 단계를 더 포함할 수 있다. 상기 보호층(240)은 외부 환경으로 인한 상기 도금층(230')의 변질(예를 들어, 산화)을 방지할 수 있는 것이라면 그 어떠한 물질로도 형성될 수 있는데, 예를 들어 폴리에틸렌테레프탈레이트(PET)로 형성될 수 있다.

한편, 상기 차폐 금속 패턴(223")의 상면 상에 상기 도금층(230')이 존재하지 않는 본 발명의 다른 실시예의 경우, 상기 보호층(240)이 상기 도금층(230')은 물론이고 상기 차폐 금속 패턴(223")의 상면 상에도 형성될 수 있다.

이어서, 도 10에 예시된 바와 같이, 상기 제2 비아홀을 통해 노출되어 있는 회로 패턴(212a) 상에 피니시 도금층(250)을 형성하기 위한 비전해 도금 및/또는 전해 도금이 수행될 수 있다.

210: 적층판 210': 적층 구조물
211: 베이스 필름 212: 금속 박막
212a: 회로 패턴 212b: 접지 패턴
220, 220', 220": 전자파 차폐 커버레이
221, 221': 비도전성 베이스 필름 222, 222': 접착층
223, 223': 차폐 금속층 223": 차폐 금속 패턴
230, 230': 도금층 240: 보호층
250: 피니시 도금층

Claims

베이스 필름 상에 회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210');
상기 적층 구조물(210') 상의 전자파 차폐 커버레이(electromagnetic interference shielding coverlay)(220") - 상기 전자파 차폐 커버레이(220")는 상기 접지 패턴(212b)에 대응하는 비아홀(via hole)(H1)을 가짐 -; 및
상기 비아홀(H1)의 내주면 및 상기 접지 패턴(212b) 상의 도금층(plated layer)(230')을 포함하되,
상기 전자파 차폐 커버레이(220")는,
서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221');
상기 제1 표면 상의 접착층(adhesive layer)(222'); 및
상기 제2 표면 상의 차폐 금속 패턴(shielding metal pattern)(223")을 포함하고,
상기 비아홀(H1)은 상기 비도전성 베이스 필름(221'), 상기 접착층(222') 및 상기 차폐 금속 패턴(223")을 통해 연장되어 있고,
상기 적층 구조물(210')과 상기 비도전성 베이스 필름(221') 사이에 상기 접착층(222')이 배치되어 있으며,
상기 비아홀(H1)에 대응하는 상기 접지 패턴(212b)의 표면 부분 전체가 상기 도금층(230')에 의해 덮여 있고,
상기 도금층(230')을 통해 상기 접지 패턴(212b)과 상기 차폐 금속 패턴(223")이 전기적으로 연결되어 있으며,
상기 도금층(230')은,
상기 비아홀(H1)의 내주면 및 상기 접지 패턴 상의 제1 부분; 및
상기 차폐 금속 패턴(223")의 상면 상의 제2 부분을 포함하는,
연성회로기판.
삭제
제1항에 있어서,
상기 도금층(230')과 상기 차폐 금속 패턴(223") 사이에 관찰 가능한 계면(observable interface)이 존재하는,
연성회로기판.
제1항에 있어서,
상기 비도전성 베이스 필름(221')은 20 내지 30㎛의 두께를 갖고,
상기 접착층(222')은 20 내지 30㎛의 두께를 갖고,
상기 차폐 금속 패턴(223")은 1.1 내지 5㎛의 두께를 가지며,
상기 도금층(230')은 0.1 내지 3㎛의 두께를 갖는,
연성회로기판.
제1항에 있어서,
상기 비도전성 베이스 필름(221')은 폴리이미드(polyimide)를 포함하고,
상기 차폐 금속 패턴(223")은 구리를 포함하는,
연성회로기판.
제1항에 있어서,
상기 접착층(222')은 비도전성 접착층인,
연성회로기판.
제6항에 있어서,
상기 접착층(222')은 에폭시 수지, 아크릴 수지 또는 이들의 혼합물을 포함하는,
연성회로기판.
삭제
제1항에 있어서,
상기 연성회로기판은 상기 도금층(230') 바로 위의 보호층(240)을 더 포함하는,
연성회로기판.
삭제
제1항, 제3항 내지 제7항, 및 제9항 중 어느 한 항에 있어서,
상기 연성회로기판은 편면 연성회로기판(single-sided FPC), 양면 연성회로기판(double-sided FPC), 또는 다층 연성회로기판(multi-layer FPC)인,
연성회로기판.
회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210')을 준비하는 단계;
전자파 차폐 커버레이(220)를 준비하는 단계;
상기 전자파 차폐 커버레이(220)에 비아홀(H1)을 형성하는 단계;
상기 비아홀(H1)이 상기 접지 패턴(212b)에 대응되도록, 상기 비아홀(H1)을 갖는 상기 전자파 차폐 커버레이(220')를 상기 적층 구조물(210') 상에 부착하는 단계; 및
상기 비아홀(H1)의 내주면 및 상기 접지 패턴(212b) 상에 도금층(230)을 형성하기 위하여 도금을 수행하는 단계를 포함하고,
상기 전자파 차폐 커버레이(220')는,
서로 반대 방향에 위치한 제1 및 제2 표면들을 갖는 비도전성 베이스 필름(221');
상기 제1 표면 상의 접착층(222'); 및
상기 제2 표면 상의 차폐 금속층(shielding metal layer)(223')을 포함하고,
상기 전자파 차폐 커버레이(220') 부착 단계를 통해 상기 접착층(222')이 상기 적층 구조물(210')과 접촉하게 되며,
상기 도금층(230)이, 상기 비아홀(H1)에 대응하는 상기 접지 패턴(212b)의 표면 부분 전체와 상기 비아홀(H1)의 내주면을 덮는 제1 부분; 및 상기 차폐 금속층(223')의 상면 중 적어도 일부를 덮는 제2 부분을 갖도록 형성되고,
상기 도금층(230)을 통해 상기 접지 패턴(212b)과 상기 차폐 금속층(223')이 전기적으로 연결되는,
연성회로기판의 제조방법.
삭제
제12항에 있어서,
상기 도금층(230)은 비전해 도금 및 전해 도금을 순차적으로 수행함으로써 형성되는,
연성회로기판의 제조방법.
제14항에 있어서,
상기 차폐 금속층(223')을 선택적으로 제거하거나 상기 도금층(230)과 상기 차폐 금속층(223')을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계; 및
이어서, 상기 도금층(230) 상에 보호층(240)을 형성하는 단계를 더 포함하는,
연성회로기판의 제조방법.
제12항에 있어서,
상기 도금층(230)은 비전해 도금을 수행함으로써 형성되는,
연성회로기판의 제조방법.
제16항에 있어서,
상기 차폐 금속층(223')을 선택적으로 제거하거나 상기 도금층(230)과 상기 차폐 금속층(223')을 함께 선택적으로 제거하기 위한 포토리소그래피 공정을 수행하는 단계;
상기 포토리소그래피 공정 후 잔존하는 도금층(230)을 성장시키기 위한 전해 도금을 수행하는 단계; 및
상기 성장된 도금층(230) 상에 보호층(240)을 형성하는 단계를 더 포함하는,
연성회로기판의 제조방법.
회로 패턴(212a) 및 접지 패턴(212b)을 갖는 적층 구조물(210');
상기 적층 구조물(210') 상의 절연층(221', 222'); 및
상기 절연층(221', 222') 상의 차폐 도전층(223", 230')을 포함하되,
상기 차폐 도전층(223", 230')의 적어도 일부는 상기 절연층(221', 222')에 형성된 비아홀(H1)을 통해 상기 접지 패턴(212b)과 직접적으로 접촉하고 있고,
상기 절연층(221', 222')은 40 내지 50㎛의 두께를 갖고,
상기 차폐 도전층(223", 230')은 상기 절연층(221', 222')의 비아홀(H1)을 관통하는 제1 부분 및 상기 절연층(221', 222')의 상면 상의 제2 부분을 포함하며,
상기 차폐 도전층(223", 230')의 상기 제1 부분은 0.1 내지 3㎛의 두께를 갖고,
상기 차폐 도전층(223", 230')의 상기 제2 부분은 1.1 내지 6㎛의 두께를 갖는,
연성회로기판.
제18항에 있어서,
상기 비아홀(H1)에 대응하는 상기 접지 패턴(212b)의 표면 부분 전체가 상기 제1 부분(230')에 의해 덮여 있고,
상기 제2 부분(223", 230')은 다층 구조를 갖는,
연성회로기판.
제19항에 있어서,
상기 제1 부분(230')은 단층 구조를 갖는,
연성회로기판.