JPH0621253A - 高周波用電子部品の信号線路 - Google Patents
高周波用電子部品の信号線路Info
- Publication number
- JPH0621253A JPH0621253A JP4196273A JP19627392A JPH0621253A JP H0621253 A JPH0621253 A JP H0621253A JP 4196273 A JP4196273 A JP 4196273A JP 19627392 A JP19627392 A JP 19627392A JP H0621253 A JPH0621253 A JP H0621253A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- signal line
- dielectric layers
- ground plane
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 基板の複数の誘電体層間にそれぞれ備えたグ
ランドプレーンで擬似同軸線路構造化したヴィアであっ
て、基板に上下に貫通して備えたヴィアの上下端にそれ
ぞれ接続した基板上下面の信号線路の各内端とその各内
端に連なる基板上下面のマイクロストリップ線路構造化
した信号線路との間をそれぞれ接続する中間信号線路部
分をそれぞれ短縮した、高速信号を伝送損失少なく伝え
る高周波用信号線路を得る。 【構成】 グランドプレーン３０を、そのヴィア２０に
対向する内周縁３２を基板１２上部からその下部に行く
に従い基板の信号線路２２の逆側から基板下面の信号線
路２４の逆側へと漸次階段状に偏心させて、基板の複数
の誘電体層１０間にそれぞれ配設する。
ランドプレーンで擬似同軸線路構造化したヴィアであっ
て、基板に上下に貫通して備えたヴィアの上下端にそれ
ぞれ接続した基板上下面の信号線路の各内端とその各内
端に連なる基板上下面のマイクロストリップ線路構造化
した信号線路との間をそれぞれ接続する中間信号線路部
分をそれぞれ短縮した、高速信号を伝送損失少なく伝え
る高周波用信号線路を得る。 【構成】 グランドプレーン３０を、そのヴィア２０に
対向する内周縁３２を基板１２上部からその下部に行く
に従い基板の信号線路２２の逆側から基板下面の信号線
路２４の逆側へと漸次階段状に偏心させて、基板の複数
の誘電体層１０間にそれぞれ配設する。
Description
【０００１】
【産業上の利用分野】本発明は、高周波用電子部品の信
号線路、特に１０ＧＨｚ以上等の超高速信号を伝送損失
少なく効率良く伝えることのできる高周波用電子部品の
信号線路（以下、高周波用信号線路という）に関する。
号線路、特に１０ＧＨｚ以上等の超高速信号を伝送損失
少なく効率良く伝えることのできる高周波用電子部品の
信号線路（以下、高周波用信号線路という）に関する。
【０００２】
【従来の技術】上記高周波用信号線路として、図５と図
６に示したような信号線路がある。
６に示したような信号線路がある。
【０００３】この信号線路は、セラミック等からなる誘
電体層１０を複数（図では、４層としている）積層して
形成した基板１２に、メタライズ等の導体ポールからな
るヴィア（以下、ヴィアという）２０を基板１２に上下
に貫通して備えて、そのヴィア２０を高速信号を伝える
高周波用信号線路に形成している。
電体層１０を複数（図では、４層としている）積層して
形成した基板１２に、メタライズ等の導体ポールからな
るヴィア（以下、ヴィアという）２０を基板１２に上下
に貫通して備えて、そのヴィア２０を高速信号を伝える
高周波用信号線路に形成している。
【０００４】それと共に、基板１２の複数の誘電体層１
０間にヴィア２０を囲むメタライズ等からなるグランド
プレーン３０を、図６に破線で示したように、ヴィア２
０と円形状に所定間隔あけてそれぞれ広く層状に備えて
いる。そして、それらの複数の誘電体層１０間にそれぞ
れ備えたグランドプレーン３０で、ヴィア２０からなる
高周波用信号線路を擬似同軸線路構造化していて、その
ヴィア２０からなる高周波用信号線路の特性インピーダ
ンスを一定値の５０Ω等にマッチングさせている。
０間にヴィア２０を囲むメタライズ等からなるグランド
プレーン３０を、図６に破線で示したように、ヴィア２
０と円形状に所定間隔あけてそれぞれ広く層状に備えて
いる。そして、それらの複数の誘電体層１０間にそれぞ
れ備えたグランドプレーン３０で、ヴィア２０からなる
高周波用信号線路を擬似同軸線路構造化していて、その
ヴィア２０からなる高周波用信号線路の特性インピーダ
ンスを一定値の５０Ω等にマッチングさせている。
【０００５】基板１２上面とその下面とには、メタライ
ズ等からなる細帯状の信号線路２２、２４をそれぞれ互
いに逆方向（図では、左方向と右方向としている）に備
えている。そして、それらの信号線路２２、２４を基板
１２上部とその下部との誘電体層１０間にそれぞれ広く
備えたグランドプレーン３０でそれぞれマイクロストリ
ップ線路構造化していて、その信号線路２２、２４の特
性インピーダンスを一定値の５０Ω等にマッチングさせ
ている。
ズ等からなる細帯状の信号線路２２、２４をそれぞれ互
いに逆方向（図では、左方向と右方向としている）に備
えている。そして、それらの信号線路２２、２４を基板
１２上部とその下部との誘電体層１０間にそれぞれ広く
備えたグランドプレーン３０でそれぞれマイクロストリ
ップ線路構造化していて、その信号線路２２、２４の特
性インピーダンスを一定値の５０Ω等にマッチングさせ
ている。
【０００６】基板１２上下面の信号線路２２、２４の各
内端は、基板１２上面とその下面とに露出したヴィア２
０上端とその下端とにそれぞれ接続している。
内端は、基板１２上面とその下面とに露出したヴィア２
０上端とその下端とにそれぞれ接続している。
【０００７】そして、擬似同軸線路構造化したヴィア２
０とそれに接続したストリップ線路構造化した信号線路
２２、２４とからなる高周波用信号線路を高速信号を伝
送損失少なく効率良く伝えることができるようにしてい
る。
０とそれに接続したストリップ線路構造化した信号線路
２２、２４とからなる高周波用信号線路を高速信号を伝
送損失少なく効率良く伝えることができるようにしてい
る。
【０００８】
【発明が解決しようとする課題】しかしながら、上記高
周波用信号線路においては、ヴィア２０上端とその下端
とにそれぞれ接続した信号線路２２、２４の各内端とそ
の各内端に連なるマイクロストリップ線路構造化した信
号線路２２、２４との間をそれぞれ接続する中間信号線
路部分（以下、中間信号線路部分という）２２ａ、２４
ａの下方又はその上方の基板１２の誘電体層１０間にグ
ランドプレーンを備えておらず、それらの中間信号線路
部分２２ａ、２４ａをマイクロストリップ線路構造化し
て、それらの中間信号線路部分２２ａ、２４ａの特性イ
ンピーダンスを一定値の５０Ω等にマッチングさせてい
なかった。
周波用信号線路においては、ヴィア２０上端とその下端
とにそれぞれ接続した信号線路２２、２４の各内端とそ
の各内端に連なるマイクロストリップ線路構造化した信
号線路２２、２４との間をそれぞれ接続する中間信号線
路部分（以下、中間信号線路部分という）２２ａ、２４
ａの下方又はその上方の基板１２の誘電体層１０間にグ
ランドプレーンを備えておらず、それらの中間信号線路
部分２２ａ、２４ａをマイクロストリップ線路構造化し
て、それらの中間信号線路部分２２ａ、２４ａの特性イ
ンピーダンスを一定値の５０Ω等にマッチングさせてい
なかった。
【０００９】そのため、ヴィア２０とそれに接続した基
板１２上下面の信号線路２２、２４とからなる高周波用
信号線路に高速信号を伝えた場合に、上記中間信号線路
部分２２ａ、２４ａを伝わる高速信号の伝送損失が大き
くて、その高周波用信号線路を高速信号を伝送損失少な
く効率良く伝えることができなかった。このことは特
に、上記高周波用信号線路を１０ＧＨｚ以上等の超高速
信号を伝えた場合に顕著であった。
板１２上下面の信号線路２２、２４とからなる高周波用
信号線路に高速信号を伝えた場合に、上記中間信号線路
部分２２ａ、２４ａを伝わる高速信号の伝送損失が大き
くて、その高周波用信号線路を高速信号を伝送損失少な
く効率良く伝えることができなかった。このことは特
に、上記高周波用信号線路を１０ＧＨｚ以上等の超高速
信号を伝えた場合に顕著であった。
【００１０】本発明は、このような課題に鑑みてなされ
たもので、上記中間信号線路部分を縮めて、高速信号を
伝送損失少なく効率良く伝えることのできるようにし
た、高周波用信号線路を提供しようとするものである。
たもので、上記中間信号線路部分を縮めて、高速信号を
伝送損失少なく効率良く伝えることのできるようにし
た、高周波用信号線路を提供しようとするものである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の高周波用信号線路は、誘電体層を複
数積層して形成した基板にヴィアを基板に上下に貫通し
て備えると共に、前記複数の誘電体層間に前記ヴィアを
囲むグランドプレーンをヴィアと所定間隔あけてそれぞ
れ備えて、前記ヴィアを擬似同軸線路構造化し、かつ、
前記基板上面とその下面とにそれぞれ互いに逆方向に備
えた信号線路を基板上部とその下部との前記グランドプ
レーンでそれぞれマイクロストリップ線路構造化すると
共に、それらの基板上下面の信号線路の各内端を前記ヴ
ィア上端とその下端とにそれぞれ接続してなる高周波用
電子部品の信号線路において、前記グランドプレーン
を、そのヴィアに対向する内周縁を基板上部からその下
部に行くに従い前記基板上面の信号線路の逆側から基板
下面の信号線路の逆側へと漸次階段状に偏心させて、前
記複数の誘電体層間にそれぞれ配設したことを特徴とし
ている。
に、本発明の第１の高周波用信号線路は、誘電体層を複
数積層して形成した基板にヴィアを基板に上下に貫通し
て備えると共に、前記複数の誘電体層間に前記ヴィアを
囲むグランドプレーンをヴィアと所定間隔あけてそれぞ
れ備えて、前記ヴィアを擬似同軸線路構造化し、かつ、
前記基板上面とその下面とにそれぞれ互いに逆方向に備
えた信号線路を基板上部とその下部との前記グランドプ
レーンでそれぞれマイクロストリップ線路構造化すると
共に、それらの基板上下面の信号線路の各内端を前記ヴ
ィア上端とその下端とにそれぞれ接続してなる高周波用
電子部品の信号線路において、前記グランドプレーン
を、そのヴィアに対向する内周縁を基板上部からその下
部に行くに従い前記基板上面の信号線路の逆側から基板
下面の信号線路の逆側へと漸次階段状に偏心させて、前
記複数の誘電体層間にそれぞれ配設したことを特徴とし
ている。
【００１２】本発明の第２の高周波用信号線路は、誘電
体層を複数積層して形成した基板にヴィアを基板上面側
からその下面側に貫通して備えると共に、前記複数の誘
電体層間に前記ヴィアを囲むグランドプレーンをヴィア
と所定間隔あけてそれぞれ備えて、前記ヴィアを擬似同
軸線路構造化し、かつ、前記基板上面とその下面とにそ
れぞれ互いに逆方向に備えた信号線路を基板上部とその
下部との前記グランドプレーンでそれぞれマイクロスト
リップ線路構造化すると共に、それらの基板上下面の信
号線路の各内端を前記ヴィア上端とその下端とにそれぞ
れ接続してなる高周波用電子部品の信号線路において、
前記基板に前記ヴィアを基板上面の信号線路側から基板
下面の信号線路側にかけて斜め上下に貫通して備えると
共に、前記ヴィア周囲のグランドプレーンをそのヴィア
に対向する内周縁がそれぞれ互いに上下に重なり合うよ
うに前記複数の誘電体層間にそれぞれ配設したことを特
徴としている。
体層を複数積層して形成した基板にヴィアを基板上面側
からその下面側に貫通して備えると共に、前記複数の誘
電体層間に前記ヴィアを囲むグランドプレーンをヴィア
と所定間隔あけてそれぞれ備えて、前記ヴィアを擬似同
軸線路構造化し、かつ、前記基板上面とその下面とにそ
れぞれ互いに逆方向に備えた信号線路を基板上部とその
下部との前記グランドプレーンでそれぞれマイクロスト
リップ線路構造化すると共に、それらの基板上下面の信
号線路の各内端を前記ヴィア上端とその下端とにそれぞ
れ接続してなる高周波用電子部品の信号線路において、
前記基板に前記ヴィアを基板上面の信号線路側から基板
下面の信号線路側にかけて斜め上下に貫通して備えると
共に、前記ヴィア周囲のグランドプレーンをそのヴィア
に対向する内周縁がそれぞれ互いに上下に重なり合うよ
うに前記複数の誘電体層間にそれぞれ配設したことを特
徴としている。
【００１３】
【作用】上記構成の第１の高周波用信号線路において
は、グランドプレーンを、そのヴィアに対向する内周縁
を基板上部からその下部に行くに従い基板上面の信号線
路の逆側から基板下面の信号線路の逆側へと漸次階段状
に偏心させて、複数の誘電体層間にそれぞれ配設してい
る。そして、ヴィアに対向する基板上部とその下部との
グランドプレーンの内周縁のうちの、基板上下面の信号
線路側に位置する内周縁部分を、ヴィア上部とその下部
とにそれぞれ接近させている。
は、グランドプレーンを、そのヴィアに対向する内周縁
を基板上部からその下部に行くに従い基板上面の信号線
路の逆側から基板下面の信号線路の逆側へと漸次階段状
に偏心させて、複数の誘電体層間にそれぞれ配設してい
る。そして、ヴィアに対向する基板上部とその下部との
グランドプレーンの内周縁のうちの、基板上下面の信号
線路側に位置する内周縁部分を、ヴィア上部とその下部
とにそれぞれ接近させている。
【００１４】また、第２の高周波用信号線路において
は、基板にヴィアを基板上面の信号線路側から基板下面
の信号線路側にかけて斜め上下に貫通して備えると共
に、ヴィア周囲のグランドプレーンをそのヴィアに対向
する内周縁がそれぞれ互いに上下に重なり合うように複
数の誘電体層間にそれぞれ配設している。そして、ヴィ
アに対向する基板上部とその下部とのグランドプレーン
の内周縁のうちの、基板上下面の信号線路側に位置する
内周縁部分を、ヴィア上部とその下部とにそれぞれ接近
させている。
は、基板にヴィアを基板上面の信号線路側から基板下面
の信号線路側にかけて斜め上下に貫通して備えると共
に、ヴィア周囲のグランドプレーンをそのヴィアに対向
する内周縁がそれぞれ互いに上下に重なり合うように複
数の誘電体層間にそれぞれ配設している。そして、ヴィ
アに対向する基板上部とその下部とのグランドプレーン
の内周縁のうちの、基板上下面の信号線路側に位置する
内周縁部分を、ヴィア上部とその下部とにそれぞれ接近
させている。
【００１５】そのため、上記第１、第２の高周波用信号
線路においては、ヴィア上端とその下端とにそれぞれ接
続した信号線路の各内端とその各内端に連なる信号線路
であって、基板上部とその下部とのグランドプレーンで
マイクロストリップ線路構造化した信号線路との間をそ
れぞれ接続した中間信号線路部分をそれぞれ短縮でき
る。そして、それらの中間信号線路部分を伝わる高速信
号の伝送損失を少なく抑えることができる。
線路においては、ヴィア上端とその下端とにそれぞれ接
続した信号線路の各内端とその各内端に連なる信号線路
であって、基板上部とその下部とのグランドプレーンで
マイクロストリップ線路構造化した信号線路との間をそ
れぞれ接続した中間信号線路部分をそれぞれ短縮でき
る。そして、それらの中間信号線路部分を伝わる高速信
号の伝送損失を少なく抑えることができる。
【００１６】また、上記構成の第１、第２の高周波用信
号線路においては、基板の複数の誘電体層間にそれぞれ
備えたグランドプレーンのヴィアを囲む内周縁の径をそ
れぞれ大小に調整したりその内周縁の形状をそれぞれ変
化させたりして、それらの複数のグランドプレーンで擬
似同軸線路構造化したヴィアの特性インピーダンスを一
定値の５０Ω等にマッチングさせることができる。
号線路においては、基板の複数の誘電体層間にそれぞれ
備えたグランドプレーンのヴィアを囲む内周縁の径をそ
れぞれ大小に調整したりその内周縁の形状をそれぞれ変
化させたりして、それらの複数のグランドプレーンで擬
似同軸線路構造化したヴィアの特性インピーダンスを一
定値の５０Ω等にマッチングさせることができる。
【００１７】
【実施例】次に、本発明の実施例を図面に従い説明す
る。図１と図２は本発明の高周波用信号線路の好適な実
施例を示し、図１はその正面断面図、図２はその平面図
である。以下に、この高周波用信号線路を説明する。
る。図１と図２は本発明の高周波用信号線路の好適な実
施例を示し、図１はその正面断面図、図２はその平面図
である。以下に、この高周波用信号線路を説明する。
【００１８】図において、１２は、誘電体層１０を複数
（図では、４層としている）一体に積層して形成した基
板である。誘電体層１０は、Ａｌ2 Ｏ3 を主成分とする
誘電率εが約９．５のセラミック等で形成している。
（図では、４層としている）一体に積層して形成した基
板である。誘電体層１０は、Ａｌ2 Ｏ3 を主成分とする
誘電率εが約９．５のセラミック等で形成している。
【００１９】基板１２には、メタライズ等の導体ポール
からなるヴィア（以下、ヴィアという）２０を、基板１
２に上下に貫通して備えている。
からなるヴィア（以下、ヴィアという）２０を、基板１
２に上下に貫通して備えている。
【００２０】基板１２を構成する複数の誘電体層１０間
には、ヴィア２０を囲むメタライズ等からなるグランド
プレーン３０を、図２に破線で示したように、ヴィア２
０と円形状又は楕円形状等に所定間隔あけてそれぞれ備
えている。そして、それらの複数のグランドプレーン３
０で、ヴィア２０からなる信号線路を擬似同軸線路構造
化していて、その特性インピーダンスを一定値の５０Ω
等にマッチングさせている。
には、ヴィア２０を囲むメタライズ等からなるグランド
プレーン３０を、図２に破線で示したように、ヴィア２
０と円形状又は楕円形状等に所定間隔あけてそれぞれ備
えている。そして、それらの複数のグランドプレーン３
０で、ヴィア２０からなる信号線路を擬似同軸線路構造
化していて、その特性インピーダンスを一定値の５０Ω
等にマッチングさせている。
【００２１】基板１２上面とその下面とには、メタライ
ズ等からなる細帯状の信号線路２２、２４をそれぞれ互
いに逆方向（図では、左方向と右方向としている）に備
えている。そして、それらの信号線路２２、２４を、基
板１２の上部とその下部との誘電体層１０間にそれぞれ
広く備えたグランドプレーン３０で、それぞれマイクロ
ストリップ線路構造化している。
ズ等からなる細帯状の信号線路２２、２４をそれぞれ互
いに逆方向（図では、左方向と右方向としている）に備
えている。そして、それらの信号線路２２、２４を、基
板１２の上部とその下部との誘電体層１０間にそれぞれ
広く備えたグランドプレーン３０で、それぞれマイクロ
ストリップ線路構造化している。
【００２２】基板１２上下面にそれぞれ備えた信号線路
２２、２４の各内端は、ヴィア２０上端とその下端とに
それぞれ接続している。詳しくは、ヴィア２０上端とそ
の下端とを基板１２上下面の信号線路２２、２４の各内
端でそれぞれ覆っている。
２２、２４の各内端は、ヴィア２０上端とその下端とに
それぞれ接続している。詳しくは、ヴィア２０上端とそ
の下端とを基板１２上下面の信号線路２２、２４の各内
端でそれぞれ覆っている。
【００２３】以上の構成は、従来の高周波用信号線路と
同様であるが、図の高周波用信号線路では、グランドプ
レーン３０を、そのヴィア２０に対向する内周縁３２
を、基板１２上部からその下部に行くに従い、基板１２
上面の信号線路２２の逆側から基板１２下面の信号線路
２４の逆側へと漸次階段状に偏心させて、基板１２の複
数の誘電体層１０間にそれぞれ配設している。言い換え
れば、ヴィア２０に対向するグランドプレーンの内周縁
３２が基板１２中に筒状体を斜め上下に断続的に形成す
るように、グランドプレーン３０を基板１２の複数の誘
電体層１０間にそれぞれ配設している。
同様であるが、図の高周波用信号線路では、グランドプ
レーン３０を、そのヴィア２０に対向する内周縁３２
を、基板１２上部からその下部に行くに従い、基板１２
上面の信号線路２２の逆側から基板１２下面の信号線路
２４の逆側へと漸次階段状に偏心させて、基板１２の複
数の誘電体層１０間にそれぞれ配設している。言い換え
れば、ヴィア２０に対向するグランドプレーンの内周縁
３２が基板１２中に筒状体を斜め上下に断続的に形成す
るように、グランドプレーン３０を基板１２の複数の誘
電体層１０間にそれぞれ配設している。
【００２４】そして、基板１２上部の誘電体層１０間に
備えたグランドプレーン３０のヴィア２０に対向する内
周縁３２のうちの、基板１２上面の信号線路２２側に位
置する内周縁３２部分をヴィア２０上部に接近させてい
ると共に、基板１２下部の誘電体層１０間に備えたグラ
ンドプレーン３０のヴィア２０に対向する内周縁３２の
うちの、基板１２下面の信号線路２４側に位置する内周
縁３２部分をヴィア２０下部に接近させている。そし
て、ヴィア２０上端に接続した信号線路２２内端とその
内端に連なる基板１２上部のグランドプレーン３０でマ
イクロストリップ線路構造化した信号線路２２との間を
接続する中間信号線路部分２２ａを短縮していると共
に、ヴィア２０下端に接続した信号線路２４内端とその
内端に連なる基板１２下部のグランドプレーン３０でマ
イクロストリップ線路構造化した信号線路２４との間を
接続する中間信号線路部分２４ａを短縮している。
備えたグランドプレーン３０のヴィア２０に対向する内
周縁３２のうちの、基板１２上面の信号線路２２側に位
置する内周縁３２部分をヴィア２０上部に接近させてい
ると共に、基板１２下部の誘電体層１０間に備えたグラ
ンドプレーン３０のヴィア２０に対向する内周縁３２の
うちの、基板１２下面の信号線路２４側に位置する内周
縁３２部分をヴィア２０下部に接近させている。そし
て、ヴィア２０上端に接続した信号線路２２内端とその
内端に連なる基板１２上部のグランドプレーン３０でマ
イクロストリップ線路構造化した信号線路２２との間を
接続する中間信号線路部分２２ａを短縮していると共
に、ヴィア２０下端に接続した信号線路２４内端とその
内端に連なる基板１２下部のグランドプレーン３０でマ
イクロストリップ線路構造化した信号線路２４との間を
接続する中間信号線路部分２４ａを短縮している。
【００２５】ヴィア２０は、その周囲の複数の誘電体層
１０間のグランドプレーン３０のヴィア２０に対向する
内周縁３２の径をそれぞれ大小に調整したりその内周縁
３２の形状をそれぞれ変化させたりして、その特性イン
ピーダンスを一定値の５０Ω等にマッチングさせてい
る。
１０間のグランドプレーン３０のヴィア２０に対向する
内周縁３２の径をそれぞれ大小に調整したりその内周縁
３２の形状をそれぞれ変化させたりして、その特性イン
ピーダンスを一定値の５０Ω等にマッチングさせてい
る。
【００２６】図１と図２に示した高周波用信号線路は、
以上のように構成していて、この高周波用信号線路で
は、基板１２上下面のマイクロストリップ線路構造化し
ていない中間信号線路部分２２ａ、２４ａをそれぞれ短
縮して、それらの中間信号線路部分２２ａ、２４ａを伝
わる高速信号の伝送損失をそれぞれ少なく抑えることが
できる。
以上のように構成していて、この高周波用信号線路で
は、基板１２上下面のマイクロストリップ線路構造化し
ていない中間信号線路部分２２ａ、２４ａをそれぞれ短
縮して、それらの中間信号線路部分２２ａ、２４ａを伝
わる高速信号の伝送損失をそれぞれ少なく抑えることが
できる。
【００２７】図３と図４は本発明の第２の高周波用信号
線路の好適な実施例を示し、図３はその正面断面図、図
４はその平面図である。以下に、この高周波用信号線路
を説明する。
線路の好適な実施例を示し、図３はその正面断面図、図
４はその平面図である。以下に、この高周波用信号線路
を説明する。
【００２８】図の高周波用信号線路では、基板１２に基
板１２上面側からその下面側にかけて貫通して備えたメ
タライズ等の導体ポールからなるヴィア（以下、ヴィア
という）２００を、図３に示したように、基板１２上面
の信号線路２２側から基板１２下面の信号線路２４側に
かけて基板１２を斜め上下に貫通して備えている。
板１２上面側からその下面側にかけて貫通して備えたメ
タライズ等の導体ポールからなるヴィア（以下、ヴィア
という）２００を、図３に示したように、基板１２上面
の信号線路２２側から基板１２下面の信号線路２４側に
かけて基板１２を斜め上下に貫通して備えている。
【００２９】それと共に、ヴィア２００周囲のグランド
プレーン３０を、そのヴィア２００に対向する内周縁３
２がそれぞれ互いに上下に重なり合うように、基板１２
の複数の誘電体層１０間にそれぞれ配設している。言い
換えれば、ヴィア２００に対向するグランドプレーンの
内周縁３２が基板１２中に筒状体を上下に断続的に形成
するように、グランドプレーン３０を基板１２の複数の
誘電体層１０間にそれぞれ配設している。
プレーン３０を、そのヴィア２００に対向する内周縁３
２がそれぞれ互いに上下に重なり合うように、基板１２
の複数の誘電体層１０間にそれぞれ配設している。言い
換えれば、ヴィア２００に対向するグランドプレーンの
内周縁３２が基板１２中に筒状体を上下に断続的に形成
するように、グランドプレーン３０を基板１２の複数の
誘電体層１０間にそれぞれ配設している。
【００３０】そして、基板１２上部の誘電体層１０間に
備えたグランドプレーン３０のヴィア２００に対向する
内周縁３２のうちの、基板１２上面の信号線路２２側に
位置する内周縁３２部分をヴィア２００上部に接近させ
ていると共に、基板１２下部の誘電体層１０間に備えた
グランドプレーン３０のヴィア２００に対向する内周縁
３２のうちの、基板１２下面の信号線路２４側に位置す
る内周縁３２部分をヴィア２００下部に接近させてい
る。そして、ヴィア２００上端に接続した基板１２上面
の信号線路２２内端とその内端に連なる基板１２上部の
グランドプレーン３０でマイクロストリップ線路構造化
した信号線路２２との間を接続する中間信号線路部分２
２ａを短縮していると共に、ヴィア２００下端に接続し
た基板１２下面の信号線路２４内端とその内端に連なる
基板１２下部のグランドプレーン３０でマイクロストリ
ップ線路構造化した信号線路２４との間を接続する中間
信号線路部分２４ａを短縮している。
備えたグランドプレーン３０のヴィア２００に対向する
内周縁３２のうちの、基板１２上面の信号線路２２側に
位置する内周縁３２部分をヴィア２００上部に接近させ
ていると共に、基板１２下部の誘電体層１０間に備えた
グランドプレーン３０のヴィア２００に対向する内周縁
３２のうちの、基板１２下面の信号線路２４側に位置す
る内周縁３２部分をヴィア２００下部に接近させてい
る。そして、ヴィア２００上端に接続した基板１２上面
の信号線路２２内端とその内端に連なる基板１２上部の
グランドプレーン３０でマイクロストリップ線路構造化
した信号線路２２との間を接続する中間信号線路部分２
２ａを短縮していると共に、ヴィア２００下端に接続し
た基板１２下面の信号線路２４内端とその内端に連なる
基板１２下部のグランドプレーン３０でマイクロストリ
ップ線路構造化した信号線路２４との間を接続する中間
信号線路部分２４ａを短縮している。
【００３１】ヴィア２００は、その周囲の複数の誘電体
層１０間のグランドプレーン３０のヴィア２００に対向
する内周縁３２の径をそれぞれ大小に調整したりその内
周縁３２の形状をそれぞれ変化させたりして、その特性
インピーダンスを一定値の５０Ω等にマッチングさせて
いる。
層１０間のグランドプレーン３０のヴィア２００に対向
する内周縁３２の径をそれぞれ大小に調整したりその内
周縁３２の形状をそれぞれ変化させたりして、その特性
インピーダンスを一定値の５０Ω等にマッチングさせて
いる。
【００３２】この高周波用信号線路では、グランドプレ
ーン３０を、多大な手数と時間をかけて、基板１２上部
からその下部に行くに従い基板１２上面の信号線路２２
の逆側から基板１２下面の信号線路２４の逆側へとそれ
ぞれ漸次階段状に偏心させて、基板１２の複数の誘電体
層１０間にそれぞれ配設することを不要とすることがで
きる。
ーン３０を、多大な手数と時間をかけて、基板１２上部
からその下部に行くに従い基板１２上面の信号線路２２
の逆側から基板１２下面の信号線路２４の逆側へとそれ
ぞれ漸次階段状に偏心させて、基板１２の複数の誘電体
層１０間にそれぞれ配設することを不要とすることがで
きる。
【００３３】その他は、前述図１と図２に示した第１の
高周波用信号線路と同様に構成していて、その作用も前
述図１と図２に示した第１の高周波用信号線路と同様で
あり、その同一部材には同一符号を付し、その説明を省
略する。
高周波用信号線路と同様に構成していて、その作用も前
述図１と図２に示した第１の高周波用信号線路と同様で
あり、その同一部材には同一符号を付し、その説明を省
略する。
【００３４】
【発明の効果】以上説明したように、本発明の第１、第
２の高周波用信号線路によれば、ヴィアの上下端にそれ
ぞれ接続した信号線路の各内端とその各内端に連なるマ
イクロストリップ線路構造化した基板上下面の信号線路
との間をそれぞれ接続する中間信号線路部分であって、
マイクロストリップ線路構造化していない中間信号線路
部分をそれぞれ短縮して、それらの中間信号線路部分を
伝わる高速信号の伝送損失をそれぞれ少なく抑えること
ができる。
２の高周波用信号線路によれば、ヴィアの上下端にそれ
ぞれ接続した信号線路の各内端とその各内端に連なるマ
イクロストリップ線路構造化した基板上下面の信号線路
との間をそれぞれ接続する中間信号線路部分であって、
マイクロストリップ線路構造化していない中間信号線路
部分をそれぞれ短縮して、それらの中間信号線路部分を
伝わる高速信号の伝送損失をそれぞれ少なく抑えること
ができる。
【００３５】それと共に、基板の複数の誘電体層間にそ
れぞれ備えたグランドプレーンのヴィアに対向する内周
縁の径をそれぞれ大小に調整したりその内周縁の形状を
それぞれ変化させたりして、それらのグランドプレーン
で擬似同軸線路構造化したヴィアの特性インピーダンス
を一定値の５０Ω等に的確にマッチングさせることがで
きる。
れぞれ備えたグランドプレーンのヴィアに対向する内周
縁の径をそれぞれ大小に調整したりその内周縁の形状を
それぞれ変化させたりして、それらのグランドプレーン
で擬似同軸線路構造化したヴィアの特性インピーダンス
を一定値の５０Ω等に的確にマッチングさせることがで
きる。
【００３６】そして、その擬似同軸線路構造化したヴィ
アとそのヴィアの上下端に短い中間信号線路部分を介し
てそれぞれ接続したマイクロストリップ線路構造化した
基板上下面の信号線路とからなる高周波用信号線路を、
１０ＧＨｚ以上等の超高速信号を含む高速信号を伝送損
失少なく効率良く伝えることが可能となる。
アとそのヴィアの上下端に短い中間信号線路部分を介し
てそれぞれ接続したマイクロストリップ線路構造化した
基板上下面の信号線路とからなる高周波用信号線路を、
１０ＧＨｚ以上等の超高速信号を含む高速信号を伝送損
失少なく効率良く伝えることが可能となる。
【００３７】また、本発明の第２の高周波用信号線路に
あっては、グランドプレーンを、多大な手数と時間をか
けて、基板上部からその下部に行くに従い基板上面の信
号線路の逆側から基板下面の信号線路の逆側へとそれぞ
れ漸次階段状に偏心させて、基板の複数の誘電体層間に
それぞれ配設することを不要として、基板の形成作業の
容易化が図れる。
あっては、グランドプレーンを、多大な手数と時間をか
けて、基板上部からその下部に行くに従い基板上面の信
号線路の逆側から基板下面の信号線路の逆側へとそれぞ
れ漸次階段状に偏心させて、基板の複数の誘電体層間に
それぞれ配設することを不要として、基板の形成作業の
容易化が図れる。
【図１】本発明の第１の高周波用信号線路の正面断面図
である。
である。
【図２】本発明の第１の高周波用信号線路の平面図であ
る。
る。
【図３】本発明の第２の高周波用信号線路の正面断面図
である。
である。
【図４】本発明の第２の高周波用信号線路の平面図であ
る。
る。
【図５】従来の高周波用信号線路の正面断面図である。
【図６】従来の高周波用信号線路の平面図である。
１０ 誘電体層 １２ 基板 ２０、２００ ヴィア ２２、２４ 信号線路 ２２ａ、２４ａ 中間信号線路部分 ３０ グランドプレーン ３２ 内周縁
Claims (2)
- 【請求項１】 誘電体層を複数積層して形成した基板に
ヴィアを基板に上下に貫通して備えると共に、前記複数
の誘電体層間に前記ヴィアを囲むグランドプレーンをヴ
ィアと所定間隔あけてそれぞれ備えて、前記ヴィアを擬
似同軸線路構造化し、かつ、前記基板上面とその下面と
にそれぞれ互いに逆方向に備えた信号線路を基板上部と
その下部との前記グランドプレーンでそれぞれマイクロ
ストリップ線路構造化すると共に、それらの基板上下面
の信号線路の各内端を前記ヴィア上端とその下端とにそ
れぞれ接続してなる高周波用電子部品の信号線路におい
て、前記グランドプレーンを、そのヴィアに対向する内
周縁を基板上部からその下部に行くに従い前記基板上面
の信号線路の逆側から基板下面の信号線路の逆側へと漸
次階段状に偏心させて、前記複数の誘電体層間にそれぞ
れ配設したことを特徴とする高周波用電子部品の信号線
路。 - 【請求項２】 誘電体層を複数積層して形成した基板に
ヴィアを基板上面側からその下面側に貫通して備えると
共に、前記複数の誘電体層間に前記ヴィアを囲むグラン
ドプレーンをヴィアと所定間隔あけてそれぞれ備えて、
前記ヴィアを擬似同軸線路構造化し、かつ、前記基板上
面とその下面とにそれぞれ互いに逆方向に備えた信号線
路を基板上部とその下部との前記グランドプレーンでそ
れぞれマイクロストリップ線路構造化すると共に、それ
らの基板上下面の信号線路の各内端を前記ヴィア上端と
その下端とにそれぞれ接続してなる高周波用電子部品の
信号線路において、前記基板に前記ヴィアを基板上面の
信号線路側から基板下面の信号線路側にかけて斜め上下
に貫通して備えると共に、前記ヴィア周囲のグランドプ
レーンをそのヴィアに対向する内周縁がそれぞれ互いに
上下に重なり合うように前記複数の誘電体層間にそれぞ
れ配設したことを特徴とする高周波用電子部品の信号線
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04196273A JP3100232B2 (ja) | 1992-06-29 | 1992-06-29 | 高周波用電子部品の信号線路 |
| KR1019930009944A KR0125100B1 (ko) | 1992-06-29 | 1993-06-03 | 고주파용 전자부품의 신호선로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04196273A JP3100232B2 (ja) | 1992-06-29 | 1992-06-29 | 高周波用電子部品の信号線路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621253A true JPH0621253A (ja) | 1994-01-28 |
| JP3100232B2 JP3100232B2 (ja) | 2000-10-16 |
Family
ID=16355065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04196273A Expired - Fee Related JP3100232B2 (ja) | 1992-06-29 | 1992-06-29 | 高周波用電子部品の信号線路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3100232B2 (ja) |
| KR (1) | KR0125100B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033624A1 (en) * | 1998-12-02 | 2000-06-08 | Teradyne, Inc. | Printed circuit board and method for fabricating such board |
| KR100601715B1 (ko) * | 2004-12-22 | 2006-07-18 | 삼성전자주식회사 | 인쇄회로기판 |
| US7193490B2 (en) | 2003-04-11 | 2007-03-20 | Tdk Corporation | High frequency transmission line and high frequency board |
| US7999192B2 (en) | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
| WO2014069126A1 (ja) * | 2012-10-29 | 2014-05-08 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP2018064005A (ja) * | 2016-10-11 | 2018-04-19 | 日本特殊陶業株式会社 | 高周波パッケージ |
| JP2020047795A (ja) * | 2018-09-19 | 2020-03-26 | 株式会社東芝 | プリント基板 |
-
1992
- 1992-06-29 JP JP04196273A patent/JP3100232B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-03 KR KR1019930009944A patent/KR0125100B1/ko not_active IP Right Cessation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000033624A1 (en) * | 1998-12-02 | 2000-06-08 | Teradyne, Inc. | Printed circuit board and method for fabricating such board |
| US6181219B1 (en) | 1998-12-02 | 2001-01-30 | Teradyne, Inc. | Printed circuit board and method for fabricating such board |
| US7193490B2 (en) | 2003-04-11 | 2007-03-20 | Tdk Corporation | High frequency transmission line and high frequency board |
| KR100601715B1 (ko) * | 2004-12-22 | 2006-07-18 | 삼성전자주식회사 | 인쇄회로기판 |
| US7999192B2 (en) | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
| WO2014069126A1 (ja) * | 2012-10-29 | 2014-05-08 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP5902825B2 (ja) * | 2012-10-29 | 2016-04-13 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| US9462709B2 (en) | 2012-10-29 | 2016-10-04 | Kyocera Corporation | Element housing package and mounting structure body |
| JP2018064005A (ja) * | 2016-10-11 | 2018-04-19 | 日本特殊陶業株式会社 | 高周波パッケージ |
| JP2020047795A (ja) * | 2018-09-19 | 2020-03-26 | 株式会社東芝 | プリント基板 |
| CN110933835A (zh) * | 2018-09-19 | 2020-03-27 | 株式会社东芝 | 印刷电路板 |
| CN110933835B (zh) * | 2018-09-19 | 2023-04-07 | 株式会社东芝 | 印刷电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001771A (ko) | 1994-01-11 |
| JP3100232B2 (ja) | 2000-10-16 |
| KR0125100B1 (ko) | 1997-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU727581B2 (en) | A high frequency balun provided in a multilayer substrate | |
| JP3937433B2 (ja) | 平面回路−導波管接続構造 | |
| US6313797B1 (en) | Dielectric antenna including filter, dielectric antenna including duplexer, and radio apparatus | |
| JPH06232217A (ja) | フィルムキャリア信号伝送線路 | |
| US4032849A (en) | Planar balanced mixer/converter for broadband applications | |
| JPH11284430A (ja) | マイクロストリップ技術により作製される短絡型アンテナおよび該アンテナを含む装置 | |
| JPS6093817A (ja) | 可変遅延ライン装置 | |
| JP2003037404A (ja) | 誘電体装置 | |
| US5426404A (en) | Electrical circuit using low volume multilayer transmission line devices | |
| JPH0621253A (ja) | 高周波用電子部品の信号線路 | |
| KR20000076755A (ko) | 분포 정수 필터 및 그 제조 방법 및 분포 정수 필터 회로기판 | |
| US3530407A (en) | Broadband microstrip hybrid tee | |
| JP2001519975A (ja) | モノリシック・マイクロ波集積回路のための高性能ミクサ構造 | |
| JPH0685099A (ja) | 高周波用回路基板の信号回路 | |
| JP3303226B2 (ja) | フリップチップ実装構造 | |
| JP2775450B2 (ja) | 簡略化した中間周波取出し装置を具えた懸垂ストリップライン用ラットレースミクサ | |
| KR100337168B1 (ko) | 유전체 공진기 장치, 유전체 필터, 발진기, 공유기 및 전자기기 | |
| JPH05129814A (ja) | 誘電体フイルタ | |
| JP3622645B2 (ja) | 誘電体フィルタ、誘電体デュプレクサ、および通信装置 | |
| JPH08111604A (ja) | 誘電体フィルタ | |
| WO2023119706A1 (ja) | 伝送線路 | |
| JP3351366B2 (ja) | 高周波伝送線路及びその製造方法 | |
| JP2001185918A (ja) | 高周波用配線基板 | |
| JP2002246815A (ja) | ストリップ線路共振器およびフィルタ | |
| JPH03196667A (ja) | 多層化モノリシックマイクロ波集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |