JP2020047795A - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP2020047795A
JP2020047795A JP2018175445A JP2018175445A JP2020047795A JP 2020047795 A JP2020047795 A JP 2020047795A JP 2018175445 A JP2018175445 A JP 2018175445A JP 2018175445 A JP2018175445 A JP 2018175445A JP 2020047795 A JP2020047795 A JP 2020047795A
Authority
JP
Japan
Prior art keywords
wiring
substrate
ground plane
opening
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018175445A
Other languages
English (en)
Other versions
JP7134803B2 (ja
Inventor
仁 伊見
Hitoshi Imi
仁 伊見
岡野 資睦
Sukemutsu Okano
資睦 岡野
俊博 辻村
Toshihiro Tsujimura
俊博 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018175445A priority Critical patent/JP7134803B2/ja
Priority to CN201811563161.6A priority patent/CN110933835B/zh
Priority to US16/298,412 priority patent/US10827614B2/en
Publication of JP2020047795A publication Critical patent/JP2020047795A/ja
Application granted granted Critical
Publication of JP7134803B2 publication Critical patent/JP7134803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/021Components thermally connected to metal substrates or heat-sinks by insert mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】本発明の一実施形態は、高周波数帯でインピーダンス不整合が抑制されたプリント基板を提供するものである。【解決手段】 本実施形態によれば、基板1と、基板1の第1面A上に設けられ、第1開口aを有する第1グランドプレーン2と、第1グランドプレーン2上方に設けられる第1配線4と、基板1の第1面Aと対向する第2面B上に設けられ、第2開口bを有する第2グランドプレーン5と、第2グランドプレーン5上方に設けられる第2配線7と、第1開口aと第2開口bの間の基板あを貫通し、第1配線4と第2配線7とを接続する第3配線8と、を備え、基板1の第1面Aに垂直な方向から見た場合に、第3配線8は、第1開口a内及び前記第2開口b内に設けられているプリント基板100が提供される。【選択図】 図2

Description

本発明の実施形態は、プリント基板に関する。
プリント基板は、LAN(Local Area Network)などの情報通信を行う機器にも用いられている。近年、通信の更なる高速化が求められており、ビア配線においても高周波数帯でインピーダンス不整合が抑制されたプリント基板が求められる。
特開2005−191518号公報
本発明の一実施形態は、高周波数帯でインピーダンス不整合が抑制されたプリント基板を提供するものである。
本実施形態によれば、基板と、基板の第1面上に設けられ、第1開口を有する第1グランドプレーンと、第1グランドプレーン上方に設けられる第1配線と、基板の第1面と対向する第2面上に設けられ、第2開口を有する第2グランドプレーンと、第2グランドプレーン上方に設けられる第2配線と、第1開口と第2開口の間の基板を貫通し、第1配線と第2配線とを接続する第3配線と、を備え、基板の第1面に垂直な方向から見た場合に、第3配線は、第1開口内及び前記第2開口内に設けられているプリント基板が提供される。
一実施形態によるプリント基板100の要部を示す図。 図1のC−C’線断面図。 図1のC−C’線断面図。 一実施形態によるプリント基板101の要部を示す図。 プリント基板の通過特性の結果を示す図。 プリント基板のTDR特性の結果を示す図。
以下、図面を参照して本開示の一実施の形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
さらに、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」、「直交」、「同一」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
(実施形態)
図1から図4に一実施形態にかかるプリント基板100、101の要部の図を示す。図1は、プリント基板100の要部を示す図である。図1には、ビアコンタクト11周辺のプリント基板100が示されている。図2は、図1のC−C’線断面図での一例ある。図3は、図1のC−C’線断面図の一例である。図4は、図1のビアコンタクト11の配線を差動配線とした図である。なお、図1では、第2絶縁膜12から第7絶縁膜15は省略している。
第1方向X、第2方向Y、第3方向Zは、それぞれ交差する。第1方向X、第2方向Y、第3方向Zは、それぞれ直交する方向であることが好ましい。
図1、図2、図3及び図4のプリント基板100、101は、グランドプレーンと対向しない斜め方向に延びるビアコンタクトを備えており、高周波数帯におけるインピーダンス不整合が抑制されている。
図1、図2、図3及び図4のプリント基板100、101は、表面側である第1面Aと裏面側である第2面Bを有する基板1と、第1グランドプレーン2と、第1配線4と、第2グランドプレーン5と、第2配線7と、基板1を貫通する第3配線8と第1絶縁膜9とを有するビアコンタクト11と、備える。
基板1は、プリント基板100,101の母材である。基板1は、第1方向Xと第2方向Yに広がり、第3方向Zに複数積層した積層基板である。第1方向X及び第2方向は、基板1に対して平行な方向である。第3方向Zは、基板1を含めた部材の厚さ方向である。基板1には、対向する第1面Aと第2面Bを有する。第3方向Zは、基板1の第1面Aに対して垂直な方向である。第1面Aは、最表面を含む場合と、積層基板を構成する1つの層の表面を含む場合がある。第2面Bは、基板1の最裏面を含む場合と、積層基板を構成する1つの層の裏面を含む場合がある。基板1は、例えば、ガラスエポキシ基板などである。
第1グランドプレーン2は、基板1の第1面A上に設けられた導電層である。第1グランドプレーン2は、例えば、Cuなどの導電性部材で構成されたベタ膜である。
第1配線4は、第1グランドプレーン2上方に設けられた導電部材である。第1配線4は、信号の伝送経路である。第1配線4は、基板1の第1面A側に設けられた配線である。第1信号線4と第1グランドプレーン2の間には、レジストなどの第4絶縁膜3が配置されている。第1配線4は、Cuなどの導電性部材である。
第1開口aは、第1グランドプレーン2に設けられた開口である。第1開口aと基板1を貫通するスルーホール9は連結している。
第2グランドプレーン5は、基板1の第2面B上に配置された導電層である。第2面Bは、第3方向Zにおいて第1面Aと対向する。第2グランドプレーン5は、Cuなどの導電性部材で構成されたベタ膜である。
第2配線7は、第2グランドプレーン5上方に設けられた導電部材である。第2配線7は、信号の伝送経路である。第2配線7は、基板1の第2面B側に設けられた配線である。第2配線7と第2グランドプレーン5の間には、第5絶縁膜6が配置されている。第2配線7は、Cuなどの導電性部材である。
第2開口bは、裏面側Bにおける第2グランドプレーン5の開口である。第2開口bと基板1を開口するスルーホール9は連結している。
ビアコンタクト11は、基板1を貫通するスルーホール9と、スルーホール9内に第3配線8と第1絶縁膜10とを有する。ビアコンタクト11は、基板1の第1面A側の第1配線4と電気的に接続され、第2面B側の第2配線7と電気的に接続されている。実施形態の構成を採用することで、ビアコンタクト11において、インピーダンス不整合が抑制される。
スルーホール9は、第1開口aと第2開口bに挟まれた基板1の領域を貫通する孔である。スルーホール9は、第1開口a及び第2開口bと一体となっている。スルーホール9内は、第3配線8と第1絶縁膜10で構成されていることが好ましい。スルーホール9内に、第3配線8以外の導電性部材が含まれると、この導電部材と第3配線8がキャパシタとなってしまいインピーダンス不整合が生じてしまう。実施形態では、スルーホール9内が第3配線8と第1絶縁膜10で構成されていることで、第3配線8に起因するインピーダンス不整合が抑制されている。
第3配線8は、第1開口aと第2開口bの間の基板1を貫通し、第1配線4と第2配線と接続する導電部材である。第3配線8は、ビアコンタクト11内の導電部材である。第3配線8は、信号の伝送経路である。第3配線8は、第1面A側の第1開口a上方で、第1配線4と電気的に接続されている。また、第3配線8は、第2面Bの第2開口b上方で、第2配線7と電気的に接続されている。第3配線8は、基板1の第1面Aに対して平行な方向及び基板1の第1面Aに垂直な方向(図中の第1方向X及び第3方向Z)に延在している。つまり、第3配線8は、斜め方向に延在している。基板1の第1面Aに対して平行な方向(第1方向X)は、第3配線8の長さ方向であり、第3配線8の長さ方向の距離をLとする。基板1の第1面Aに対して垂直な方向(第3方向Z)は、第3配線8の深さ方向であり、第3配線8の厚さ方向の距離をDとする。
第3配線8は、例えば、図2に示すように、第1配線4及び第2配線7に挟まれた線状部材で構成することが出来る。線状部材が第1方向X及び第3方向Zに延在している。
第3配線8は、構成部材が斜めに延在する形態以外に、階段状の構成部材を採用することもできる。第3配線は、図3に示すように、板状部材(断面径が大きい部材)と柱状部材(断面径が小さい)を組み合わせて階段状に配置することで、斜め方向に延在させることも出来る。第3配線8は、Cuなどの導電性部材である。
第3配線8は、中実でも中空でもよい。
第1絶縁膜10は、スルーホール9内で第3配線8を被覆している。第1絶縁膜10は、例えば、レジストである。
基板1の第1面Aに垂直な方向からプリント基板100を見た場合に第3配線8は、第1開口a内及び第2開口b内に設けられていることが好ましい。つまり、第3方向Zにおいて、第3配線8は、第1開口a及び第2開口bと対向することが好ましい。第3配線8が第1開口a及び第2開口bと対向することで、第3配線8が第1グランドプレーン2および第2グランドプレーン5の両方と対向しない。第3配線8がグランドプレーンと対向しないことで、第3配線8と第1グランドプレーン2の間の容量(電気容量)と第3配線8と第2グランドプレーン5の間の容量(電気容量)が低減する。容量が低減することで、ビアコンタクト11を挟んだ第1配線4と第2配線7のインピーダンス不整合が抑制される。インピーダンス不整合を抑制するために以下の構成とすることがより好ましい。
第1グランドプレーン2と第3配線8との距離は、第1グランドプレーン2と第1配線4との距離よりも長いことが好ましい。第1グランドプレーン2と第3配線8との距離が第1グランドプレーン2と第1配線4との距離以下であると、面積の大きい第1グランドプレーン2との第1開口a側で金属等と対向しなくても、第3配線8と第1グランドプレーン2間の容量が増大してしまい、インピーダンス不整合が増加しやすい。同理由により、第2グランドプレーン5と第3配線8との距離は、第2グランドプレーン5と第2配線7との距離よりも長いことが好ましい。同理由により第1グランドプレーン2と第1配線4の距離を1としたときに、第3配線8と第1グランドプレーン2の距離は1.0より大きく1.2以下が好ましい。同様に、第2グランドプレーン5と第2配線7の距離を1としたときに、第3配線8と第2グランドプレーン5の距離は、1.0より大きく1.2以下であることが好ましい。
第3配線8の基板1の第1面Aに平行な方向(第1方向X)の距離が短いと、垂直ビアに近くなりインピーダンス不整合が大きくなりやすい。そこで、第3配線8の基板1の第1面Aに平行な方向(第1方向X)の距離Lと基板1の第1面Aに垂直な方向(第3方向Z)の距離Dの比である[第3配線8の基板1の第1面Aに平行な方向(第1方向X)の距離L]/[前記第3配線の基板1の第1面Aに垂直な方向(第3方向Z)の距離]は、0.5以上2.0以下が好ましく、0.9以上1.1以下であることがより好ましく、0.99以上1.01以下がさらにより好ましい。
また、第3配線8は、基板1の第1面Aに垂直な方向(第3方向Z)において、第1配線4及び第2配線7を除いて導電性部材と対向しないことが好ましい。第3配線8が図示していない導電性部材と第3方向Zにおいて対向すると第3配線8のインピーダンス特性が低下しやすい。
上述したようにインピーダンス不整合を抑制する観点から、ビアコンタクト11の第1面A側の面は、第1配線4以外の導電性部材と接していないことが好ましい。そこで、図示するようにビアコンタクト11の第1面A側の面は、第1配線4の一部及び第2絶縁膜12と接していることが好ましい。第3配線8の第1面A側は、第1配線4及び第2絶縁膜12と対向していることが好ましい。第2絶縁膜12は、例えば、第1配線4と同じ層内に配置され第1面A側のビアコンタクト11上に配置されている。ビアコンタクト11の第1面A側の全面は、第1配線4の一部及び第2絶縁膜12の一部と直接的に接していることがより好ましい。また、第1配線4及び第2絶縁膜12上には、第6絶縁膜13が配置されていることが好ましい。
裏面側である第2面B側も同様に、ビアコンタクト11の第2面B側の面は、第2配線7以外の導電性部材と接していないことが好ましい。そこで、図示するように、ビアコンタクト11の第2面B側の面は、第2配線7の一部及び第3絶縁膜14と接していることが好ましい。第3配線8の第2面B側は、第2配線7及び第3絶縁膜14と対向していることが好ましい。第3絶縁膜14は、例えば、第2配線7と同じ層内に配置され第2面B側のビアコンタクト11上に配置されている。ビアコンタクト11の第2面B側の全面は、第2配線7の一部及び第3絶縁膜14の一部と直接的に接していることがより好ましい。また、第2配線7及び第3絶縁膜14上には、第7絶縁膜15が配置されていることが好ましい。
また、インピーダンス不整合を抑制する観点から、基板1の第1面Aに垂直な方向である第3方向Zは第1方向X及び第2方向Yと直交し、第1開口aの全面と、第2開口bの全面は、第3方向Zにおいて対向することが好ましい。基板1の第1面Aに垂直な方向(第3方向Z)において、開口部分の全面が対向するとき、基板1の第1面Aに垂直な方向(第3方向Z)において、第3配線8は、第1グランドプレーン2とも第2グランドプレーン5とも対向していないため、インピーダンス特性の観点から好ましい。
また、第1配線4(第2配線7)と第3配線8は直接的に接続するため、一部対向するが、対向する比率が大きいとインピーダンス不整合が大きくなりやすい。そこで、基板1の第1面Aに垂直な方向(第3方向Z)において、第1配線4と第3配線8が対向する距離は、0.2L以下であることが好ましい。同観点から、基板1の第1面Aに垂直な方向(第3方向Z)において、第2配線7と第3配線8が対向する距離は、0.2L以下であることが好ましい。
図1では、シングルエンド配線のビアコンタクトを示しているが、図4に示すように、実施形態のプリント基板は、差動配線にも適用できる。差動配線である場合、第1配線4は、それぞれ平行で第2方向Yに並んだ第1信号線4a及び第2信号線4bを含み、第2配線7は、それぞれ平行で第2方向Yに並んだ第3信号線7a及び第4信号線7bを含み、第3配線8は、それぞれ平行で第2方向Yに並んだ第5信号線8a及び第6信号線8bを含む。そして、第5信号線8aは、第1信号線4a及び第3信号線7aと接続され、第6信号線8bは、第2信号線4b及び第4信号線7bと接続されている。
シングルエンド配線でも差動配線でも第1配線4と第1グランドプレーン5とが離れていると第1配線4のインピーダンスが高くなりやすい。差動配線では、平行な2本の配線が等間隔に配置されていることが好ましいが、第3配線8と接続される第1配線4と第2配線7の先端部分は、例えば円形に広がった形状であるため、グランドプレーンと離れやすい。先端側においてもグランドプレーンと配線の距離が近くなるように、第1グランドプレーン2は、第1信号線4aと第2信号線4bの間に、基板1の第1面Aに平行な方向(第1方向X)に延びる第1突出部cを有することが好ましい。裏面側も同様に、第2グランドプレーン5は、第3信号線7aと第4信号線7bの間に、基板1の第1面Aに平行な方向(第1方向X)に延びる第2突出部dを有することが好ましい。
図5に高周波数帯を含む通過特性の結果を示す。実線は、差動配線で、斜めビアコンタクトを有するプリント基板の結果であり、破線は、差動配線で斜めビアコンタクトを有するがグランドプレーンが配線(実施形態でいう第1配線4及び第2配線7)の外周を囲むように形成され、斜めビアコンタクトの配線(実施形態でいう第3配線)が全体的にグランドプレーンと対向しているプリント基板の結果である。実線は、破線と比べて顕著にインピーダンスの変化が小さく、谷が浅い。この結果から、実施形態のプリント基板のインピーダンス特性が優れていることが示されている。
図6にTDR(Time Domain Reflectometry)結果を示す。実線は、差動配線で、斜めビアコンタクトを有するプリント基板の結果であり、破線は、差動配線で斜めビアコンタクトを有するがグランドプレーンが配線(実施形態でいう第1配線4及び第2配線7)の外周を囲むように形成され、斜めビアコンタクトの配線(実施形態でいう第3配線)が全体的にグランドプレーンと対向しているプリント基板の結果である。実線は、谷が小さくインピーダンスの整合性が高いが、破線は、大きな谷がありインピーダンスの整合性が高くない。この結果から、実施形態のプリント基板のインピーダンス特性が優れていることが示されている。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100、101…プリント基板、1…基板、2…第1グランドプレーン、3…第4絶縁膜、4…第1配線、5…第2グランドプレーン、6…第5絶縁膜、7…第2配線、8…第3配線、9…スルーホール、10…第1絶縁膜、11…ビアコンタクト、12…第2絶縁膜、13…第6絶縁膜、14…第3絶縁膜、15…第7絶縁膜、a…第1開口、b…第2開口、c…第1突出部、d…第2突出部、A…第1面(表面側)、B…第2面(裏面側)、X…第1方向、Y…第2方向、3…第3方向

Claims (7)

  1. 基板と、
    前記基板の第1面上に設けられ、第1開口を有する第1グランドプレーンと、
    前記第1グランドプレーン上方に設けられる第1配線と、
    前記基板の前記第1面と対向する第2面上に設けられ、第2開口を有する第2グランドプレーンと、
    前記第2グランドプレーン上方に設けられる第2配線と、
    前記第1開口と前記第2開口の間の前記基板を貫通し、前記第1配線と前記第2配線とを接続する第3配線と、
    を備え、
    前記基板の前記第1面に垂直な方向から見た場合に、前記第3配線は、前記第1開口内及び前記第2開口内に設けられている、プリント基板。
  2. 前記第1グランドプレーンと前記第3配線との距離は、前記第1グランドプレーンと第1配線との距離よりも長く、
    前記第2グランドプレーンと前記第3配線との距離は、前記第2グランドプレーンと第2配線との距離よりも長い請求項1に記載のプリント基板。
  3. 前記第3配線における、前記基板の前記第1面に垂直な方向の距離に対する、前記第3方向の前記基板の前記第1面に平行な方向の距離の比である[前記第3配線の前記基板の前記第1面に平行な方向の距離]/[前記第3配線の前記基板の前記第1面に垂直な方向の距離]は、0.9以上1.1以下である請求項1に記載のプリント基板。
  4. 前記第1配線、前記第2配線及び前記第3配線は、差動配線である請求項1ないし3のいずれか1項に記載のプリント基板。
  5. 前記第1配線は、それぞれ平行に並んだ第1信号線及び第2信号線を含み、
    前記第2配線は、それぞれ平行に並んだ第3信号線及び第4信号線を含み、
    前記第3配線は、それぞれ平行に並んだ第5信号線及び第6信号線を含み、
    前記第5信号線は、前記第1信号線及び前記第3信号線と接続され、
    前記第6信号線は、前記第2信号線及び前記第4信号線と接続され、
    前記第1グランドプレーンは、前記第1信号線と前記第2信号線の間に、前記基板の前記第1面に平行な方向に延びる第1突出部を有し、
    前記第2グランドプレーンは、前記第3信号線と前記第4信号線の間に、前記基板の前記第1面に平行な方向に延びる第2突出部を有する請求項1ないし4のいずれか1項に記載のプリント基板。
  6. 前記第3配線は、前記第3方向において、前記第1配線及び前記第2配線を除いて、導電性部材と対向しない請求項1ないし5のいずれか1項に記載のプリント基板。
  7. 前記第1開口の上部は第1絶縁膜と前記第1配線とで覆われ、前記第2開口の上部は前記第2絶縁膜と前記第2配線とで覆われている、請求項1ないし6のいずれか1項に記載のプリント基板。
JP2018175445A 2018-09-19 2018-09-19 プリント基板 Active JP7134803B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018175445A JP7134803B2 (ja) 2018-09-19 2018-09-19 プリント基板
CN201811563161.6A CN110933835B (zh) 2018-09-19 2018-12-20 印刷电路板
US16/298,412 US10827614B2 (en) 2018-09-19 2019-03-11 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018175445A JP7134803B2 (ja) 2018-09-19 2018-09-19 プリント基板

Publications (2)

Publication Number Publication Date
JP2020047795A true JP2020047795A (ja) 2020-03-26
JP7134803B2 JP7134803B2 (ja) 2022-09-12

Family

ID=69772376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175445A Active JP7134803B2 (ja) 2018-09-19 2018-09-19 プリント基板

Country Status (3)

Country Link
US (1) US10827614B2 (ja)
JP (1) JP7134803B2 (ja)
CN (1) CN110933835B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Fcnt株式会社 印刷配線基板及び無線通信端末

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259599A (ja) * 1992-03-13 1993-10-08 Matsushita Electric Works Ltd プリント配線板
JPH0621253A (ja) * 1992-06-29 1994-01-28 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
JP2003023249A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp 層間接続構造
JP2011521439A (ja) * 2008-05-26 2011-07-21 日本電気株式会社 多層基板
JP2015165646A (ja) * 2014-02-28 2015-09-17 富士通株式会社 ビアを有する回路及び関連方法
WO2016075730A1 (ja) * 2014-11-10 2016-05-19 株式会社日立製作所 高速信号伝送向け基板の構造

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646674B2 (ja) 1981-12-28 1994-06-15 富士通株式会社 多層セラミツク回路基板の製造方法
JP3382482B2 (ja) * 1996-12-17 2003-03-04 新光電気工業株式会社 半導体パッケージ用回路基板の製造方法
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US7149666B2 (en) * 2001-05-30 2006-12-12 University Of Washington Methods for modeling interactions between massively coupled multiple vias in multilayered electronic packaging structures
US7336502B1 (en) * 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
US7196906B1 (en) * 2003-08-15 2007-03-27 Ncr Corp. Circuit board having segments with different signal speed characteristics
KR20050065038A (ko) * 2003-12-24 2005-06-29 삼성전기주식회사 비수직 비아가 구비된 인쇄회로기판 및 패키지
US20050201065A1 (en) * 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
WO2005081596A2 (en) * 2004-02-13 2005-09-01 Molex Incorporated Preferential ground and via exit structures for printed circuit boards
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US20060237227A1 (en) * 2005-04-26 2006-10-26 Shiyou Zhao Circuit board via structure for high speed signaling
US7459638B2 (en) * 2005-04-26 2008-12-02 Micron Technology, Inc. Absorbing boundary for a multi-layer circuit board structure
US20070193775A1 (en) * 2006-02-17 2007-08-23 Micron Technology, Inc. Impedance matching via structure for high-speed printed circuit boards and method of determining same
US20080289869A1 (en) * 2007-01-10 2008-11-27 Hsu Hsiuan-Ju Novel via structure for improving signal integrity
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
WO2008135305A1 (en) * 2007-05-08 2008-11-13 International Business Machines Corporation Method and apparatus for scalable and programmable delay compensation for real-time synchronization signals in a multiprocessor system with individual frequency control
CN102265708B (zh) * 2009-03-25 2015-02-11 莫列斯公司 高数据率连接器系统
US8431834B2 (en) * 2009-06-16 2013-04-30 Ciena Corporation Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly
CN101932192A (zh) * 2009-06-18 2010-12-29 鸿富锦精密工业(深圳)有限公司 印刷电路板
US8492658B2 (en) * 2010-11-16 2013-07-23 International Business Machines Corporation Laminate capacitor stack inside a printed circuit board for electromagnetic compatibility capacitance
TWI456726B (zh) * 2011-01-24 2014-10-11 Ind Tech Res Inst 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾(emi)的方法
CN103828496B (zh) * 2011-09-07 2017-04-26 申泰公司 用于传输差分信号的通孔结构
JP6423369B2 (ja) * 2013-02-15 2018-11-14 オーメット サーキッツ インク 多層電子基体z軸内部接続構造物
US9894751B2 (en) * 2014-11-20 2018-02-13 Canon Kabushiki Kaisha Printed circuit board
CN107535044B (zh) * 2014-11-21 2019-12-10 安费诺公司 用于高速、高密度电连接器的配套背板
US9946825B2 (en) * 2015-04-24 2018-04-17 Leung W. TSANG Full wave modeling and simulations of the waveguide behavior of printed circuit boards using a broadband green's function technique
JP6600176B2 (ja) * 2015-06-19 2019-10-30 ホシデン株式会社 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造
US9875958B1 (en) * 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259599A (ja) * 1992-03-13 1993-10-08 Matsushita Electric Works Ltd プリント配線板
JPH0621253A (ja) * 1992-06-29 1994-01-28 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
JP2003023249A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp 層間接続構造
JP2011521439A (ja) * 2008-05-26 2011-07-21 日本電気株式会社 多層基板
JP2015165646A (ja) * 2014-02-28 2015-09-17 富士通株式会社 ビアを有する回路及び関連方法
WO2016075730A1 (ja) * 2014-11-10 2016-05-19 株式会社日立製作所 高速信号伝送向け基板の構造

Also Published As

Publication number Publication date
US20200092996A1 (en) 2020-03-19
JP7134803B2 (ja) 2022-09-12
CN110933835A (zh) 2020-03-27
US10827614B2 (en) 2020-11-03
CN110933835B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US9949360B2 (en) Printed circuit board design for high speed application
US8680403B2 (en) Apparatus for broadband matching
US10772191B2 (en) Printed circuit board design for high speed application
JP2016063188A (ja) プリント配線板
US9590288B2 (en) Multilayer circuit substrate
JP2015061258A (ja) Ebg構造体、半導体デバイスおよび回路基板
TW201503482A (zh) 電子電路及電子機器
JP2020047795A (ja) プリント基板
JP2012009573A (ja) 回路基板
JP5519328B2 (ja) 高周波用伝送線路基板
JP2013239511A (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP5921207B2 (ja) プリント基板およびプリント基板装置
US9756721B2 (en) Multilayer laminated substrate structure
JP5141715B2 (ja) 積層コンデンサ
US9526165B2 (en) Multilayer circuit substrate
JP2006339337A (ja) 積層コンデンサおよびその実装構造
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
JPWO2015151810A1 (ja) チップ型電子部品
US10321556B2 (en) Air dielectric printed circuit board
JPWO2019017206A1 (ja) 回路モジュール
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
JP2017220635A (ja) プリント回路基板
CN111447724A (zh) 传输线
TW201503788A (zh) 多層式電路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220831

R150 Certificate of patent or registration of utility model

Ref document number: 7134803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150