CN110933835A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN110933835A
CN110933835A CN201811563161.6A CN201811563161A CN110933835A CN 110933835 A CN110933835 A CN 110933835A CN 201811563161 A CN201811563161 A CN 201811563161A CN 110933835 A CN110933835 A CN 110933835A
Authority
CN
China
Prior art keywords
wiring
substrate
ground layer
signal line
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811563161.6A
Other languages
English (en)
Other versions
CN110933835B (zh
Inventor
伊见仁
冈野资睦
辻村俊博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN110933835A publication Critical patent/CN110933835A/zh
Application granted granted Critical
Publication of CN110933835B publication Critical patent/CN110933835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明的一个实施方式提供一种抑制了高频带下的阻抗失配的印刷电路板。根据本实施方式，提供一种印刷电路板(100)，具备：基板(1)；第一地层(2)，设置于基板(1)的第一面(A)上，具有第一开口(a)；第一布线(4)，设置于第一地层(2)上方；第二地层(5)，设置于基板(1)的与第一面(A)相对的第二面(B)上，具有第二开口(b)；第二布线(7)，设置于第二地层(5)上方；以及第三布线(8)，贯通第一开口(a)和第二开口(b)之间的基板，对第一布线(4)和第二布线(7)进行连接，从与基板(1)的第一面(A)垂直的方向观察时，第三布线(8)设置在第一开口(a)内和所述第二开口(b)内。

Description

印刷电路板
相关申请：
本申请享有以日本专利申请2018－175445号(申请日为2018年9月19日)作为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种印刷电路板。
背景技术
印刷电路板也被用于进行LAN(Local Area Network：局域网)等的信息通信的设备中。近年来，谋求通信的更高速化，并寻求一种在过孔布线中也抑制了高频带下的阻抗失配的印刷电路板。
发明内容
本发明的一个实施方式提供一种抑制了高频带下的阻抗失配的印刷电路板。
根据实施方式，提供一种印刷电路板，具备：基板；第一地层(ground plane)，设置于基板的第一面上，具有第一开口；第一布线，设置于第一地层上方；第二地层，设置于基板的与第一面相对的第二面上，具有第二开口；第二布线，设置于第二地层上方；以及第三布线，贯通第一开口和第二开口之间的基板，对第一布线和第二布线进行连接，从与基板的第一面垂直的方向观察时，第三布线设置在第一开口内和所述第二开口内。
附图说明
图1是示出一个实施方式涉及的印刷电路板100的主要部分的图。
图2是图1的C－C’线剖视图。
图3是图1的C－C’线剖视图。
图4是示出一个实施方式涉及的印刷电路板101的主要部分的图。
图5是示出印刷电路板的通过特性的结果的图。
图6是示出印刷电路板的TDR特性的结果的图。
具体实施方式
以下，参照附图，对本公开文本的一个实施方式进行说明。再有，在本案说明书中附加的附图中，为了方便图示和容易理解，根据实物尺寸适当地变更或夸大了比例尺以及纵横尺寸比。
以下，使用附图，对实施方式进行说明。再有，在附图中相同或类似的地方标注相同或类似的附图标记。
在本说明书中，有时对于相同或类似的部件标注相同的附图标记并省略重复的说明。
在本说明书中，“上”、“下”的概念并不是一定表示与重力的朝向之间的关系的术语。
另外，关于在本说明书中使用的形状或几何学条件以及用于确定其程度的例如“平行”、“正交”、“相同”等术语或长度、角度的值等，不限制为严格的意思，可以解释为包括能期待同样功能的程度的范围。
(实施方式)
图1至图4中示出一个实施方式涉及的印刷电路板100、101的主要部分的图。图1是示出印刷电路板100的主要部分的图。图1中示出了过孔接触件11周边的印刷电路板100。图2是图1的C－C’线剖视图的一例。图3是图1的C－C’线剖视图的一例。图4是将图1的过孔接触件11的布线设为差分布线的图。再有，图1中省略了第二绝缘膜12至第七绝缘膜15。
第一方向X、第二方向Y、第三方向Z分别交叉。第一方向X、第二方向Y、第三方向Z优选为分别正交的方向。
图1、图2、图3和图4的印刷电路板100、101具备不与地层对置且在倾斜方向上延伸的过孔接触件，高频带下的阻抗失配被抑制。
图1、图2、图3和图4的印刷电路板100、101具备：基板1，具有作为表面侧的第一面A和作为背面侧的第二面B；第一地层2；第一布线4；第二地层5；第二布线7；以及过孔接触件11，具有贯通基板1的第三布线8和第一绝缘膜9。
基板1是印刷电路板100、101的母材。基板1是在第一方向X和第二方向Y上扩展、并且在第三方向Z上层叠多层的叠层基板。第一方向X和第二方向Y是与基板1平行的方向。第三方向Z是包含基板1的部件的厚度方向。基板1上具有相对置的第一面A和第二面B。第三方向Z是与基板1的第一面A垂直的方向。第一面A有包含最表面的情况和包含构成叠层基板的一个层的表面的情况。第二面B有包含基板1的最背面的情况和包含构成叠层基板的一个层的背面的情况。基板1例如是玻璃环氧基板等。
第一地层2是设置于基板1的第一面A上的导电层。第一地层2是例如由Cu等导电部件构成的全膜(ベタ膜)。
第一布线4是设置于第一地层2上方的导电部件。第一布线4为信号的传输路径。第一布线4是设置于基板1的第一面A一侧的布线。在第一信号线4和第一地层2之间配置有抗蚀剂等的第四绝缘膜3。第一布线4是Cu等导电部件。
第一开口a是设置于第一地层2的开口。第一开口a和贯通基板1的通孔9相连结。
第二地层5是配置于基板1的第二面B上的导电层。第二面B在第三方向Z上与第一面A对置。第二地层5是由Cu等导电部件构成的全膜(ベタ膜)。
第二布线7是设置于第二地层5上方的导电部件。第二布线7为信号的传输路径。第二布线7是设置于基板1的第二面B一侧的布线。在第二布线7和第二地层5之间配置有第五绝缘膜6。第二布线7是Cu等导电部件。
第二开口b是背面侧B的第二地层5的开口。第二开口b和将基板1开口的通孔9相连结。
过孔接触件11具有贯通基板1的通孔9、通孔9内的第三布线8和第一绝缘膜10。过孔接触件11与基板1的第一面A侧的第一布线4电连接，并与第二面B侧的第二布线7电连接。通过采用实施方式的结构，在过孔接触件11中抑制了阻抗失配。
通孔9是贯通夹在第一开口a和第二开口b之间的基板1的区域的孔。通孔9与第一开口a和第二开口b成为一体。通孔9内优选由第三布线8和第一绝缘膜10构成。若在通孔9内含有第三布线8以外的导电部件，则该导电部件和第三布线8构成电容器而产生阻抗失配。在实施方式中，通过由第三布线8和第一绝缘膜10构成通孔9内，抑制了起因于第三布线8的阻抗失配。
第三布线8是贯通第一开口a和第二开口b之间的基板1、并对第一布线4和第二布线进行连接的导电部件。第三布线8是过孔接触件11内的导电部件。第三布线8为信号的传输路径。第三布线8在第一面A侧的第一开口a上方与第一布线4电连接。此外，第三布线8在第二面B的第二开口b上方与第二布线7电连接。第三布线8在与基板1的第一面A平行的方向和与基板1的第一面A垂直的方向(图中的第一方向X和第三方向Z)上延伸。即，第三布线8在倾斜方向上延伸。与基板1的第一面A平行的方向(第一方向X)是第三布线8的长度方向，将第三布线8的长度方向的距离设为L。与基板1的第一面A垂直的方向(第三方向Z)是第三布线8的深度方向，将第三布线8的厚度方向的距离设为D。
第三布线8可以例如图2所示地由被第一布线4和第二布线7夹着的线状部件构成。线状部件在第一方向X和第三方向Z上延伸。
除了构成部件倾斜地延伸的样式以外，第三布线8还可以采用阶梯状的构成部件。第三布线8也可以如图3所示地将板状部件(横截面直径较大的部件)和柱状部件(横截面直径较小)组合而阶梯状地配置，由此在倾斜方向上延伸。第三布线8是Cu等导电部件。
第三布线8可以是实心的，也可以是中空的。
第一绝缘膜10在通孔9内覆盖第三布线8。第一绝缘膜10例如是抗蚀剂(resist)。
从与基板1的第一面A垂直的方向观察印刷电路板100的情况下，第三布线8优选设置在第一开口a内和第二开口b内。即，在第三方向Z上，第三布线8优选与第一开口a和第二开口b相对置。通过将第三布线8与第一开口a和第二开口b相对置，第三布线8不会与第一地层2和第二地层5这两者相对置。第三布线8不与地层相对置，由此，第三布线8和第一地层2之间的容量(电容)以及第三布线8和第二地层5之间的容量(电容)降低。由于容量降低，夹着过孔接触件11的第一布线4和第二布线7的阻抗失配被抑制。为了抑制阻抗失配，更优选以下结构。
第一地层2和第三布线8之间的距离优选比第一地层2和第一布线4之间的距离长。若第一地层2和第三布线8之间的距离为第一地层2和第一布线4之间的距离以下，即使与面积较大的第一地层2之间在第一开口a一侧不与金属等对置，第三布线8和第一地层2之间的容量也会增大，从而阻抗失配容易增加。根据同样理由，第二地层5和第三布线8之间的距离优选比第二地层5和第二布线7之间的距离长。根据同样理由，在将第一地层2和第一布线4之间的距离设为1时，第三布线8和第一地层2之间的距离优选为大于1.0且在1.2以下。同样地，在将第二地层5和第二布线7之间的距离设为1时，第三布线8和第二地层5之间的距离优选为大于1.0且在1.2以下。
若第三布线8的在平行于基板1的第一面A的方向(第一方向X)上的距离较短，则接近于成为垂直过孔，阻抗失配容易变大。因此，第三布线8的在平行于基板1的第一面A的方向(第一方向X)上的距离L与在垂直于基板1的第一面A的方向(第三方向Z)上的距离D之比、即“第三布线8的在平行于基板1的第一面A的方向(第一方向X)上的距离L”/“所述第三布线的在垂直于基板1的第一面A的方向(第三方向Z)上的距离”优选为0.5以上且2.0以下，更优选为0.9以上且1.1以下，进一步优选为0.99以上且1.01以下。
此外，第三布线8优选为在垂直于基板1的第一面A的方向(第三方向Z)上，除第一布线4和第二布线7以外不与导电部件相对置。若第三布线8在第三方向Z上与未图示的导电部件相对置，则第三布线8的阻抗特性容易下降。
如上所述，从抑制阻抗失配的观点出发，过孔接触件11的第一面A侧的面优选不与第一布线4以外的导电部件接触。因此，如图所示，过孔接触件11的第一面A侧的面优选与第一布线4的一部分和第二绝缘膜12接触。第三布线8的第一面A侧优选与第一布线4和第二绝缘膜12相对置。第二绝缘膜12例如配置在与第一布线4相同的层内，并且配置在第一面A侧的过孔接触件11上。更优选的是，过孔接触件11的第一面A侧的整个面与第一布线4的一部分和第二绝缘膜12的一部分直接接触。此外，优选在第一布线4和第二绝缘膜12上配置有第六绝缘膜13。
作为背面侧的第二面B侧也同样，过孔接触件11的第二面B侧的面优选不与第二布线7以外的导电部件接触。因此，如图所示，过孔接触件11的第二面B侧的面优选与第二布线7的一部分和第三绝缘膜14接触。第三布线8的第二面B侧优选与第二布线7和第三绝缘膜14相对置。第三绝缘膜14例如配置在与第二布线7相同的层内，并且配置在第二面B侧的过孔接触件11上。更优选的是，过孔接触件11的第二面B侧的整个面与第二布线7的一部分和第三绝缘膜14的一部分直接接触。此外，优选在第二布线7和第三绝缘膜14上配置有第七绝缘膜15。
此外，从抑制阻抗失配的观点出发，优选的是，与基板1的第一面A垂直的方向即第三方向Z，与第一方向X和第二方向Y正交，第一开口a的整个面和第二开口b的整个面在第三方向Z上相对置。在垂直于基板1的第一面A的方向(第三方向Z)上开口部分的整个面相对置时，在垂直于基板1的第一面A的方向(第三方向Z)上，第三布线8与第一地层2和第二地层5都不相对，因此，从阻抗特性的观点出发是优选的。
此外，由于第一布线4(第二布线7)和第三布线8直接连接，因此一部分相对置，但若相对置的比率大，则阻抗失配就会容易变大。因此，优选在垂直于基板1的第一面A的方向(第三方向Z)上第一布线4和第三布线8相对置的距离为0.2L以下。根据同样观点，优选在垂直于基板1的第一面A的方向(第三方向Z)上第二布线7和第三布线8相对置的距离为0.2L以下。
图1中示出了单端布线的过孔接触件，但如图4所示，实施方式的印刷电路板对差分布线也能适用。在差分布线的情况下，第一布线4包含分别平行地在第二方向Y上排列的第一信号线4a和第二信号线4b，第二布线7包含分别平行地在第二方向Y上排列的第三信号线7a和第四信号线7b，第三布线8包含分别平行地在第二方向Y上排列的第五信号线8a和第六信号线8b。并且，第五信号线8a与第一信号线4a和第三信号线7a相连接，第六信号线8b与第二信号线4b和第四信号线7b相连接。
不论是单端布线还是差分布线，若第一布线4和第一地层5分离，则第一布线4的阻抗就容易变高。在差分布线中优选平行的两条布线等间隔地配置，但由于与第三布线8相连接的第一布线4和第二布线7的顶端部分是例如扩展成圆形的形状，因此容易远离地层。为了在顶端一侧也使地层和布线之间的距离接近，优选第一地层2在第一信号线4a和第二信号线4b之间具有第一突出部c，该第一突出部c在平行于基板1的第一面A的方向(第一方向X)上延伸。背面一侧也同样，优选第二地层5在第三信号线7a和第四信号线7b之间具有第二突出部d，该第二突出部d在平行于基板1的第一面A的方向(第一方向X)上延伸。
图5中示出包括高频带在内的通过特性的结果。实线是在差分布线中具有倾斜的过孔接触件的印刷电路板的结果，虚线是在差分布线中具有倾斜的过孔接触件、但形成为地层包围布线(实施方式中所说的第一布线4和第二布线7)的外周、并且倾斜的过孔接触件的布线(实施方式中所说的第三布线)整体与地层相对置的印刷电路板的结果。实线与虚线相比，阻抗的变化显著变小，波谷浅。从该结果可以示出实施方式的印刷电路板的阻抗特性优秀。
图6中示出TDR(Time Domain Reflectometry：时域反射)结果。实线是在差分布线中具有倾斜的过孔接触件的印刷电路板的结果，虚线是在差分布线中具有倾斜的过孔接触件、但形成为地层包围布线(实施方式中所说的第一布线4和第二布线7)的外周、并且倾斜的过孔接触件的布线(实施方式中所说的第三布线)整体与地层相对置的印刷电路板的结果。实线波谷小，阻抗的匹配性更高，虚线具有大波谷，阻抗的匹配性不高。从该结果可以示出实施方式的印刷电路板的阻抗特性优秀。
以上说明了本发明的几个实施方式，但是这些实施方式是作为例子而提出的，并不意图限定发明范围。这些新的实施方式可以以其他各种各样的方式实施，可以在不脱离发明主旨的范围内进行各种各样的省略、置换和变更。这些实施方式或其变形包含在发明范围或主旨内，并且也包含在权利要求记载的发明及其等同范围内。

Claims (7)

1.一种印刷电路板，其中，具备：
基板；
第一地层，设置于所述基板的第一面上，具有第一开口；
第一布线，设置于所述第一地层上方；
第二地层，设置于所述基板的与所述第一面相对的第二面上，具有第二开口；
第二布线，设置于所述第二地层上方；以及
第三布线，贯通所述第一开口和所述第二开口之间的所述基板，对所述第一布线和所述第二布线进行连接，
从与所述基板的所述第一面垂直的方向观察时，所述第三布线设置在所述第一开口内和所述第二开口内。
2.根据权利要求1所述的印刷电路板，其中，
所述第一地层和所述第三布线之间的距离比所述第一地层和所述第一布线之间的距离长，
所述第二地层和所述第三布线之间的距离比所述第二地层和所述第二布线之间的距离长。
3.根据权利要求1所述的印刷电路板，其中，所述第三布线的在平行于所述基板的所述第一面的方向上的距离相对于所述第三布线的在垂直于所述基板的所述第一面的方向上的距离之比、即“所述第三布线的在平行于所述基板的所述第一面的方向上的距离”/“所述第三布线的在垂直于所述基板的所述第一面的方向上的距离”为0.9以上且1.1以下。
4.根据权利要求1至3的任一项所述的印刷电路板，其中，所述第一布线、所述第二布线和所述第三布线是差分布线。
5.根据权利要求1至3的任一项所述的印刷电路板，其中，
所述第一布线包含分别平行排列的第一信号线和第二信号线，
所述第二布线包含分别平行排列的第三信号线和第四信号线，
所述第三布线包含分别平行排列的第五信号线和第六信号线，
所述第五信号线与所述第一信号线和所述第三信号线相连接，
所述第六信号线与所述第二信号线和所述第四信号线相连接，
所述第一地层在所述第一信号线和所述第二信号线之间具有第一突出部，该第一突出部在平行于所述基板的所述第一面的方向上延伸，
所述第二地层在所述第三信号线和所述第四信号线之间具有第二突出部，该第二突出部在平行于所述基板的所述第一面的方向上延伸。
6.根据权利要求1至3的任一项所述的印刷电路板，其中，所述第三布线在所述第三方向上除了所述第一布线和所述第二布线以外不与导电部件相对置。
7.根据权利要求1至3的任一项所述的印刷电路板，其中，所述第一开口的上部被第一绝缘膜和所述第一布线覆盖，所述第二开口的上部被所述第二绝缘膜和所述第二布线覆盖。
CN201811563161.6A 2018-09-19 2018-12-20 印刷电路板 Active CN110933835B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-175445 2018-09-19
JP2018175445A JP7134803B2 (ja) 2018-09-19 2018-09-19 プリント基板

Publications (2)

Publication Number Publication Date
CN110933835A true CN110933835A (zh) 2020-03-27
CN110933835B CN110933835B (zh) 2023-04-07

Family

ID=69772376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811563161.6A Active CN110933835B (zh) 2018-09-19 2018-12-20 印刷电路板

Country Status (3)

Country Link
US (1) US10827614B2 (zh)
JP (1) JP7134803B2 (zh)
CN (1) CN110933835B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621253A (ja) * 1992-06-29 1994-01-28 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
US20070193775A1 (en) * 2006-02-17 2007-08-23 Micron Technology, Inc. Impedance matching via structure for high-speed printed circuit boards and method of determining same
CN102612253A (zh) * 2011-01-24 2012-07-25 财团法人工业技术研究院 内连线结构及使用该结构的装置、线路结构与方法
US20130056255A1 (en) * 2011-09-07 2013-03-07 Samtec, Inc. Via structure for transmitting differential signals
US20140231126A1 (en) * 2013-02-15 2014-08-21 Integral Technology, Inc. Structures for z-axis interconnection of multilayer electronic substrates
JP2015165646A (ja) * 2014-02-28 2015-09-17 富士通株式会社 ビアを有する回路及び関連方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646674B2 (ja) 1981-12-28 1994-06-15 富士通株式会社 多層セラミツク回路基板の製造方法
JPH05259599A (ja) * 1992-03-13 1993-10-08 Matsushita Electric Works Ltd プリント配線板
JP3382482B2 (ja) * 1996-12-17 2003-03-04 新光電気工業株式会社 半導体パッケージ用回路基板の製造方法
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US7149666B2 (en) * 2001-05-30 2006-12-12 University Of Washington Methods for modeling interactions between massively coupled multiple vias in multilayered electronic packaging structures
JP4675510B2 (ja) 2001-07-05 2011-04-27 三菱電機株式会社 層間接続構造
US7336502B1 (en) * 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
US7196906B1 (en) * 2003-08-15 2007-03-27 Ncr Corp. Circuit board having segments with different signal speed characteristics
KR20050065038A (ko) * 2003-12-24 2005-06-29 삼성전기주식회사 비수직 비아가 구비된 인쇄회로기판 및 패키지
US20050201065A1 (en) * 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
JP4354489B2 (ja) * 2004-02-13 2009-10-28 モレックス インコーポレイテド 回路基板及び高速ビアシステム
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US20060237227A1 (en) * 2005-04-26 2006-10-26 Shiyou Zhao Circuit board via structure for high speed signaling
US7459638B2 (en) * 2005-04-26 2008-12-02 Micron Technology, Inc. Absorbing boundary for a multi-layer circuit board structure
US20080289869A1 (en) * 2007-01-10 2008-11-27 Hsu Hsiuan-Ju Novel via structure for improving signal integrity
US7979983B2 (en) * 2007-04-04 2011-07-19 Cisco Technology, Inc. Connection an integrated circuit on a surface layer of a printed circuit board
WO2008135305A1 (en) * 2007-05-08 2008-11-13 International Business Machines Corporation Method and apparatus for scalable and programmable delay compensation for real-time synchronization signals in a multiprocessor system with individual frequency control
WO2009144829A1 (en) 2008-05-26 2009-12-03 Nec Corporation Multilayer substrate
US20120003848A1 (en) * 2009-03-25 2012-01-05 Molex Incorporated High data rate connector system
US8431834B2 (en) * 2009-06-16 2013-04-30 Ciena Corporation Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly
CN101932192A (zh) * 2009-06-18 2010-12-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8492658B2 (en) * 2010-11-16 2013-07-23 International Business Machines Corporation Laminate capacitor stack inside a printed circuit board for electromagnetic compatibility capacitance
WO2016075730A1 (ja) 2014-11-10 2016-05-19 株式会社日立製作所 高速信号伝送向け基板の構造
US9894751B2 (en) * 2014-11-20 2018-02-13 Canon Kabushiki Kaisha Printed circuit board
WO2016081855A1 (en) * 2014-11-21 2016-05-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US9946825B2 (en) * 2015-04-24 2018-04-17 Leung W. TSANG Full wave modeling and simulations of the waveguide behavior of printed circuit boards using a broadband green's function technique
JP6600176B2 (ja) * 2015-06-19 2019-10-30 ホシデン株式会社 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造
US9875958B1 (en) * 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621253A (ja) * 1992-06-29 1994-01-28 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
US20070193775A1 (en) * 2006-02-17 2007-08-23 Micron Technology, Inc. Impedance matching via structure for high-speed printed circuit boards and method of determining same
CN102612253A (zh) * 2011-01-24 2012-07-25 财团法人工业技术研究院 内连线结构及使用该结构的装置、线路结构与方法
US20130056255A1 (en) * 2011-09-07 2013-03-07 Samtec, Inc. Via structure for transmitting differential signals
US20140231126A1 (en) * 2013-02-15 2014-08-21 Integral Technology, Inc. Structures for z-axis interconnection of multilayer electronic substrates
JP2015165646A (ja) * 2014-02-28 2015-09-17 富士通株式会社 ビアを有する回路及び関連方法

Also Published As

Publication number Publication date
JP2020047795A (ja) 2020-03-26
US20200092996A1 (en) 2020-03-19
JP7134803B2 (ja) 2022-09-12
US10827614B2 (en) 2020-11-03
CN110933835B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US10299375B2 (en) Flexible circuit board having enhanced bending durability
US10068818B2 (en) Semiconductor element package, semiconductor device, and mounting structure
JP6168943B2 (ja) Ｅｂｇ構造体、半導体デバイスおよび回路基板
US9282632B2 (en) Multilayer circuit substrate
SE512166C2 (sv) Mikrostripanordning
US10916938B2 (en) ESD-protective surface-mount composite component
JP5696819B2 (ja) 伝送線路、および電子機器
KR20130024703A (ko) 전자 회로기판
US20140374147A1 (en) Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board
TW201503482A (zh) 電子電路及電子機器
CN110933835B (zh) 印刷电路板
JP6013297B2 (ja) 高周波伝送線路
JP5527493B1 (ja) フラットケーブルおよび電子機器
US9590288B2 (en) Multilayer circuit substrate
JPWO2009119443A1 (ja) 高周波基板および高周波モジュール
US8324508B2 (en) Composite circuit board
JP2013197435A (ja) 配線基板
US9526165B2 (en) Multilayer circuit substrate
JP2015035468A (ja) プリント回路基板
JP4471281B2 (ja) 積層型高周波回路基板
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
JP2018137382A (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2019102594A (ja) プリント配線基板、電子部品付きプリント配線基板
JP7409493B2 (ja) 信号伝送線路及び信号伝送線路の製造方法
US20230144540A1 (en) Module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant