JP2018137382A - 配線基板、電子部品用パッケージおよび電子装置 - Google Patents

配線基板、電子部品用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2018137382A
JP2018137382A JP2017031947A JP2017031947A JP2018137382A JP 2018137382 A JP2018137382 A JP 2018137382A JP 2017031947 A JP2017031947 A JP 2017031947A JP 2017031947 A JP2017031947 A JP 2017031947A JP 2018137382 A JP2018137382 A JP 2018137382A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
signal line
insulating substrate
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017031947A
Other languages
English (en)
Other versions
JP6940286B2 (ja
Inventor
川畑 幸喜
Koki Kawabata
幸喜 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017031947A priority Critical patent/JP6940286B2/ja
Publication of JP2018137382A publication Critical patent/JP2018137382A/ja
Application granted granted Critical
Publication of JP6940286B2 publication Critical patent/JP6940286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 信号線路と貫通導体を有し、インピーダンス整合が容易な配線基板等を提供すること。【解決手段】 絶縁基板1と、絶縁基板1の上面に上端部が位置する貫通導体2と、貫通導体2の上端部に接続されている端部を有する信号線路3と、第1クリアランス部6を介して貫通導体2を囲むように配置されており、信号線路3から離れた上端部を有する接地導体4と、信号線路3の下方に、貫通導体2との間に第2クリアランス部7を介して配置されており、貫通導体2から離れた位置で接地導体4の上端部と接続されている接地導体層5とを備えており、平面視において、第2クリアランス部7の距離L7が第1クリアランス部6の距離L6よりも小さい配線基板10である。【選択図】 図1

Description

本発明は、高周波信号が伝送される信号線路を有する配線基板、電子部品用パッケージおよび電子装置に関する。
高周波信号が伝送される信号線路を有する配線基板が、光半導体素子等の電子部品が収容されるパッケージを構成する部品として使用されている。パッケージ内に収容された電子部品は、配線基板と電気的に接続され、配線基板が有する信号線路を介して外部の電気回路と電気的に接続される。
上記の信号線路は、例えば配線基板の上面に位置している。配線基板のうち信号線路の下方には接地導体層が配置され、マイクロストリップ線路を構成する。また、信号線路と外部の電気回路との電気的な接続は、配線基板に上下方向に設けられた貫通導体を介して行われる。
特開2002−185201号公報 特開2004−119912号公報
上記従来の技術では、貫通導体の近くにも接地導体が配置され、貫通導体と信号線路とのインピーダンス(特性インピーダンス)の整合が行なわれる。しかしながら、この接地導体は、信号線路との電気絶縁性の確保のため、貫通導体の上端部の近くには配置できない。また、接地導体層も、貫通導体との電気絶縁性の確保のため、貫通導体の近くには配置できない。
そのため、信号線路と貫通導体との接続部分では、マイクロストリップ線路から伝送構造が不連続であり、インピーダンスの不整合が生じやすい。特に、近年、信号線路および貫通導体を伝送される信号の高周波化がさらに進んでいるため、このような問題が顕著になってきている。
本発明の1つの態様の配線基板は、上面を有する絶縁基板と、該絶縁基板の厚み方向の少なくとも一部を貫通しており、前記絶縁基板の上面に上端部が位置する貫通導体と、前記絶縁基板の上面に位置しており、前記貫通導体の上端部に接続されている端部を有する信号線路と、前記絶縁基板の内部に、第1クリアランス部を介して前記貫通導体を囲むように配置されており、前記信号線路から離れた上端部を有する接地導体と、前記信号線路の下方における前記絶縁基板の内部に、前記貫通導体との間に第2クリアランス部を介して配置されており、前記貫通導体から離れた位置で前記接地導体の上端部と接続されている接地導体層とを備えており、平面視において、前記貫通導体と前記接地導体層との間の前記第2クリアランス部の距離が、前記貫通導体と前記接地導体との間の前記第1クリアランス部の距離よりも小さい。
本発明の1つの態様の電子部品用パッケージは、上記いずれかの構成の配線基板と、凹部を有しており、該凹部内に前記配線基板が固定されている筐体とを備えている。
本発明の1つの態様の電子装置は、上記構成の電子部品用パッケージと、前記筐体の凹部内において前記配線基板と電気的に接続された電子部品と、前記凹部を塞ぐように前記筐体に接合された蓋体とを備える。
本発明の1つの態様の配線基板によれば、上記構成であることから、貫通導体の上端部に接続される接地導体層と貫通導体との間のクリアランス部の距離が小さい。そのため、信号線路と貫通導体との接続部分における線路構造の変化を低減できる。これにより、信号線路と貫通導体との接続部分におけるインピーダンスの変化を効果的に低減することができる。
本発明の1つの態様の電子部品用パッケージによれば、上記構成の配線基板を含むことから、配線基板部分におけるインピーダンスの整合が容易な電子部品用パッケージを提供することができる。
本発明の1つの態様の電子装置によれば、上記構成の配線基板を含むことから、配線基板部分におけるインピーダンスの整合が容易な電子装置を提供することができる。
(a)は本発明の実施形態の配線基板の一例における要部を示す平面図であり、(b)は(a)のX−X線における断面図である。 本発明の実施形態の電子部品用パッケージの一例を分解して示す斜視図である。 本発明の実施形態の電子装置の一例を分解して示す斜視図である。 図1に示す配線基板の一例における内部を透視して示す平面図である。 (a)および(b)は、それぞれ、図4の変形例を示す平面図である。 (a)〜(c)は、それぞれ図1(a)の変形例を示す平面図である。 (a)〜(c)は、それぞれ図1(a)の他の変形例を示す平面図である。 本発明の実施形態の配線基板における高周波特性を示すグラフである。 本発明の実施形態の配線基板における高周波特性を示すグラフである。 図1(a)の他の変形例を示す平面図である。
本発明の実施形態の配線基板、電子部品用パッケージおよび電子装置を、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明上の便宜的なものであり、実際に配線基板、電子部品用パッケージまたは電子装置が使用されるときの上下を限定するものではない。また、以下の説明におけるインピーダンスは、特性インピーダンスである。
図1(a)は本発明の実施形態の配線基板を示す平面図であり、図1(b)は図1(a)のX−X線における断面図である。図2は、図1に示す配線基板を含む電子部品用パッケージの一例を分解して示す斜視図である。図3は、本発明の実施形態の電子装置の一例を分解して示す斜視図である。図4は、図1に示す配線基板の内部の一例を透視して示す平面図である。
(配線基板)
実施形態の配線基板10は、絶縁基板1と、絶縁基板1の内部に設けられた貫通導体2と、絶縁基板1の上面に位置し、貫通導体2と接続された信号線路3と、絶縁基板1の内部において貫通導体2を囲んでいる接地導体4と、絶縁基板1の内部において信号線路3の
下方に位置し、接地導体4と接続された接地導体層5とを含んでいる。貫通導体2および信号線路3は、高周波信号等の信号が伝送される伝送路(符号なし)を形成している。接地導体4および接地導体層5は接地電位を供給する接地部(符号なし)である。伝送路の近くに、伝送路に対して電気的に絶縁されて接地部が位置している。
絶縁基板1は、例えば平面視で矩形状等の四角板状であり、四角形状等の上面を有している。絶縁基板1は、上記の伝送路および接地部を所定の位置関係で、互いに電気的に絶縁させて位置させるための基体として機能する。また、絶縁基板1は、その上面等の表面に電子部品が実装される実装部(図示せず)を有していてもよい。実装部を有する配線基板(図示せず)は、電子部品の実装用基板として使用することもできる。
絶縁基板1は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体またはガラスセラミック焼結体等のセラミック焼結体によって形成されている。絶縁基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して四角シート状の複数のセラミックグリーンシートを作製する。次に、これらのセラミックグリーンシートを積層して積層体を作製する。その後、この積層体を1300〜1600℃の温度で焼成することによって絶縁基板1を製作することができる。
実施形態の配線基板では、複数のセラミックグリーンシートが焼成されてなる複数の絶縁層(符号なし)が互いに積層されて絶縁基板1を形成している。絶縁基板1は、1層の絶縁層からなるものでもよい。また、絶縁基板1は、四角板状以外のもの(角部が丸く成形されたもの、円板状のもの、平面視で楕円形の板状のもの等)でもよい。
貫通導体2は、絶縁基板1の厚み方向の少なくとも一部を貫通しており、絶縁基板1の上面に上端部2aが位置している。貫通導体2は、絶縁基板1の上面から絶縁基板1の内部の方向に伝送路を形成している。図1に示す例では貫通導体2が絶縁基板1の上面から下面まで貫通している。つまり、貫通導体2の下端は絶縁基板1の下面に位置している。貫通導体2は、その下端が絶縁基板1の内部に位置していてもよい。つまり、絶縁基板1の厚み方向の一部のみを貫通導体2が貫通している。この場合の貫通導体2の下端は、例えば、絶縁基板1の内部に設けられた他の導体(図示せず)と接続される。他の導体は、伝送路の一部を形成する内部配線導体等である。
信号線路3は、絶縁基板1の上面に位置しており、貫通導体2の上端部に接続されている端部3aを有している。これによって、信号線路3と貫通導体2とが互いに電気的に接続されている。
接地導体4は、絶縁基板1の内部に、第1クリアランス部6を介して、貫通導体2を囲むように配置されている。また、接地導体4は、信号線路3から離れた上端部を有している。すなわち、接地導体4は、少なくとも、貫通導体2を囲む部分を有し、上下方向(絶縁基板1の厚み方向)に伸びるような形態である。具体的には、接地導体4は、貫通導体2を囲む筒状の等電位面を有する導体である。また、接地導体4の具体例として、図4に示すように、平面視で貫通導体2を囲んで配置された複数のスルーホール導体4Aが挙げられる。複数のスルーホール導体4Aで構成される円環状の部位(仮想の二点鎖線で示す仮想の部位)が、貫通導体2を囲む接地導体4として機能する。
接地導体4は、実際に筒状の形状を有するものでなくても構わない。図4に示す例において、接地導体4は、絶縁基板1に含まれている複数の絶縁層を連続して厚み方向に貫通している複数の接地貫通導体4aによって構成されている。複数の接地貫通導体4aは、
貫通導体2を囲む円形状の仮想線(2点鎖線)4Gに沿って、仮想線の外側に配列されている。この仮想線4Gが、貫通導体3を囲む接地の等電位面に相当する。仮想線4Gは、実際に接地導体4として機能する部分の内周位置を示すものとみなすことができる。図4に示す、仮想線4Gと貫通導体2との間の距離L6が、第1クリアランス部6の距離(長さ)である。なお、図4に示すように、貫通導体3と接地導体層5との間の距離L7が、第2クリアランス部7の距離(長さ)である。
接地導体層5は、信号線路3の下方において絶縁基板1の内部に位置している。接地導体層5は、信号線路3とともにマイクロストリップ型の伝送路を形成している。この接地導体層5は、貫通導体4との間に第2クリアランス部7を介して配置されている。接地導体層5は、第2クリアランス部7の距離に応じて、貫通導体2から離れた位置で接地導体4の上端部と接続されている。
第1クリアランス部6および第2クリアランス部7は、伝送路と接地部とを電気的に絶縁させるためのスペース(間隙)であり、実際には絶縁基板1の一部である。以下、導体間に絶縁基板1の一部が介在しているという意味で、第1クリアランス部6および第2クリアランス部7を区別せず、単にクリアランス部という場合がある。
実施形態の配線基板10は、平面視において、貫通導体2と接地導体層5との間の第2クリアランス部7の距離L7が、貫通導体2と接地導体4との間の第1クリアランス部6の距離L6よりも小さい。貫通導体2の上端部に接続される接地導体層5と貫通導体2との間のクリアランス部の距離が小さいことから、信号線路3と貫通導体2との接続部分における線路構造の変化を低減できる。これにより、信号線路3と貫通導体2との接続部分におけるインピーダンスの変化を効果的に低減することができる。
すなわち、貫通導体2と信号線路3とが接続される部分およびその付近で、信号線路3の下方において接地導体層5が存在しない部分の距離が比較的小さく抑えられる。実施形態の配線基板10では、第2クリアランス部7の距離L7が比較的小さいため、信号線路3と接地導体層5とで構成される伝送路の形態を貫通導体2の近くまで維持することができる。そのため、信号線路3におけるインピーダンスの変化を効果的に低減することができる。
また、実施形態の配線基板10では、貫通導体2の近くに接地導体4が存在しないことによるインピーダンスの増加を、接地導体層5のうち第2クリアランス部7の周囲まで張り出した部分と貫通導体2との間に生じる静電容量によって打ち消すことができる。したがって、伝送路におけるインピーダンスの変化が効果的に抑制された、伝送特性が良好な配線基板10を提供することができる。
なお、実施形態の配線基板10では、接地導体層5と貫通導体2との間の距離L7が比較的小さい。つまり、接地導体層5と貫通導体2とが互いに近くなっている。これに起因して、接地導体層5と貫通導体2との間に不要な静電容量が発生する可能性があり、インピーダンスの整合を難しくする可能性もある。これに対しては、上記のような伝送路の形態の維持に加えて、この不要な静電容量が発生する可能性の低減も考慮して、貫通導体2と接地導体層5との間の距離L7を設定すればよい。例えば、貫通導体2と接地導体層5との間の距離L7を、信号線路3が位置する部分と他の部分とで互いに異ならせても良い。これらの具体例については後述する。
貫通導体2、信号線路3、接地導体4および接地導体層5といった導体部分は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、白金、ニッケルまたはコバルト等の金属材料によって形成されている。また、これらの導体部分は上記の金属
材料を含む合金材料等によって形成されているものでもよい。このような金属材料等は、メタライズ導体またはめっき導体等の導体として絶縁基板1の所定部位に設けられている。この導体は、例えば絶縁層の露出表面または絶縁層同士の層間に層状に設けられたものと、絶縁層を厚み方向に貫通する貫通孔(符号なし)内に充填された柱状等のものとを含んでいる。
上記の導体部分は、例えばタングステンのメタライズ層である場合には、次のようにして形成することができる。すなわち、まず、タングステンの粉末を有機溶剤および有機バインダと混合して金属ペーストを作製する。次に、この金属ペーストを、絶縁基板1となるセラミックグリーンシートの所定位置にスクリーン印刷法等の方法で印刷する。このときに、貫通導体2および接地導体4を形成する部位においてセラミックグリーンシートに貫通孔を設けておく。貫通孔は、金型を用いた機械的な打ち抜き加工またはレーザ加工等の孔あけ加工によって設けることができる。その後、必要に応じて複数のセラミックグリーンシートを積層し、金属ペーストと同時焼成する。以上の方法で導体部分を形成することができる。
また、このような導体部分がメタライズ層で形成されるときに、そのメタライズ層の露出表面をニッケル、コバルト、パラジウムおよび金等から適宜選択されためっき層で被覆してもよい。この場合には、酸化腐食の抑制および後述するボンディングワイヤのボンディング性等の特性の向上を行なうこともできる。
(電子部品用パッケージ)
実施形態の電子部品用パッケージ20は、例えば図2に示すように、上記実施形態の配線基板10と、凹部11aを有する筐体11とによって基本的に構成されている。筐体11の凹部11a内に配線基板10が収容され、凹部11aの底面等の内面に配線基板10が接合され、固定される。凹部11aの内面に対する配線基板10の接合は、例えば、ろう材等の接合材(図示せず)によって行なわれる。図2では、構造をわかりやすくするために、筐体11と配線基板10とを互いに分かれた状態で示している。凹部11底面の仮想線(二点鎖線)で示した部分に配線基板10が固定される。
なお、図2に示す例では、図1等に示す要部(信号線路3等を含む部位)が2つ並んだ形態の配線基板10を示している。配線基板10は、このような要部が1つだけ含まれるものでもよく、3つ以上含まれるものでもよい。また、複数の信号線路(図示せず)は互いに平行なものでなくても構わない。
筐体11は、例えば、平面視で四角形状であり、上面に凹部11aを有する直方体状のものである。この筐体11は、配線基板10を固定するための基体として機能する。また、筐体11は、配線基板10と電気的に接続される電子部品21を搭載するための基体として機能する。また、筐体11は、後述する蓋体22とともに配線基板10および電子部品21等を気密封止するための容器を構成する部材として機能する。そのため、筐体11の凹部11aは、配線基板10および電子部品21をちょうど収容できるような形状および寸法を有している。
図2に示す例では、凹部11a底面の仮想線(二点鎖線)で囲んだ四角形状の領域が電子部品21が搭載される領域である。矢印で示す方向に電子部品21が運ばれて搭載される。
筐体11は、例えば、鉄−ニッケル−クロム合金、鉄−ニッケル−クロム−モリブデン合金等の合金材料(いわゆるステンレス鋼)、鉄−ニッケル−コバルト合金等の金属材料から成る。筐体11は、このような金属材料の原材料に対して、切断、切削、研磨およびエッチング等の加工方法から適宜選択された加工を施すことにより製作することができる。
また、筐体11は、平板状の底部分と、その底部分の上面の外周に位置する四角枠状等の枠部分とからなるもの(図示せず)でもよい。この場合には、底部分の上面と枠部分の内側とによって、配線基板10および電子部品21を収容する凹部(図示せず)が構成される。また、この場合に、例えば枠部分が、酸化アルミニウム質焼結体等のセラミック材料からなるものでもよい。枠部分がセラミック材料からなる場合には、後述するように筐体11を内外に貫通する接続端子等が複数設けられるときに、接続端子同士の電気的な絶縁性の確保等が容易である。また、この場合に、底部分が金属製であれば、電子部品21等と外部との電磁的なシールド効果を高めることができる。
実施形態の電子部品用パッケージ20によれば、上記構成の配線基板10を含むことから、配線基板部10分におけるインピーダンスの整合が容易な電子部品用パッケージ20を提供することができる。すなわち、電子装置30を製作するときのインピーダンス整合について有効な電子部品用パッケージ20とすることができる。
(電子装置)
実施形態の電子装置30は、例えば図3に示すように、上記構成の電子部品用パッケージ20と、筐体11の凹部11a内において配線基板10と電気的に接続された電子部品21と、凹部11aを塞ぐように筐体11に接合された蓋体22とを有している。電子部品21は、例えば、はんだ等の低融点ろう材、ガラスまたは接着剤等の接合材(図示せず)によって凹部11aの底面に接合される。
電子部品21は、例えば、半導体集積回路素子(いわゆるIC等)を含む半導体素子、光電変換素子またはセンサ素子等である。電子部品21は、例えば、ボンディングワイヤ等の導電性接続材(図示せず)を介して配線基板10の信号線路3と電気的に接続される。この場合、接地導体層4と電気的に接続された接続パッド(図示せず)を絶縁基板1の上面に配置して、電子部品21と接地導体層4との電気的な接続ができるようにしてもよい。
なお、凹部11a内には、複数の電子部品(図示せず)が凹部11a内に収容されてもよい。複数の電子部品は、互いに同じ種類の電子部品でもよく、互いに異なる種類の電子部品でもよい。さらに、容量素子または抵抗器等の受動部品が補助的な電子部品(図示せず)として凹部11a内に収容されてもよい。
電子部品21が電気的に接続された配線基板10は、例えば筐体11の底部または側壁部を貫通する接続端子(図示せず)を介して外部の電気回路に電気的に接続させることができる。また、筐体の側壁部を貫通する光導波路(図示せず)を設けて、電子部品21と外部基板とを光接続させるようにしてもよい。
実施形態の電子装置30によれば、上記構成の配線基板10を含むことから、配線基板10部分におけるインピーダンスの整合が容易な電子装置30を提供することができる。すなわち、例えば50GHzを超えるような高周波化にも対応して、高周波信号の伝送特性の向上に有効な電子装置30とすることができる。
上記実施形態の配線基板10、電子部品用パッケージ20および電子装置30において、第1クリアランス部6および第2クリアランス部7は、平面視において円形状である。また、それぞれ円形状である第1クリアランス部6および第2クリアランス部7は、それぞれの中心が貫通導体2内に位置している。図1に示す例では、第1クリアランス部6および第2クリアランス部7は同心円状に形成されている。
このように、平面視において、第1クリアランス部6および第2クリアランス部7が貫通導体2内に中心が位置する円形状であるときには、貫通導体2と接地導体4との間の距
離L6および貫通導体と接地導体層5との間の距離L7のばらつきが効果的に抑制される。そのため、これらの距離の調整による信号線路3および貫通導体2のインピーダンスの調整が容易である。また、そのインピーダンスの整合の精度を高めることも容易である。
なお、平面視において、第1クリアランス部6および第2クリアランス部7が貫通導体2内に中心が位置する扇形状(部分円形状)であってもよい。このときにも、上記円形状のときと同様に、扇形状のクリアランス部の弧の部分において、貫通導体2と接地導体4との間の距離L6および貫通導体と接地導体層5との間の距離L7のばらつきを抑制できる。そのため、信号線路2および貫通導体3におけるインピーダンス整合を容易とすることができる。扇形状のクリアランス部の例については後述する。
(変形例)
図5(a)および(b)は、それぞれ本発明の実施形態の配線基板10の変形例を示す平面図であり、図4の変形例である。図5において図1〜図4と同様の部位には同様の符号を付している。図5(a)に示す例において、第2クリアランス部7は、平面視において信号線路3を含む第1領域7Aと、第1領域7Aよりも信号線路3から離れた第2領域7Bとを有している。信号線路3は、平面視において第2領域7内には位置していない。なお、第1領域7Aと第2領域7Bとの境界位置を二点鎖線の仮想線7Kで示している。また、図5は、最上層の絶縁層および信号線路を透視した図であり、信号線路3は破線で示している。
また、図5(a)に示す例では、第1領域7Aにおける貫通導体2と接地導体層5との距離L7Aが第2領域7Bにおける貫通導体2と接地導体層5との距離L7Bよりも小さい。すなわち、この例において、第1クリアランス部6は、上記の例と同様に平面視で中心が貫通導体2内に位置している。また、第2クリアランス部7は、平面視で中心が貫通導体2内に位置している円形状であって、半径が比較的短い第1領域7Aと、半径が比較的長い第2領域7Bとを有している。言い換えれば、第2クリアランス部7は、半径が比較的短い扇形状の第1領域7Aと、半径が比較的長い扇形状の第2領域7Bとを有している。図5に示す例では、上記扇形はいずれも中心角が180度であり、半円状である。
この場合には、貫通導体2と接地導体層5との間の距離L7Bが比較的長い第2領域7Bにおいて、接地導体層5と貫通導体2との間に生じる静電容量を比較的小さく抑えることができる。
言い換えれば、図5(a)に示す例は、信号線路3に比較的近い第2クリアランス部7側において、信号線路3が配置された部分では、接地導体層4によって容量成分を効果的に付加させながら、その反対側では不要な容量成分の生成を抑制することができるようにした例である。
また、図5(b)に示す例では、貫通導体2と接地導体5との間の第2クリアランス部7の距離L7(L7A、L7B)が、第1領域のみ(L7A)において、貫通導体2と接地導体4との間の第1クリアランス部6の距離L6よりも小さい。
図5(b)に示す例においても、第1領域7Aおよび第2領域7Bはそれぞれ扇形状であり、半円状である。このような構成によって、図5(a)に示す例と同様に、信号線路3と貫通導体2との接続部分におけるインピーダンス整合に有効な配線基板10、電子部品用パッケージ20および電子装置30とすることができる。
また、図5(b)に示す例では、第2クリアランス7の接地導体2までの距離L7(L7B)は、第2領域7Bでは、第1クリアランス部6の距離L6と同じに設定されている
。すなわち、上記のように、第2クリアランス部7の距離L7が、第1領域のみ(L7A)において、貫通導体2と接地導体4との間の第1クリアランス部6の距離L6よりも小さい。
この場合には、信号線路3と反対側の領域である第2領域7Bにおいて、貫通導体2と接地導体層5との間に生じる静電容量をさらに大きく低減することができる。また、信号線路3と貫通導体2との接続部分に対しては、第1領域7A側の接地導体層5によって効果的に容量成分を付加することができる。そのため、信号線路3が配置された部分では容量成分を効果的に付加させながら、その反対側では不要な容量成分の生成を効果的に抑制することができる。
図5(a)および(b)に示す例は、いずれも、第2クリアランス部7について、第1領域7Aにおける半径が第2領域7Bにおける半径よりも小さい扇形状である例とみなすことができる。この場合には、貫通導体2と接地導体層5との間の距離を、第1領域7Aおよび第2領域7Bのそれぞれにおいて一定の値に調整することが容易である。そのため、信号線路3および貫通導体2におけるインピーダンスの整合が容易な、配線基板10、電子部品用パッケージ20および電子装置30を提供することができる。
(その他の変形例およびシミュレーション例)
図6および図7は、第2クリアランス部7が第1領域7Aおよび第2領域7Bを有する構成において、それぞれ扇形状である第1領域7Aおよび第2領域7Bの中心角を種々に変更した例である。図6および図7についても、図5と同様に、最上層の絶縁層および信号線路を透視して示し、信号線路3は破線としている。
図6(a)〜図6(c)は、第1領域7Aの中心角を180度に対して順次30度ずつ(信
号線路を挟んだ両側で15度ずつ)小さくしていった例である。図7(a)〜図7(c)は、第1領域7Aの中心角を180度に対して順次30度ずつ(信号線路を挟んだ両側で15度ず
つ)大きくしていった例である。図6および図7に示す各例においても、図5に示す例と同様に、インピーダンスの整合を容易とする効果を得ることができる。
ここで、上記の各実施形態の例および変形例の配線基板10ならびに比較例の配線基板(図示せず)について、高周波信号の反射特性をシミュレーションにより算出して伝送特性を確認した。比較例の配線基板は、貫通導体と接地導体との距離および貫通導体と接地導体層との距離を互いに同じに設定した。これ以外の点について、比較例の配線基板と各実施形態の例および変形例とは互いに同じ条件に設定した。
設定した条件は、以下のとおりである。すなわち、絶縁基板1の比誘電率を8.9、信号
線路3の線幅を40μm、信号線路3の厚みを10μm、貫通導体3の径/接地導体4の径を75μm、第1クリアランス部6の距離L6を480μm(半径が480μmの扇形)、第2クリアランス部7の距離L7を150μm(半径が150μmの扇形)とした。また、図5〜7の形
態において、第2領域7Bにおける第2クリアランス部7の距離L7Bを375μmとした
。また、図10の形態において、凸部8は、直径100μmの半円状とし、その厚み(導体厚
み)が10μmのものとした。
シミュレーションの結果を図8および図9に示す。図8は、図1に示す形態(A)、図5(b)に示す形態(B)、図5(a)に示す形態(C)および比較例(D)の、70GHz以下の周波数における反射損失を示している。
図9(a)は、図6(a)〜(c)に示す形態の、70GHz以下の周波数における反射損失を示している。第1領域7Aの中心角は、図9(a)のC1で150度、C2で120度、
C3で90度であった。
図9(b)は、図7(a)〜(c)に示す形態の、70GHz以下の周波数における反射損失を示している。第1領域7Aの中心角は、図9(b)のC4で210度、C2で240度、C3で270度であった。
以上のシミュレーション例からわかるように、いずれの実施形態および変形例においても、比較例の配線基板に比べて高周波信号の反射損失が効果的に低減されている。すなわち、例えば70GHzに至る高周波帯に対しても、本発明の実施形態および変形例の配線基板10は、信号の伝送特性が良好であることが確認できた。
なお、以上のシミュレーション例で示されているように、各形態によって配線基板10としての周波数特性が異なる。一方、配線基板10は、その所望の周波数帯域、反射特性のレベルおよび絶縁基板1等の用いられている材料(比誘電率等)が種々に設定される可能性がある。また、信号線路3の線幅およびパターン等のデザインルールも種々に設定される可能性がある。そのため、これらの設定条件に応じて、上記の種々の実施形態および変形例の形態の配線基板10を採用するようにすればよい。
例えば、0〜70GHzの広帯域に渡って反射特性を下げたい場合は、C4で示される構造が適している。また0〜15GHz程度の帯域において反射を集中的に下げたい場合には、C1/C6で示された構造が適している。また、この場合にも、絶縁基板1等の比誘電率およびデザインルールといった設定条件に応じて、適宜、第1領域7Aおよび第2領域7Bの形態を種々に変更することができる。
なお、本発明は、以上の実施形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。
例えば、図10に示すように、信号線路3の一部に凸部8が設けられていてもよい。図10は、本発明の実施形態の配線基板10、電子部品用パッケージ20および電子装置30に関して、図1(a)のさらに他の変形例を示す平面図である。図10において図1と同様の部位には同様の符号を付している。図10に示す例の配線基板10は、平面視において信号線路3と接地導体層5の周縁とが交差する部分に、信号線路3から絶縁基板1の上面に沿って外側に突出する凸部8をさらに有している。接地導体層5の周縁は、接地導体層5と第2クリアランス部7との境界部分であり、円弧状の内周である。
このような凸部8が設けられている場合には、凸部8と接地導体層5との間に生じる容量成分も、信号線路3におけるインピーダンスを調整するための容量成分として利用することができる。つまり、接地導体層5と信号線路3との間に生じる容量成分を補って、信号線路3のインピーダンス調整に必要な容量成分を付加することができる。
凸部8は、例えば信号線路3等の導体部分と同様の金属材料を用い、同様の方法で形成することができる。図10における凸部8は、信号線路3と一体的に形成された例であり、信号線路3と凸部との境界は破線で示している。このときには、凸部8は、信号線路3のうち線幅が他の部分よりも広くなった部分とみなすこともできる。
また、実施形態および変形例の各例では、例えば扇形状のクリアランス部について、平面視において信号線路3に対して線対称な例のみを説明したが、必ずしも線対称でなくても構わない。例えば、絶縁基板1の内部における他の導体と信号線路3または貫通導体2との間の生じる静電容量(いわゆる寄生容量等)を考慮して、信号線路を挟んだ両側でクリアランス部の面積を互いに異ならせるようにしてもよい。すなわち、信号線路3を挟ん
だ両側で、第2クリアランス部7の扇形状の第1領域7Aの中心角が互いに異なっていてもよい。言い換えれば、扇形状のクリアランス部7(7A)の周方向における中心位置が、平面視で信号線路3からずれた位置にあっても構わない。
また、最上層の絶縁層の上にさらに他の絶縁層(図示せず)を積層してもよい。この場合、信号線路3のうち電子部品21と電気的に接続される部分は、絶縁層で被覆せずに露出させておく。
1・・・絶縁基板
2・・・貫通導体
3・・・信号線路
4・・・接地導体
5・・・接地導体層
6・・・第1クリアランス部
6L・・・第1クリアランス部の距離
7・・・第2クリアランス部
7L・・・第2クリアランス部の距離
7K・・・第1領域と第2領域との境界
8・・・凸部
10・・・配線基板
11・・・筐体
11a・・・凹部
21・・・電子部品
22・・・蓋体
30・・・電子装置

Claims (8)

  1. 上面を有する絶縁基板と、
    該絶縁基板の厚み方向の少なくとも一部を貫通しており、前記絶縁基板の上面に上端部が位置する貫通導体と、
    前記絶縁基板の上面に位置しており、前記貫通導体の上端部に接続されている端部を有する信号線路と、
    前記絶縁基板の内部に、第1クリアランス部を介して前記貫通導体を囲むように配置されており、前記信号線路から離れた上端部を有する接地導体と、
    前記信号線路の下方における前記絶縁基板の内部に、前記貫通導体との間に第2クリアランス部を介して配置されており、前記貫通導体から離れた位置で前記接地導体の上端部と接続されている接地導体層とを備えており、
    平面視において、前記貫通導体と前記接地導体層との間の前記第2クリアランス部の距離が、前記貫通導体と前記接地導体との間の前記第1クリアランス部の距離よりも小さい配線基板。
  2. 平面視において、前記第1クリアランス部および前記第2クリアランス部は、前記貫通導体内に中心が位置する円形状または扇形状である請求項1記載の配線基板。
  3. 前記第2クリアランス部は、平面視において前記信号線路を含む第1領域と、該第1領域よりも前記信号線路から離れた第2領域とを有しているとともに、前記第1領域における前記貫通導体と前記接地導体層との距離が前記第2領域における前記貫通導体と前記接地導体層との距離よりも小さい請求項1または請求項2記載の配線基板。
  4. 前記貫通導体と前記接地導体層との間の前記第2クリアランス部の距離が、前記第1領域のみにおいて、前記貫通導体と前記接地導体との間の前記第1クリアランス部の距離よりも小さい請求項3記載の配線基板。
  5. 前記第2クリアランス部は、前記第1領域における半径が前記第2領域における半径よりも小さい扇形状である請求項3または請求項4記載の配線基板。
  6. 平面視において前記信号線路と前記接地導体層の周縁とが交差する部分に、前記信号線路から前記絶縁基板の上面に沿って外側に突出する凸部をさらに備える請求項1〜請求項5のいずれかに記載の配線基板。
  7. 請求項1〜請求項6のいずれかに記載の配線基板と、
    凹部を有しており、該凹部内に前記配線基板が固定されている筐体とを備える電子部品用パッケージ。
  8. 請求項7記載の電子部品用パッケージと、
    前記筐体の凹部内において前記配線基板と電気的に接続された電子部品と、
    前記凹部を塞ぐように前記筐体に接合された蓋体とを備える電子装置。
JP2017031947A 2017-02-23 2017-02-23 配線基板、電子部品用パッケージおよび電子装置 Active JP6940286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017031947A JP6940286B2 (ja) 2017-02-23 2017-02-23 配線基板、電子部品用パッケージおよび電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017031947A JP6940286B2 (ja) 2017-02-23 2017-02-23 配線基板、電子部品用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2018137382A true JP2018137382A (ja) 2018-08-30
JP6940286B2 JP6940286B2 (ja) 2021-09-22

Family

ID=63364963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017031947A Active JP6940286B2 (ja) 2017-02-23 2017-02-23 配線基板、電子部品用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP6940286B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136635A (ja) * 2019-02-26 2020-08-31 京セラ株式会社 配線基板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185201A (ja) * 2000-12-08 2002-06-28 Kyocera Corp 高周波用配線基板
JP2003297967A (ja) * 2002-01-29 2003-10-17 Kyocera Corp 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
US20050098348A1 (en) * 2002-06-27 2005-05-12 Kyocera Corporation High-frequency signal transmitting device
JP2005129681A (ja) * 2003-10-23 2005-05-19 Kyocera Corp 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2007060714A (ja) * 2006-10-30 2007-03-08 Kyocera Corp 高周波線路−導波管変換器
JP2011176021A (ja) * 2010-02-23 2011-09-08 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
WO2012015040A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 電子部品収納用部品、電子モジュールおよび電子装置
JP2013074256A (ja) * 2011-09-29 2013-04-22 Nec Corp 多層配線基板及びその多層配線基板に実装された高周波回路
CN203120286U (zh) * 2013-02-21 2013-08-07 广州兴森快捷电路科技有限公司 阻抗受控、低损耗的单端过孔结构
JP2015050679A (ja) * 2013-09-03 2015-03-16 日本電信電話株式会社 高周波伝送線路
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2015173248A (ja) * 2014-02-21 2015-10-01 三菱電機株式会社 多層回路基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185201A (ja) * 2000-12-08 2002-06-28 Kyocera Corp 高周波用配線基板
JP2003297967A (ja) * 2002-01-29 2003-10-17 Kyocera Corp 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ
US20050098348A1 (en) * 2002-06-27 2005-05-12 Kyocera Corporation High-frequency signal transmitting device
JP2005129681A (ja) * 2003-10-23 2005-05-19 Kyocera Corp 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2007060714A (ja) * 2006-10-30 2007-03-08 Kyocera Corp 高周波線路−導波管変換器
JP2011176021A (ja) * 2010-02-23 2011-09-08 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
WO2012015040A1 (ja) * 2010-07-30 2012-02-02 京セラ株式会社 電子部品収納用部品、電子モジュールおよび電子装置
JP2013074256A (ja) * 2011-09-29 2013-04-22 Nec Corp 多層配線基板及びその多層配線基板に実装された高周波回路
CN203120286U (zh) * 2013-02-21 2013-08-07 广州兴森快捷电路科技有限公司 阻抗受控、低损耗的单端过孔结构
JP2015050679A (ja) * 2013-09-03 2015-03-16 日本電信電話株式会社 高周波伝送線路
JP2015173248A (ja) * 2014-02-21 2015-10-01 三菱電機株式会社 多層回路基板
WO2015137489A1 (ja) * 2014-03-13 2015-09-17 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136635A (ja) * 2019-02-26 2020-08-31 京セラ株式会社 配線基板
JP7114509B2 (ja) 2019-02-26 2022-08-08 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP6940286B2 (ja) 2021-09-22

Similar Documents

Publication Publication Date Title
CN110036469B (zh) 高频模块
US7649499B2 (en) High-frequency module
US10068818B2 (en) Semiconductor element package, semiconductor device, and mounting structure
WO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
EP3493252B1 (en) Substrate for mounting semiconductor element and semiconductor device
JP6973667B2 (ja) 回路基板及び電子機器
WO2015030093A1 (ja) 素子収納用パッケージおよび実装構造体
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
US9805995B2 (en) Element-accommodating package and mounting structure
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP6856468B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP6940286B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2013197435A (ja) 配線基板
JP2018093473A (ja) バンドパスフィルタ
JP2014236053A (ja) 半導体パッケージ容器、半導体装置、電子機器
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
WO2019131383A1 (ja) Rfidタグ用基板、rfidタグおよびrfidシステム
JP2019129209A (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2019009661A (ja) Rfidタグ用基板、rfidタグおよびrfidシステム
JP2015103745A (ja) 配線基板
JP2020017622A (ja) 配線基板、電子部品用パッケージおよび電子装置
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置
JP2013125840A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210902

R150 Certificate of patent or registration of utility model

Ref document number: 6940286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150