JP2018093473A - バンドパスフィルタ - Google Patents

Abstract

【課題】低損失でＥＭＣ耐性が良く、しかも構造が簡単なバンドパスフィルタを提供する。
【解決手段】一方の面２１と他方の面２２と内層２３とを有する多層基板２０と、多層基板２０の所定の位置に設けられた共振素子１０と、を備えたバンドパスフィルタ１００であって、一方の面２１には、端子電極３１とキャビティ３０とが設けられていると共に、多層基板２０の内部には、信号伝達用のビア２５ａ及び接地用のビア２５ｂが設けられていて、キャビティ３０の底面３０ａには、共振素子１０となるマイクロストリップ線路１１が設けられており、マイクロストリップ線路１１は信号伝達用のビア２５ａを介して端子電極３１と接続されていて、内層２３及び他方の面２２にはそれぞれ、共振素子１０と対向するように接地パターン３３が設けられていると共に、接地用のビア２５ｂを介して接地パターン３３同士が互いに接続されている。
【選択図】図１

Description

本発明は、バンドパスフィルタに関し、特にミリ波・準ミリ波帯で使用可能なマイクロストリップ線路型のバンドパスフィルタに関する。

近年、ミリ波帯や準ミリ波帯用の電子機器が普及してきており、これらの電子機器に使用可能なバンドパスフィルタとして、これらの周波数帯において低損失で、ＥＭＣ（Electro-Magnetic Compatibility）耐性等の性能が良く、しかも構造が簡単なものが求められている。

多層基板に共振素子が形成された構成のミリ波・準ミリ波帯で使用可能なバンドパスフィルタが、下記の特許文献１及び特許文献２に開示されている。図１０及び図１１を用いて、これらのバンドパスフィルタ８００及び９００について説明する。

図１０に示す特許文献１に開示されたバンドパスフィルタ８００は、誘電体磁器組成物からなる誘電体磁器部８１１、８１２及び８１３と、これら誘電体磁器部の表面及び又は内部に同時焼成された導体部８２１、８２２及び８２３と、を備えている。バンドパスフィルタ８００は、多層基板の内層に共振素子を形成する構造となっている。

一方、図１１に示す特許文献２に開示されたバンドパスフィルタ９００は、誘電体基板９０１と、誘電体基板９０１の下面に形成された接地導体層９０２と、誘電体基板９０１の上面の同一直線上に形成された一対のマイクロストリップ線路９０３及び９０４と、一対のマイクロストリップ線路９０３と９０４と間にそれらと端面同士を対向させて形成されたスタブ９０５と、を有して構成されている。バンドパスフィルタ９００は、多層基板の表面に共振素子を形成する構造となっている。

特開２００６−００８４８４号公報 特開２０００−１３８５０３号公報

しかしながら、上述したバンドパスフィルタ８００においては、共振素子を多層基板の内層に設けているため、共振素子のＱ値が低下し易く、その共振素子のＱ値の低下が損失増大の要因となっていた。また、バンドパスフィルタ９００においては、共振素子をマイクロストリップ線路とすることでＱ値を高くすることができるが、共振素子が多層基板の表面に露出しているので、ＥＭＣに対する耐性を低下させる要因となっていた。それに対応して、ＥＭＣ耐性の低下を避けるためのシールド用のカバー部材を追加する等の対策を行なうと、構造が複雑になってしまっていた。

本発明はこのような従来技術の実情に鑑みてなされたもので、低損失でＥＭＣ耐性が良く、しかも構造が簡単なバンドパスフィルタを提供することを目的とする。

上記課題を解決するために本発明のバンドパスフィルタは、一方の面と他方の面と内層とを有する多層基板と、前記多層基板の所定の位置に設けられた共振素子と、を備えたバンドパスフィルタであって、前記一方の面には、端子電極とキャビティとが設けられていると共に、前記多層基板の内部には、信号伝達用ビア及び接地用ビアが設けられていて、前記キャビティの底面には、前記共振素子となるマイクロストリップ線路が設けられており、前記マイクロストリップ線路は前記信号伝達用ビアを介して前記端子電極と接続されていて、前記内層及び前記他方の面にはそれぞれ、前記共振素子と対向するように接地パターンが設けられていると共に、前記接地用ビアを介して前記接地パターン同士が互いに接続されている、という特徴を有する。

このように構成されたバンドパスフィルタは、多層基板に設けられたキャビティの底面にマイクロストリップ線路を形成することによって共振素子のＱ値を高めて低損失化を図ることができる。また、多層基板の内層及び他方の面に接地パターンを形成することによって多層基板の他方の面側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができると共に、ＥＭＣ耐性を高めるためのカバー部材等が不要となる。その結果、低損失とすると共にＥＭＣ耐性を良くし、しかも構造を簡単にすることができる。

また、上記の構成において、前記キャビティは前記一方の面の中央付近に設けられ、前記端子電極は前記一方の面の外周付近に設けられている、という特徴を有する。

このように構成されたバンドパスフィルタは、キャビティを多層基板の一方の面の中央付近に設けることによって、多層基板の側端部からの外来ノイズの侵入を抑制することができる。また、端子電極を多層基板の一方の面の外周付近に設けることによって、キャビティと端子電極とを効率良く配置することができる。

また、上記の構成において、前記共振素子は、複数設けられており、複数の前記共振素子が前記底面の外周に沿ってＵ字状に配置されている、という特徴を有する。

このように構成されたバンドパスフィルタは、複数の共振素子をキャビティの底面の外周に沿ってＵ字状に配置することによって、共振素子を効率良く配置できるため、複数の共振素子を直線状に配置する場合と比較して小型化し易くすることができる。

また、上記の構成において、前記多層基板は低温焼結型の多層基板である、という特徴を有する。

このように構成されたバンドパスフィルタは、多層基板として低温焼結型の基板、即ちＬＴＣＣ基板を用いることによって、低誘電率で誘電損失の小さい多層基板とすることができる。それと共に、高導電率で低融点の銅や銀系の材料を用いてマイクロストリップ線路を形成することによって、更に低損失化することができる。

また、上記の構成において、一方の面と他方の面と内層とを有する多層基板と、前記多層基板の所定の位置に設けられた共振素子と、一方の面と他方の面とを有するマザーボードと、を備えたバンドパスフィルタであって、前記マザーボードには、前記多層基板の一方の面と前記マザーボードの他方の面とが対向するように、当該多層基板が実装されており、前記多層基板の一方の面には、端子電極が設けられていると共に、前記共振素子となるマイクロストリップ線路が設けられており、前記マイクロストリップ線路は前記端子電極と接続されていて、前記多層基板の内部には、接地用ビアが設けられており、前記多層基板の前記内層及び前記他方の面にはそれぞれ、前記共振素子と対向するように接地パターンが設けられていると共に、前記接地用ビアを介して前記接地パターン同士が互いに接続されていて、前記マザーボードの他方の面には、前記端子電極に接続されたマザーボード側端子電極が設けられていると共に、前記共振素子と対向する位置に前記共振素子に向かって反対側に凹となるキャビティが設けられている、という特徴を有する。

このように構成されたバンドパスフィルタは、多層基板にマイクロストリップ線路を形成すると共にマザーボード側にキャビティを形成することによって共振素子のＱ値を高めて低損失化を図ることができる。また、多層基板の内層及び他方の面に接地パターンを形成することによって多層基板の他方の面側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができると共に、ＥＭＣ耐性を高めるためのカバー部材等が不要となる。その結果、低損失とすると共にＥＭＣ耐性を良くし、しかも構造を簡単にすることができる。

また、上記の構成において、前記共振素子は前記多層基板の一方の面の中央付近に設けられ、前記端子電極は前記多層基板の一方の面の外周付近に設けられている、という特徴を有する。

このように構成されたバンドパスフィルタは、共振素子を多層基板の一方の面の中央付近に設けることによって、多層基板の側端部からの外来ノイズの侵入を抑制することができる。また、端子電極を多層基板の一方の面の外周付近に設けることによって、共振素子と端子電極とを効率良く配置することができる。

また、上記の構成において、前記共振素子は、複数設けられており、複数の前記共振素子が前記キャビティの外周に沿ってＵ字状に配置されている、という特徴を有する。

このように構成されたバンドパスフィルタは、複数の共振素子をキャビティの外周に沿ってＵ字状に配置することによって、共振素子を効率良く配置できるため、複数の共振素子を直線状に配置する場合と比較して小型化し易くすることができる。

また、上記の構成において、前記マザーボードの一方の面又は前記キャビティの底面には、マザーボード側接地パターンが設けられていると共に、前記マザーボードの内部には前記キャビティの周辺を取り囲むように複数のマザーボード側接地用ビアが設けられていて、前記接地パターンと前記マザーボード側接地パターンとが、前記マザーボード側接地用ビアを介して接続されている、という特徴を有する。

このように構成されたバンドパスフィルタは、マザーボードの一方の面又はキャビティの底面にマザーボード側接地パターンを形成することによってマザーボードの一方の面側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができる。

また、上記の構成において、前記多層基板は低温焼結型の多層基板であり、前記マザーボードは、樹脂基板である、という特徴を有する。

このように構成されたバンドパスフィルタは、多層基板として低温焼結型の基板、即ちＬＴＣＣ基板を用いることによって、低誘電率で誘電損失の小さい多層基板とすることができる。また、マザーボードとなる樹脂基板にキャビティを形成するのでキャビティの形成が容易になる。

本発明のバンドパスフィルタは、多層基板に設けられたキャビティの底面にマイクロストリップ線路を形成することによって共振素子のＱ値を高めて低損失化を図ることができる。また、多層基板の内層及び他方の面に接地パターンを形成することによって多層基板の他方の面側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができると共に、ＥＭＣ耐性を高めるためのカバー部材等が不要となる。その結果、低損失とすると共にＥＭＣ耐性を良くし、しかも構造を簡単にすることができる。

本発明の第１実施形態におけるバンドパスフィルタの下側から見た斜視図である。 第１実施形態におけるバンドパスフィルタの下側から見た平面図である。 第１実施形態におけるバンドパスフィルタの内部構造を示す第１の断面図である。 第１実施形態におけるバンドパスフィルタの内部構造を示す第２の断面図である。 本発明の第２実施形態におけるバンドパスフィルタの上側から見た斜視図である。 第２実施形態におけるバンドパスフィルタの上側から見た平面図である。 第２実施形態におけるバンドパスフィルタに使用される多層基板の下側から見た斜視図である。 第２実施形態におけるバンドパスフィルタの内部構造を示す第１の断面図である。 第２実施形態におけるバンドパスフィルタの内部構造を示す第２の断面図である。 従来例に係るバンドパスフィルタの斜視図である。 従来例に係るバンドパスフィルタの斜視図である。

［第１実施形態］
以下、本発明について、図面を参照しながら説明する。本発明の第１実施形態であるバンドパスフィルタ１００は、例えば、ミリ波センサーを構成した高周波回路に使用されるためのバンドパスフィルタである。本発明のバンドパスフィルタの用途については、以下説明する第１実施形態に限定されるものではなく適宜変更が可能である。尚、本明細書では、各図面に対する説明の中で便宜上、右側、左側、後側、前側、上側、下側と記載している場合があるが、これらは、それぞれ各図面内で＋Ｘ側、−Ｘ側、＋Ｙ側、−Ｙ側、＋Ｚ側、−Ｚ側を示すものであり、製品の設置方向や使用時の方向をこれらに限定するものではない。

図１乃至図４を参照して、バンドパスフィルタ１００の構成及び働きについて説明する。図１は、本発明の第１実施形態におけるバンドパスフィルタ１００の下側から見た斜視図であり、図２は、バンドパスフィルタ１００の下側から見た平面図である。図３は、バンドパスフィルタ１００の内部構造を示す第１の断面図であり、図２の断面線Ａ−Ａに対応している。図４は、バンドパスフィルタ１００の内部構造を示す第２の断面図であり、図２の断面線Ｂ−Ｂに対応している。尚、図１及び図２においては、マザーボード５０上に搭載されるバンドパスフィルタ１００を、図３及び図４とは異なり、上下逆さまにして表示している。また、発明の構造を判り易くするために、各図における左右、前後、上下の寸法比率を実際の構造とは変えている。

バンドパスフィルタ１００は、ミリ波・準ミリ波帯用に使用されるバンドパスフィルタであって、図１に示すように、一方の面２１（−Ｚ側の面）と他方の面２２（＋Ｚ側の面）と内層２３とを有する多層基板２０と、この多層基板２０の所定の位置に設けられた共振素子１０と、を備えて構成されている。

図１及び図２に示すように、多層基板２０は、平面視略正方形形状に形成されており、多層基板２０の一方の面２１にはキャビティ３０が設けられている。キャビティ３０は、多層基板２０の一方の面２１の中央付近に、平面視略正方形の直方体形状に形成されており、多層基板２０の厚さに対して所定の深さを有して形成されている。

キャビティ３０の底面３０ａには、共振素子１０となるマイクロストリップ線路１１が設けられている。共振素子１０は、複数設けられており、図２に示すように、複数の共振素子１０がキャビティ３０の底面３０ａの外周に沿ってＵ字状に配置されている。

多層基板２０は、低温焼結型の基板、即ちＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。多層基板２０をＬＴＣＣ基板とすることによって、低誘電率で誘電損失の小さい多層基板２０とすることができる。また、高導電率で低融点の銅や銀系の材料を用いてマイクロストリップ線路１１を多層基板２０上に形成することができる。

図１及び図２に示すように、多層基板２０の一方の面２１には、マイクロストリップ線路１１に接続された端子電極３１が設けられている。前述したキャビティ３０が多層基板２０の一方の面２１の中央付近に形成されているのに対して、端子電極３１は、多層基板２０の一方の面２１の外周付近に設けられている。

図３及び図４に示すように、多層基板２０の内部には、信号伝達用ビア２５ａ及び接地用ビア２５ｂから成るビア２５が設けられていて、上述したマイクロストリップ線路１１は、この信号伝達用ビア２５ａを介して端子電極３１と接続されている。

多層基板２０の内層２３及び他方の面２２にはそれぞれ、上述した共振素子１０と対向するように接地パターン３３が設けられている。接地パターン３３は、多層基板２０の他方の面２２に設けられた表面接地パターン３３ａと多層基板２０の内層２３に設けられた内部接地パターン３３ｂとから成る。

バンドパスフィルタ１００で使用されるミリ波帯や準ミリ波帯の信号は、その波長が非常に短く、それに合わせてマイクロストリップ線路１１のインピーダンス特性が最適となるようなマイクロストリップ線路１１と接地パターン３３との間の距離も非常に短くする必要がある。一方、バンドパスフィルタ１００の機械強度を維持するためには、マイクロストリップ線路１１が形成されたキャビティ３０の底面３０ａと表面接地パターン３３ａが形成された多層基板２０の他方の面２２までの厚さは、所定の厚さ以上にしなければならない。

このような観点から、マイクロストリップ線路１１のインピーダンス特性を最適な値としつつ、バンドパスフィルタ１００の機械強度を維持するために、多層基板２０には、接地パターン３３として、他方の面２２に設けた表面接地パターン３３ａだけでなく、内層２３にもマイクロストリップ線路１１に対向した内部接地パターン３３ｂを設けて、マイクロストリップ線路１１と内部接地パターン３３ｂとを、所定の距離を隔てて対向するように構成している。

表面接地パターン３３ａと内部接地パターン３３ｂとは、図４に示すように、接地用ビア２５ｂを介して接地パターン３３同士が互いに接続されている。また、多層基板２０の一方の面２１には、接地用端子電極３２が設けられており、接地用ビア２５ｂは、Ｚ方向に延伸して接地用端子電極３２に接続されている。

バンドパスフィルタ１００は、図１及び図２で示した状態が上下逆さまになって、図３に示すように、マザーボード５０に実装される。バンドパスフィルタ１００を上下逆さまにして、多層基板２０の一方の面２１をマザーボード５０に実装することによって、マザーボード５０の実装面５１とマイクロストリップ線路１１が形成された多層基板２０に設けられたキャビティ３０の底面３０ａとの間に所定の空間を設けることができる。このことによって、マザーボード５０側の部材の影響を抑制して共振素子１０のＱ値を高めることができる。

バンドパスフィルタ１００を構成する共振素子１０及び接地パターン３３は、これらが形成された多層基板２０がマザーボード５０に搭載されることによって、端子電極３１及び接地用端子電極３２を介してマザーボード５０に形成された回路（図示せず）に接続される。

また、バンドパスフィルタ１００は、多層基板２０の他方の面２２に形成された表面接地パターン３３ａが外部方向に露出するように、マザーボード５０に実装される。多層基板２０の他方の面２２に形成された表面接地パターン３３ａを外部方向に露出させることによって多層基板２０の他方の面２２側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができる。尚、多層基板２０の外周に沿ってキャビティ３０を取り囲むように接地用ビア２５ｂを形成すると、多層基板２０の側端部側からの外来ノイズの侵入を抑制してＥＭＣ耐性を更に高めることができる。また、接地用ビア２５ｂ同士の間隔をバンドパスフィルタ１００で使用される信号の波長の８分の１程度に設定すると接地用ビア２５ｂの励振を抑制してＥＭＣ耐性を更に高め易くなる。

［第２実施形態］
次に、本発明の第２実施形態であるバンドパスフィルタ２００について説明する。バンドパスフィルタ２００は、バンドパスフィルタ１００と同様に、例えば、ミリ波センサーを構成した高周波回路に使用されるためのバンドパスフィルタである。尚、バンドパスフィルタ１００とバンドパスフィルタ２００との間の相違点以外については、その説明を省略する。

図５乃至図９を参照して、バンドパスフィルタ２００の構成及び働きについて説明する。図５は、バンドパスフィルタ２００の上側から見た斜視図であり、図６は、バンドパスフィルタ２００の上側から見た平面図であり、図７は、バンドパスフィルタ２００に使用される多層基板７０の下側から見た斜視図である。図８は、バンドパスフィルタ２００の内部構造を示す第１の断面図であり、図６の断面線Ｃ−Ｃに対応している。図９は、バンドパスフィルタ２００の内部構造を示す第２の断面図であり、図６の断面線Ｄ−Ｄに対応している。尚、図７においては、マザーボード９０上に搭載される多層基板７０を、図５、図６、図８及び図９とは異なり、上下逆さまにして表示している。また、発明の構造を判り易くするために、各図における左右、前後、上下の寸法比率を実際の構造とは変えている。

バンドパスフィルタ２００は、ミリ波・準ミリ波帯用に使用されるバンドパスフィルタであって、図５に示すように、一方の面７１（−Ｚ側の面）と他方の面７２（＋Ｚ側の面）と内層７３とを有する多層基板７０と、この多層基板７０の所定の位置に設けられた共振素子６０と、一方の面９１（−Ｚ側の面）と他方の面９２（＋Ｚ側の面）とを有するマザーボード９０と、を備えて構成されている。

多層基板７０は、マザーボード９０上に、多層基板７０の一方の面７１とマザーボード９０の他方の面９２とが対向するように実装されている。多層基板７０は、低温焼結型の基板、即ちＬＴＣＣ（Low Temperature Co-fired Ceramics）基板であり、マザーボード９０は、樹脂基板である。

図５乃至図７に示すように、多層基板７０は、平面視略正方形形状に形成されており、多層基板７０の一方の面７１には、共振素子６０となるマイクロストリップ線路６１が設けられている。共振素子６０は、複数設けられており、多層基板７０の一方の面７１の中央付近にＵ字状に配置されている。

図６及び図７に示すように、多層基板７０の一方の面７１には、マイクロストリップ線路６１に接続された端子電極８１が設けられている。共振素子６０が多層基板７０の一方の面７１の中央付近に形成されているのに対して、端子電極８１は、多層基板７０の一方の面７１の外周付近に設けられている。

図８に示すように、マザーボード９０の他方の面９２には、マザーボード側端子電極９３が設けられており、マザーボード側端子電極９３は、多層基板７０の端子電極８１に接続されている。また、マザーボード９０の他方の面９２の、上述した共振素子６０と対向する位置にこの共振素子６０に向かって反対側に凹となるキャビティ９７が設けられている。

キャビティ９７は、マザーボード９０の厚さに対して所定の深さを有して形成されていると共に、平面視略正方形の直方体形状に形成され、マザーボード９０の他方の面９２の中央付近に配置されている。従って、上述したＵ字状に形成された複数の共振素子６０は、図６に示すように、キャビティ９７の外周に沿って配置されることになる。

図６、図７及び図９に示すように、多層基板７０の内部には、接地用ビア７５が設けられていると共に、多層基板７０の内層７３及び他方の面７２にはそれぞれ、上述した共振素子６０と対向するように接地パターン８３が設けられている。接地パターン８３は、多層基板７０の他方の面７２に設けられた表面接地パターン８３ａと多層基板７０の内層７３に設けられた内部接地パターン８３ｂとから成る。

表面接地パターン８３ａと内部接地パターン８３ｂとは、図９に示すように、接地用ビア７５を介して接地パターン８３同士が互いに接続されている。また、多層基板７０の一方の面７１には、接地用端子電極８２が設けられており、接地用ビア７５は、Ｚ方向に延伸して接地用端子電極８２に接続されている。

図８及び図９に示すように、マザーボード９０の一方の面９１には、マザーボード側接地パターン９５が設けられていると共に、マザーボード９０の内部には、図６に示すように、キャビティ９７の周辺を取り囲むように複数のマザーボード側接地用ビア９６が設けられていて、多層基板７０の接地パターン８３とマザーボード側接地パターン９５とが、図９に示すように、マザーボード側接地用ビア９６を介して接続されている。尚、マザーボード側接地パターン９５を、マザーボード９０の一方の面９１に設けるだけでなく、キャビティ９７の底面９７ａにも設けるようにしても良いし、また、どちらか一方に設けるようにしても良い。

マザーボード９０の他方の面９２にはマザーボード側接地用端子電極９４が設けられており、マザーボード側接地用ビア９６は、マザーボード側接地用端子電極９４を介して多層基板７０の接地用端子電極８２に接続されている。従って、マザーボード側接地パターン９５は、多層基板７０の接地パターン８３と接続される。

多層基板７０は、図７で示した状態が上下逆さまになって、図８及び図９に示すように、マザーボード９０に実装される。多層基板７０を上下逆さまにして、多層基板７０の一方の面７１（−Ｚ側の面）をマザーボード９０の他方の面９２（＋Ｚ側の面）に実装することによって、多層基板７０の一方の面７１に形成されたマイクロストリップ線路６１とマザーボード９０に設けられたキャビティ９７の底面９７ａとの間に所定の空間を設けることができる。このことによって、マザーボード９０側の部材の影響を抑制して共振素子６０のＱ値を高めることができる。

バンドパスフィルタ２００を構成する共振素子６０及び接地パターン８３は、多層基板７０がマザーボード９０に搭載されることによって、端子電極８１及び接地用端子電極８２を介してマザーボード９０に形成されている回路（図示せず）に接続される。

また、バンドパスフィルタ２００では、多層基板７０の他方の面７２に形成された表面接地パターン８３ａが外部方向に露出するように、マザーボード９０に実装される。多層基板７０の他方の面７２に形成された表面接地パターン８３ａを外部方向に露出させることによって多層基板７０の他方の面７２側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができる。

尚、マザーボード９０の外周に沿ってキャビティ９７を取り囲むようにマザーボード側接地用ビア９６を形成すると、マザーボード９０の側端部側からの外来ノイズの侵入を抑制してＥＭＣ耐性を更に高めることができる。また、マザーボード側接地用ビア９６同士の間隔をバンドパスフィルタ２００で使用される信号の波長の８分の１程度に設定するとマザーボード側接地用ビア９６の励振を抑制してＥＭＣ耐性を更に高め易くなる。

以下、本第１実施形態としたことによる効果について説明する。

バンドパスフィルタ１００は、多層基板２０に設けられたキャビティ３０の底面３０ａにマイクロストリップ線路１１を形成することによって共振素子１０のＱ値を高めて低損失化を図ることができる。また、多層基板２０の内層２３及び他方の面２２に接地パターン３３を形成することによって多層基板２０の他方の面２２側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができると共に、ＥＭＣ耐性を高めるためのカバー部材等が不要となる。その結果、低損失とすると共にＥＭＣ耐性を良くし、しかも構造を簡単にすることができる。

また、キャビティ３０を多層基板２０の一方の面２１の中央付近に設けることによって、多層基板２０の側端部からの外来ノイズの侵入を抑制することができる。また、端子電極３１を多層基板２０の一方の面２１の外周付近に設けることによって、キャビティ３０と端子電極３１とを効率良く配置することができる。

また、複数の共振素子１０をキャビティ３０の底面３０ａの外周に沿ってＵ字状に配置することによって、共振素子１０を効率良く配置できるため、複数の共振素子１０を直線状に配置する場合と比較して小型化し易くすることができる。

また、多層基板２０として低温焼結型の基板、即ちＬＴＣＣ基板を用いることによって、低誘電率で誘電損失の小さい多層基板２０とすることができる。それと共に、高導電率で低融点の銅や銀系の材料を用いてマイクロストリップ線路１１を形成することによって、更に低損失化することができる。

バンドパスフィルタ２００は、多層基板７０にマイクロストリップ線路６１を形成すると共にマザーボード９０側にキャビティ９７を形成することによって共振素子６０のＱ値を高めて低損失化を図ることができる。また、多層基板７０の内層７３及び他方の面７２に接地パターン８３を形成することによって多層基板７０の他方の面７２側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができると共に、ＥＭＣ耐性を高めるためのカバー部材等が不要となる。その結果、低損失とすると共にＥＭＣ耐性を良くし、しかも構造を簡単にすることができる。

また、共振素子６０を多層基板７０の一方の面７１の中央付近に設けることによって、多層基板７０の側端部からの外来ノイズの侵入を抑制することができる。また、端子電極８１を多層基板７０の一方の面７１の外周付近に設けることによって、共振素子６０と端子電極８１とを効率良く配置することができる。

また、複数の共振素子６０をキャビティ９７の外周に沿ってＵ字状に配置することによって、共振素子６０を効率良く配置できるため、複数の共振素子６０を直線状に配置する場合と比較して小型化し易くすることができる。

また、マザーボード９０の一方の面９１又はキャビティ９７の底面９７ａにマザーボード側接地パターン９５を形成することによってマザーボード９０の一方の面９１側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができる。

また、多層基板７０として低温焼結型の基板、即ちＬＴＣＣ基板を用いることによって、低誘電率で誘電損失の小さい多層基板７０とすることができる。また、マザーボード９０となる樹脂基板にキャビティ９７を形成するのでキャビティ９７の形成が容易になる。

以上説明したように、本発明のバンドパスフィルタは、多層基板に設けられたキャビティの底面にマイクロストリップ線路を形成することによって共振素子のＱ値を高めて低損失化を図ることができる。また、多層基板の内層及び他方の面に接地パターンを形成することによって多層基板の他方の面側からの外来ノイズの侵入を抑制してＥＭＣ耐性を高めることができると共に、ＥＭＣ耐性を高めるためのカバー部材等が不要となる。その結果、低損失とすると共にＥＭＣ耐性を良くし、しかも構造を簡単にすることができる。

本発明は上記の第１実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。

１０ 共振素子
１１ マイクロストリップ線路
２０ 多層基板
２１ 一方の面
２２ 他方の面
２３ 内層
２５ ビア
２５ａ 信号伝達用ビア
２５ｂ 接地用ビア
３０ キャビティ
３０ａ 底面
３１ 端子電極
３２ 接地用端子電極
３３ 接地パターン
３３ａ 表面接地パターン
３３ｂ 内部接地パターン
５０ マザーボード
５１ 実装面
６０ 共振素子
６１ マイクロストリップ線路
７０ 多層基板
７１ 一方の面
７２ 他方の面
７３ 内層
７５ 接地用ビア
８１ 端子電極
８２ 接地用端子電極
８３ 接地パターン
８３ａ 表面接地パターン
８３ｂ 内部接地パターン
９０ マザーボード
９１ 一方の面
９２ 他方の面
９３ マザーボード側端子電極
９４ マザーボード側接地用端子電極
９５ マザーボード側接地パターン
９６ マザーボード側接地用ビア
９７ キャビティ
９７ａ 底面
１００ バンドパスフィルタ
２００ バンドパスフィルタ

Claims (9)

1. 一方の面と他方の面と内層とを有する多層基板と、前記多層基板の所定の位置に設けられた共振素子と、を備えたバンドパスフィルタであって、
   前記一方の面には、端子電極とキャビティとが設けられていると共に、前記多層基板の内部には、信号伝達用ビア及び接地用ビアが設けられていて、
   前記キャビティの底面には、前記共振素子となるマイクロストリップ線路が設けられており、前記マイクロストリップ線路は前記信号伝達用ビアを介して前記端子電極と接続されていて、
   前記内層及び前記他方の面にはそれぞれ、前記共振素子と対向するように接地パターンが設けられていると共に、前記接地用ビアを介して前記接地パターン同士が互いに接続されている、
   ことを特徴とするバンドパスフィルタ。
2. 前記キャビティは前記一方の面の中央付近に設けられ、前記端子電極は前記一方の面の外周付近に設けられている、
   ことを特徴とする請求項１に記載のバンドパスフィルタ。
3. 前記共振素子は、複数設けられており、
   複数の前記共振素子が前記底面の外周に沿ってＵ字状に配置されている、
   ことを特徴とする請求項２に記載のバンドパスフィルタ。
4. 前記多層基板は低温焼結型の多層基板である、
   ことを特徴とする請求項１乃至請求項３のいずれかに記載のバンドパスフィルタ。
5. 一方の面と他方の面と内層とを有する多層基板と、前記多層基板の所定の位置に設けられた共振素子と、一方の面と他方の面とを有するマザーボードと、を備えたバンドパスフィルタであって、
   前記マザーボードには、前記多層基板の一方の面と前記マザーボードの他方の面とが対向するように、当該多層基板が実装されており、
   前記多層基板の一方の面には、端子電極が設けられていると共に、前記共振素子となるマイクロストリップ線路が設けられており、前記マイクロストリップ線路は前記端子電極と接続されていて、
   前記多層基板の内部には、接地用ビアが設けられており、
   前記多層基板の前記内層及び前記他方の面にはそれぞれ、前記共振素子と対向するように接地パターンが設けられていると共に、前記接地用ビアを介して前記接地パターン同士が互いに接続されていて、
   前記マザーボードの他方の面には、前記端子電極に接続されたマザーボード側端子電極が設けられていると共に、前記共振素子と対向する位置に前記共振素子に向かって反対側に凹となるキャビティが設けられている、
   ことを特徴とするバンドパスフィルタ。
6. 前記共振素子は前記多層基板の一方の面の中央付近に設けられ、前記端子電極は前記多層基板の一方の面の外周付近に設けられている、
   ことを特徴とする請求項５に記載のバンドパスフィルタ。
7. 前記共振素子は、複数設けられており、
   複数の前記共振素子が前記キャビティの外周に沿ってＵ字状に配置されている、
   ことを特徴とする請求項６に記載のバンドパスフィルタ。
8. 前記マザーボードの一方の面又は前記キャビティの底面には、マザーボード側接地パターンが設けられていると共に、前記マザーボードの内部には前記キャビティの周辺を取り囲むように複数のマザーボード側接地用ビアが設けられていて、
   前記接地パターンと前記マザーボード側接地パターンとが、前記マザーボード側接地用ビアを介して接続されている、
   ことを特徴とする請求項５乃至請求項７のいずれかに記載のバンドパスフィルタ。
9. 前記多層基板は低温焼結型の多層基板であり、前記マザーボードは、樹脂基板である、
   ことを特徴とする請求項５乃至請求項８のいずれかに記載のバンドパスフィルタ。

Images