KR19990073868A - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR19990073868A
KR19990073868A KR1019980007087A KR19980007087A KR19990073868A KR 19990073868 A KR19990073868 A KR 19990073868A KR 1019980007087 A KR1019980007087 A KR 1019980007087A KR 19980007087 A KR19980007087 A KR 19980007087A KR 19990073868 A KR19990073868 A KR 19990073868A
Authority
KR
South Korea
Prior art keywords
insulating film
transmission line
noise shielding
film
high frequency
Prior art date
Application number
KR1019980007087A
Other languages
English (en)
Inventor
정진우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980007087A priority Critical patent/KR19990073868A/ko
Publication of KR19990073868A publication Critical patent/KR19990073868A/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 외부 노이즈로부터 고주파 전송라인을 차폐 시키는 반도체 장치 및 그의 제조 방법에 관한 것으로, 반도체 기판상에 형성된 에피층 및 상기 에피층의 표면영역으로부터 상기 반도체 기판과 접하도록 불순물 이온을 주입하여 형성된 소자 격리 영역을 포함하는 반도체 장치는, 상기 에피층상에 형성된 제 1 절연막과 상기 제 1 절연막상에 형성되어 있되, 상기 제 1 절연막을 뚫고 상기 소자 격리 영역과 전기적으로 연결되도록 형성된 제 1 노이즈 차폐막을 포함한다. 그리고 상기 제 1 노이즈 차폐막을 포함하여, 상기 제 1 절연막상에 형성된 제 2 절연막과 상기 제 2 절연막내에, 상기 제 2 절연막에 의해 둘러 싸이도록 형성된 고주파 전송라인을 포함하며, 상기 제 2 절연막상에 형성되어 있되, 상기 고주파 전송라인의 양측의 제 2 절연막을 뚫고 상기 제 1 노이즈 차폐막과 전기적으로 연결되도록 형성된 제 2 노이즈 차폐막을 포함한다. 이와같은 반도체 장치 및 그의 제조 방법에 의해서 고주파 신호를 전달하는 전송라인이 메탈에 의해 둘러싸이도록 형성함으로써, 고주파 전송라인으로 전달되는 신호를 노이즈로부터 보호할 수 있다.

Description

반도체 장치 및 그의 제조방법(SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME)
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 외부 노이즈로부터 고주파 전송라인을 차폐 시키는 반도체 장치에 관한 것이다.
반도체 장치의 출력신호의 특성문제에 상당한 영향을 미치는 것이 노이즈 문제이다. 종래에는 필터링 회로에 의한 노이즈의 제거에 상당한 노력을 기울여 왔으며 노이즈의 감소는 제품의 품질을 향상시키는 중요한 요소가 되었다.
노이스의 원인은 반도체 장치의 고집적화 및 전달되는 신호의 고주파화 그리고 외부로부터 유도된 전압이 신호 전달 라인(고주파 전송라인)에 미치는 영향 등 다양하다.
도 1은 종래의 반도체 장치를 보여주는 도면이다.
도 1을 참조하면, 종래의 반도체 장치는, 반도체 기판(10)상에 형성된 에피층(12), 상기 에피층(12)상에 형성된 산화막(106)상에 형성되어 있다.
이와같은 고주파 전송라인에 의해 전달되는 신호는 어떤 노이즈 차폐막도 없이 사방으로 외부에 오픈되어 있는 상태이기 때문에 외부 신호에 의한 유도에 쉽게 영향을 받는 문제점을 포함한다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 외부의 신호에 의해 유도된 전압형태의 노이즈를 차단할 수 있는 반도체 장치를 제공함에 그 목적이 있다.
도 1은 종래의 반도체 장치를 보여주는 단면도;
도 2a 내지 2h는 본 발명의 실시예에 따른 반도체 장치의 제조공정 단계를 순차적으로 보여주는 단면도;
도 3는 본 발명의 실시예에 따른 반도체 장치를 보여주는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판 12, 102 : 에피층
14, 104 : 소자 격리 영역 16, 106 : 산화막
18, 108 : 고주파 전송라인 105, 113a, 113b : 비아
114 : 절연막 112, 116 : 금속막
(구성)
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 반도체 기판상에 형성된 에피층 및 상기 에피층의 표면영역으로 부터 상기 반도체 기판과 접하도록 불순물 이온을 주입하여 형성된 소자 격리 영역을 포함하는 반도체 장치는, 상기 에피층상에 형성된 제 1 절연막과; 상기 제 1 절연막상에 형성되어 있되, 상기 제 1 절연막을 뚫고 상기 소자 격리 영역과 전기적으로 연결되도록 형성된 제 1 노이즈 차폐막과; 상기 제 1 노이즈 차폐막을 포함하여, 상기 제 1 절연막상에 형성된 제 2 절연막; 상기 제 2 절연막내에, 상기 제 2 절연막에 의해 둘러 싸이도록 형성된 고주파 전송라인과; 상기 제 2 절연막상에 형성되어 있되, 상기 고주파 전송라인의 양측의 제 2 절연막을 뚫고 상기 제 1 노이즈 차폐막과 전기적으로 연결되도록 형성된 제 2 노이즈 차폐막을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 제 1 및 제 2 노이즈 차폐막 그리고 콘텍은 상기 소자 격리 영역과 전기적으로 연결되어 접지 전위를 유지한다.
이 장치의 바람직한 실시예에 있어서, 상기 제 1 및 제 2 노이즈 차폐막 그리고 콘텍은 금속막이다.
상술한 목적을 달성하기 위해 제안된 본 발명의 다른 특징에 의하면, 반도체 기판상에 형성된 에피층, 상기 에피층의 표면영역으로 부터 상기 반도체 기판과 접하도록 불순물이온을 주입하여 형성된 소자 격리 영역을 포함하는 반도체 장치 제조방법은, 상기 에피층상에 제 1 절연막을 형성하는 단계와; 상기 제 1 절연막상에 형성되고, 상기 제 1 절연막을 뚫고 상기 소자 격리영역과 접하도록 제 1 노이즈 차폐막을 형성하는 단계와; 상기 제 1 노이즈 차폐막을 포함하여 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계와; 상기 제 2 절연막상에 고주파 전송라인을 형성하되, 상기 고주파 전송라인의 양측의 상기 제 2 절연막을 뚫고 상기 제 1 차폐막과 전기적으로 연결되는 콘텍을 형성하는 단계와; 상기 콘텍 및 고주파 전송라인을 포함하여, 상기 제 2 절연막상에 제 3 절연막을 형성하는 단계와; 상기 제 3 절연막상에 형성 하되, 상기 고주파 전송라인의 양측의 상기 제 3 절연막을 뚫고 상기 콘텍과 접하도록 제 2 노이즈 차폐막를 형성하는 단계를 포함한다.
이 제조 방법의 바람직한 실시예에 있어서, 상기 제 1 및 제 2 노이즈 차폐막 그리고, 콘텍은 상기 소자 격리 영역과 전기적으로 연결되어 접지 전위를 유지한다.
이 제조 방법의 바람직한 실시예에 있어서, 상기 제 1 및 제 2 노이즈 차폐막 그리고, 콘텍은 금속막이다.
(작용)
외부 신호에 의해 유도된 전압 형태의 잡음을 노이즈 차폐용 금속막과 소자 격리영역을 통해 접지 전위를 갖는 반도체 기판으로 방전시킨다.
(실시예)
이하, 도 2a 내지 도 2h를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 2h는 본 발명의 실시예에 따른 반도체 장치의 공정단계를 순차적으로 보여주는 단면도이다.
도 2a를 참조하면, 반도체 기판(100)상에 에피층(102)을 형성하고, 상기 에피층(102)내에 불순물 이온을 주입하여 소자 격리 영역(104)을 형성하고, 상기 소자 격리 영역(104)상과 상기 에피층상에 제 1 절연막(106)인 산화막을 형성한다. 이 경우 상기 소자 격리 영역(104)은 반도체 기판(100)과 접하도록 형성되는데 이는 접지 전위와 연결되는 노이즈의 방전 경로를 확보 하기 위한 것이다.
도 2b를 참조하면, 접지 경로를 확보 하기 위해 상기 소자 격리 영역(104)상의 상기 산화막(106)을 습식(wet) 또는 건식 에칭으로 제거하여 제 1 비아(105)를 형성 한다.
도 2c를 참조하면, 상기 제 1 절연막인 산화막(106)상에 제 1 비아(105)를 통하여 상기 소자 격리 영역(104)과 접하도록 제 1 금속막(112)을 형성 한다.
도 2d를 참조하면, 상기 산화막(106)상과 상기 제 1 금속막(112)상에 제 2 절연막(114a)을 형성 한다.
도 2e를 참조하면, 상기 제 2 절연막(114a)상에 상기 제 1 금속막(112)이 노출되도록 제 2 및 제 3 비아(113a, 113b)들을 형성 한다.
도 2f를 참조하면, 고주파 전송라인(108)과 상기 제 2 및 제 3 비아(113a, 113b)를 통해 제 2 금속막(116a)을 상기 제 1 금속막(112)과 접하도록 상기 제 2 절연막(114a)상에 형성 한다.
도 2g를 참조하면, 상기 제 2 금속막(116)과 상기 고주파 전송라인(108)를 포함하여 상기 제 2 절연막(114a)상에 제 3 절연막(114b)을 형성 한다.
도 2h를 참조하면, 상기 전송라인(108)의 좌측과 우측의 제 3 절연막(114b)을 뚫고 제 3 금속막(116b)을 상기 제 2 절연막(114b)상에 형성 한다.
도 3는 본 발명의 실시예에 따른 반도체 장치를 보여주는 도면이다.
도 3을 참조하면, 상기 제 1 금속막(112)은 에피층(102)내의 소자 격리 영역(104)을 통해 반도체 기판(100)과 연결되어 접지 전위를 갖게 형성되어 있어서 전송라인(108)에 영향을 미치는 노이즈를 반도체 기판(100)으로 방전시킨다.
상기 제 2 금속막(116a)은 고주파 전송라인(108)의 좌측 및 우측으로부터의 노이즈를 제 1 금속막(112)을 통해 접지로 방전시킨다. 상기 제 3 금속막(116b)은 고주파 전송라인(108)의 상부로부터의 노이즈를 잡아 제 2 금속막(116)을 통해 접지로 방전 시킨다. 상기 금속막들(112, 116)과 전송라인(108)의 사이에 있는 제 2 절연막(114a)과 제 3 절연막(114b)은 상기 금속막들(112, 116)과 고주파 전송라인(108)의 절연 역할을 한다.
이와같은 반도체 장치는 노이즈 차폐막들(112, 116)을 사용해 절연막(114)을 사이에 두고 고주파 전송라인(108)을 감싸도록 형성함으로써 외부신호에 유도된 노이즈가 전송라인(108)으로 전달되는 경로를 완전히 차단한다.
본 발명은 종래의 전송 라인이 외부신호의 유도작용에 의한 노이즈를 포함하는 문제점을 해결한 것으로써, 전송라인을 접지전위에 연결된 차폐용 메탈로 둘러싸도록 형성함으로써, 외부 신호에 의해 유도된 전압 형태의 노이즈를 접지로 방전 시킬 수 있다. 이로 인해 전송라인의 신호를 노이즈로부터 보호할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 기판(100)상에 형성된 에피층(102) 및 상기 에피층(102)의 표면영역으로 부터 상기 반도체 기판(100)과 접하도록 불순물 이온을 주입하여 형성된 소자 격리 영역(104)을 포함하는 반도체 장치에 있어서,
    상기 에피층상에 형성된 제 1 절연막(106)과;
    상기 제 1 절연막(106)상에 형성되어 있되, 상기 제 1 절연막(106)을 뚫고 상기 소자 격리 영역(104)과 전기적으로 연결되도록 형성된 제 1 노이즈 차폐막(112)과;
    상기 제 1 노이즈 차폐막(112)을 포함하여, 상기 제 1 절연막(106)상에 형성된 제 2 절연막(114)과;
    상기 제 2 절연막(114)내에, 상기 제 2 절연막(114)으로 둘러 싸이도록 형성된 고주파 전송라인(108)과;
    상기 제 2 절연막(114)상에 형성되어 있되, 상기 고주파 전송라인(108)의 양측의 제 2 절연막(114)을 뚫고 상기 제 1 노이즈 차폐막(112)과 전기적으로 연결되도록 형성된 제 2 노이즈 차폐막(116)을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 노이즈 차폐막(112, 116)은 상기 소자 격리 영역과 전기적으로 연결되어 접지 전위를 유지하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 노이즈 차폐막(112, 116)은 금속막인 것을 특징으로하는 반도체 장치.
  4. 반도체 기판(100)상에 형성된 에피층(102), 상기 에피층(102)의 표면영역으로 부터 상기 반도체 기판(100)과 접하도록 불순물 이온을 주입하여 형성된 소자 격리 영역(104)을 포함하는 반도체 장치 제조 방법 있어서,
    상기 에피층(102)상에 제 1 절연막(106)을 상기 에피층(102)상에 형성하는 단계와;
    상기 제 1 절연막(106)상에 형성하되, 상기 제 1 절연막(106)을 뚫고 상기 소자 격리 영역(104)과 접하도록 제 1 노이즈 차폐막(112)을 형성하는 단계와;
    상기 제 1 노이즈 차폐막(112)을 포함하여 상기 제 1 절연막(106)상에 제 2 절연막(114a)을 형성하는 단계와;
    상기 제 2 절연막(114a)상에 고주파 전송라인(108)을 형성하되, 동시에 상기 고주파 전송라인(108)의 양측의 상기 제 2 절연막(114a)을 뚫고 각각 상기 제 1 차폐막(112)과 전기적으로 연결되는 콘텍(114)들을 형성하는 단계와;
    상기 콘텍(116a) 및 전송라인(108)을 포함하여, 제 2 절연막(114a)상에 제 3 절연막(114b)을 형성하는 단계와;
    상기 제 3 절연막(114b)상에 형성 하되, 상기 제 3 절연막(114b)을 뚫고 상기 각 콘텍(116a)과 접하도록 제 2 노이즈 차폐막(116b)를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 제조방법.
  5. 제 4 항에 있어서,
    상기 제 1 노이즈 차폐막(112) 및 제 2 노이즈 차폐막(116b) 및 콘텍(116b)들은 상기 소자 격리 영역과 전기적으로 연결되어 접지 전위를 유지하는 것을 특징으로 하는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 제 1 노이즈 차폐막(112) 및 제 2 노이즈 차폐막(116b) 및 콘텍(116b)들은 금속막인 것을 특징으로하는 반도체 장치.
KR1019980007087A 1998-03-04 1998-03-04 반도체 장치 및 그의 제조방법 KR19990073868A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007087A KR19990073868A (ko) 1998-03-04 1998-03-04 반도체 장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007087A KR19990073868A (ko) 1998-03-04 1998-03-04 반도체 장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR19990073868A true KR19990073868A (ko) 1999-10-05

Family

ID=65908789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007087A KR19990073868A (ko) 1998-03-04 1998-03-04 반도체 장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR19990073868A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436287B1 (ko) * 2001-11-17 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR100441238B1 (ko) * 2000-11-16 2004-07-22 미쓰비시덴키 가부시키가이샤 고주파용 반도체 장치 및 그 제조 방법
KR100557565B1 (ko) * 1999-12-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100764930B1 (ko) * 2006-02-16 2007-10-09 충북대학교 산학협력단 고주파 집적 회로 장치 및 그 제조 방법
KR100898247B1 (ko) * 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557565B1 (ko) * 1999-12-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100441238B1 (ko) * 2000-11-16 2004-07-22 미쓰비시덴키 가부시키가이샤 고주파용 반도체 장치 및 그 제조 방법
US7095118B2 (en) 2000-11-16 2006-08-22 Renesas Technology Corp. High-Frequency semiconductor device with noise elimination characteristic
US7365433B2 (en) 2000-11-16 2008-04-29 Renesas Technology Corp. High-frequency semiconductor device and method of manufacturing the same
KR100436287B1 (ko) * 2001-11-17 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR100764930B1 (ko) * 2006-02-16 2007-10-09 충북대학교 산학협력단 고주파 집적 회로 장치 및 그 제조 방법
KR100898247B1 (ko) * 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자

Similar Documents

Publication Publication Date Title
KR930001560B1 (ko) 반도체 집적 회로장치
US6387720B1 (en) Waveguide structures integrated with standard CMOS circuitry and methods for making the same
US4593459A (en) Monolithic integrated circuit structure and method of fabrication
US20030038319A1 (en) High voltage MOS transistor with gate extension
KR19990006429A (ko) 복수의 전계 효과형 트랜지스터를 구비하는 반도체 장치 및 그의 제조 방법
US7339249B2 (en) Semiconductor device
EP0098652B1 (en) Method of manufacturing an insulated gate field effect device and device manufactured by the method
KR100393218B1 (ko) 절연막 위의 실리콘 구조를 갖는 반도체 소자 및 그제조방법
KR19980024045A (ko) 반도체장치 및 그의 제조방법
KR100268878B1 (ko) 반도체소자 및 그의 제조방법
US5985733A (en) Semiconductor device having a T-shaped field oxide layer and a method for fabricating the same
KR19990073868A (ko) 반도체 장치 및 그의 제조방법
KR100285002B1 (ko) 반도체장치및그제조방법
US5643832A (en) Semiconductor device and method for fabrication thereof
KR19990068200A (ko) 디커플링 캐패시턴스 형성 방법 및 반도체 소자
KR100511016B1 (ko) 반도체장치의 제조방법
KR940008730B1 (ko) 반도체장치
US4633290A (en) Monolithic CMOS integrated circuit structure with isolation grooves
JPS62262462A (ja) 半導体装置
KR100280547B1 (ko) 디램의 입력패드
KR100512163B1 (ko) 커패시터의제조방법
KR970005703B1 (ko) 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법
KR100448085B1 (ko) 패드의기생캐패시턴스감소형반도체장치
KR0166506B1 (ko) 반도체 소자의 제조방법
KR0135718B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination