JPH11260966A - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH11260966A JPH11260966A JP10058192A JP5819298A JPH11260966A JP H11260966 A JPH11260966 A JP H11260966A JP 10058192 A JP10058192 A JP 10058192A JP 5819298 A JP5819298 A JP 5819298A JP H11260966 A JPH11260966 A JP H11260966A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency semiconductor
- ground
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Waveguides (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 良好な高周波特性の発揮、サイズの小型化、
および開発の期間とコストとを削減することが可能な高
周波半導体装置を提供すること。 【解決手段】 一方の面に表グランド１４を含む基板高
周波回路１２が形成され、他方の面に裏グランド１６が
形成された配線基板１０と、チップ高周波回路３２が形
成された高周波半導体チップ３０を囲むようにチップ周
縁部に第１の所定長さ以下の間隔で設けられたグランド
バンプを含む周縁バンプ４１と、高周波半導体チップ３
０の信号バンプが接続される信号線１３から第１の所定
長さ以下で、かつ周縁バンプ４１から第１の所定長さ以
下の領域に設けられた表グランド１４と裏グランド１６
とを接続する導電貫通孔２２とを含む。
および開発の期間とコストとを削減することが可能な高
周波半導体装置を提供すること。 【解決手段】 一方の面に表グランド１４を含む基板高
周波回路１２が形成され、他方の面に裏グランド１６が
形成された配線基板１０と、チップ高周波回路３２が形
成された高周波半導体チップ３０を囲むようにチップ周
縁部に第１の所定長さ以下の間隔で設けられたグランド
バンプを含む周縁バンプ４１と、高周波半導体チップ３
０の信号バンプが接続される信号線１３から第１の所定
長さ以下で、かつ周縁バンプ４１から第１の所定長さ以
下の領域に設けられた表グランド１４と裏グランド１６
とを接続する導電貫通孔２２とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波やミリ
波などの高周波領域で使用される高周波半導体装置に関
し、特に、高周波特性に優れた高周波半導体装置に関す
る。
波などの高周波領域で使用される高周波半導体装置に関
し、特に、高周波特性に優れた高周波半導体装置に関す
る。
【０００２】
【従来の技術】近年、情報処理装置の処理速度の向上
や、画像処理装置の高解像度化等に伴い、３０Ｇ〜３０
０ＧＨｚのミリ波帯、その前後の周波数のセンチ波帯、
または準ミリ波帯のような高周波での高速、大容量のパ
ーソナル通信が注目されている。このような通信におい
ては、高周波の特性を生かすことはもちろん、小サイズ
で、低コストであり、さらに開発期間の短い高周波パッ
ケージの開発が必要となる。
や、画像処理装置の高解像度化等に伴い、３０Ｇ〜３０
０ＧＨｚのミリ波帯、その前後の周波数のセンチ波帯、
または準ミリ波帯のような高周波での高速、大容量のパ
ーソナル通信が注目されている。このような通信におい
ては、高周波の特性を生かすことはもちろん、小サイズ
で、低コストであり、さらに開発期間の短い高周波パッ
ケージの開発が必要となる。
【０００３】一般に、高周波パッケージでは、電磁波
的、気密的、およびメカニカル的な３つの観点から、封
止を施す必要があることが多い。メカニカル的な観点か
らすると、封止することの理由は一般の半導体パッケー
ジと同様である。気密的な観点からすると、封止するこ
との理由は一般に高周波半導体チップは湿気や温度の変
化によって高周波特性に影響することが多いためであ
る。
的、気密的、およびメカニカル的な３つの観点から、封
止を施す必要があることが多い。メカニカル的な観点か
らすると、封止することの理由は一般の半導体パッケー
ジと同様である。気密的な観点からすると、封止するこ
との理由は一般に高周波半導体チップは湿気や温度の変
化によって高周波特性に影響することが多いためであ
る。
【０００４】電磁波的な観点からの封止に関しては、ミ
リ波帯やその前後の周波数の高周波パッケージにおいて
は、携帯電話またはＰＨＳ（Personal Handy-phone Sys
tem）等のミリ波帯でもやや低い周波数の高周波パッケ
ージでは問題にならなかったファクタが、高周波半導体
装置の設計において重要なポイントとなる。すなわち、
ミリ波帯の領域では、波長が大気中で１〜１０ミリとい
う長さであり、パッケージを構成する材料の誘電率を考
慮すると実効波長は１００ミクロン程度から数ミリとな
る。この長さは、高周波半導体チップ、パッケージまた
は高周波回路のサイズのスケールに相当するため、これ
らの３次元的形状と誘電率や誘電体損等の材料特性とが
高周波パッケージの高周波特性に及ぼす影響は大きい。
このため、パッケージ内部での３次元的形状の設計が重
要なファクタとなってくる。
リ波帯やその前後の周波数の高周波パッケージにおいて
は、携帯電話またはＰＨＳ（Personal Handy-phone Sys
tem）等のミリ波帯でもやや低い周波数の高周波パッケ
ージでは問題にならなかったファクタが、高周波半導体
装置の設計において重要なポイントとなる。すなわち、
ミリ波帯の領域では、波長が大気中で１〜１０ミリとい
う長さであり、パッケージを構成する材料の誘電率を考
慮すると実効波長は１００ミクロン程度から数ミリとな
る。この長さは、高周波半導体チップ、パッケージまた
は高周波回路のサイズのスケールに相当するため、これ
らの３次元的形状と誘電率や誘電体損等の材料特性とが
高周波パッケージの高周波特性に及ぼす影響は大きい。
このため、パッケージ内部での３次元的形状の設計が重
要なファクタとなってくる。
【０００５】図１７は、最初の従来の高周波パッケージ
の断面を示す図である。この高周波パッケージは、配線
基板１０、高周波回路３２が形成された高周波半導体チ
ップ３０、複数のバンプ４０およびキャップ５０を含
む。配線基板１０上には高周波半導体チップ３０がチッ
プボンディングによって接続されている。高周波半導体
チップ３０のバンプ４０には、入力用、出力用、電源
用、バイアス用等の信号バンプといくつかのグランドバ
ンプとが含まれる。これらのバンプは、専ら高周波半導
体チップ３０の接続のために使用されている。また、キ
ャップ５０は、気密的およびメカニカル的にだけでな
く、電磁波的にも封止するために、たとえばメタル製の
ものが使用されている。
の断面を示す図である。この高周波パッケージは、配線
基板１０、高周波回路３２が形成された高周波半導体チ
ップ３０、複数のバンプ４０およびキャップ５０を含
む。配線基板１０上には高周波半導体チップ３０がチッ
プボンディングによって接続されている。高周波半導体
チップ３０のバンプ４０には、入力用、出力用、電源
用、バイアス用等の信号バンプといくつかのグランドバ
ンプとが含まれる。これらのバンプは、専ら高周波半導
体チップ３０の接続のために使用されている。また、キ
ャップ５０は、気密的およびメカニカル的にだけでな
く、電磁波的にも封止するために、たとえばメタル製の
ものが使用されている。
【０００６】図１８は、２番目の従来の高周波パッケー
ジの断面を示す図である。この高周波パッケージは、特
開平４−７９２５５号公報に開示された発明である。図
１７に示す最初の従来技術と異なる点は、キャップ５０
の内部に高周波半導体チップ３０と配線基板１０とのギ
ャップから放射される電磁波を吸収し、不要な干渉や反
射を防ぐための電磁波吸収ブロック７０が設けられてい
る点である。
ジの断面を示す図である。この高周波パッケージは、特
開平４−７９２５５号公報に開示された発明である。図
１７に示す最初の従来技術と異なる点は、キャップ５０
の内部に高周波半導体チップ３０と配線基板１０とのギ
ャップから放射される電磁波を吸収し、不要な干渉や反
射を防ぐための電磁波吸収ブロック７０が設けられてい
る点である。
【０００７】図１９は、３番目の従来の高周波パッケー
ジの断面を示す図である。図１７に示す最初の従来技術
と異なる点は、高周波半導体の多機能化や高周波特性の
良化等を目的として、配線基板１０とキャップ５０によ
って構成されるパッケージの内部空間に、複数の高周波
半導体チップ３０ａおよび３０ｂを搭載した点である。
ジの断面を示す図である。図１７に示す最初の従来技術
と異なる点は、高周波半導体の多機能化や高周波特性の
良化等を目的として、配線基板１０とキャップ５０によ
って構成されるパッケージの内部空間に、複数の高周波
半導体チップ３０ａおよび３０ｂを搭載した点である。
【０００８】図２０は、４番目の従来の高周波パッケー
ジの断面およびその作製手順を示す図である。この高周
波パッケージは、配線基板１０、個別パッケージ５２ａ
と５２ｂ、およびガードキャップ５６を含む。図２０
（ｂ）に示すように、高周波半導体チップ３０ａおよび
３０ｂはそれぞれ個別パッケージ５２ａおよび５２ｂに
収められ、この個別パッケージ５２ａおよび５２ｂが反
転されて配線基板１０のパッケージ挿入孔２８に収めら
れる。このようにして作製された高周波パッケージは、
図２０（ａ）に示すように、個別パッケージ５２ｂ側の
高周波信号線５８と配線基板１０側の高周波信号線５９
とが接続され、さらに配線基板１０の高周波信号線５９
の露出部がガードキャップ５６で覆われる。
ジの断面およびその作製手順を示す図である。この高周
波パッケージは、配線基板１０、個別パッケージ５２ａ
と５２ｂ、およびガードキャップ５６を含む。図２０
（ｂ）に示すように、高周波半導体チップ３０ａおよび
３０ｂはそれぞれ個別パッケージ５２ａおよび５２ｂに
収められ、この個別パッケージ５２ａおよび５２ｂが反
転されて配線基板１０のパッケージ挿入孔２８に収めら
れる。このようにして作製された高周波パッケージは、
図２０（ａ）に示すように、個別パッケージ５２ｂ側の
高周波信号線５８と配線基板１０側の高周波信号線５９
とが接続され、さらに配線基板１０の高周波信号線５９
の露出部がガードキャップ５６で覆われる。
【０００９】
【発明が解決しようとする課題】しかし、図１７に示す
最初の従来技術においては、高周波半導体チップ３０の
周縁部にバンプ４０が接続されるが、このバンプは専ら
高周波半導体チップ３０の接続のために使用される。し
たがって、高周波半導体チップ３０の内側にあるチップ
高周波回路３２から放射される電磁波が、高周波半導体
チップ３０と配線基板１０とのギャップから洩れ出して
しまう。このため、メタル製のキャップ５０の内面で電
磁波の反射や干渉が起こり、雑音レベルの増加やリップ
ルの発生等が起こり、低ノイズで広帯域などの優れた特
性を有する高性能な高周波パッケージを実現することは
困難であるという問題点があった。
最初の従来技術においては、高周波半導体チップ３０の
周縁部にバンプ４０が接続されるが、このバンプは専ら
高周波半導体チップ３０の接続のために使用される。し
たがって、高周波半導体チップ３０の内側にあるチップ
高周波回路３２から放射される電磁波が、高周波半導体
チップ３０と配線基板１０とのギャップから洩れ出して
しまう。このため、メタル製のキャップ５０の内面で電
磁波の反射や干渉が起こり、雑音レベルの増加やリップ
ルの発生等が起こり、低ノイズで広帯域などの優れた特
性を有する高性能な高周波パッケージを実現することは
困難であるという問題点があった。
【００１０】また、図１８に示す２番目の従来技術にお
いては、高周波半導体チップ３０と配線基板１０とのギ
ャップから洩れ出す電磁波に対して、高周波特性を損な
わないように適切な形状の電磁波吸収ブロック７０を適
切な位置に配置しようとするものである。しかし、電磁
波吸収ブロック７０の形状や配置の設計は難しく、シミ
ュレーション→試作→測定評価という一連の過程を何回
も繰返すことにより、ようやく最適化ができるようにな
る。したがって、開発期間が長くなり、設計コストも多
大なものとなる。また、多品種化に対応して、さまざま
な機能、さまざまなサイズおよびさまざまな電磁波の放
射の仕方をする高周波半導体チップを収めた高周波パッ
ケージが必要となるが、これらに対応した設計を個別に
行わなければならない。また、通常は高周波半導体チッ
プの開発設計と並行して高周波パッケージの開発設計を
進めるのが望ましいが、高周波半導体チップを入手でき
ないうちは高周波パッケージを試作して電磁波の放射の
測定評価を行うことはできない。さらには、コスト引下
げのためにウェハから取れるチップ数を増やしてチップ
自体を小サイズ化しようとしたり、あるいはそれまで別
のチップで別パッケージにしていたものをまとめて１チ
ップ化し１パッケージ化しようとすると、チップサイズ
や配線基板の変更が必要となる。したがって、これを実
現するためには、パッケージの３次元的形状の設計も最
初からやり直す必要があるという問題点があった。
いては、高周波半導体チップ３０と配線基板１０とのギ
ャップから洩れ出す電磁波に対して、高周波特性を損な
わないように適切な形状の電磁波吸収ブロック７０を適
切な位置に配置しようとするものである。しかし、電磁
波吸収ブロック７０の形状や配置の設計は難しく、シミ
ュレーション→試作→測定評価という一連の過程を何回
も繰返すことにより、ようやく最適化ができるようにな
る。したがって、開発期間が長くなり、設計コストも多
大なものとなる。また、多品種化に対応して、さまざま
な機能、さまざまなサイズおよびさまざまな電磁波の放
射の仕方をする高周波半導体チップを収めた高周波パッ
ケージが必要となるが、これらに対応した設計を個別に
行わなければならない。また、通常は高周波半導体チッ
プの開発設計と並行して高周波パッケージの開発設計を
進めるのが望ましいが、高周波半導体チップを入手でき
ないうちは高周波パッケージを試作して電磁波の放射の
測定評価を行うことはできない。さらには、コスト引下
げのためにウェハから取れるチップ数を増やしてチップ
自体を小サイズ化しようとしたり、あるいはそれまで別
のチップで別パッケージにしていたものをまとめて１チ
ップ化し１パッケージ化しようとすると、チップサイズ
や配線基板の変更が必要となる。したがって、これを実
現するためには、パッケージの３次元的形状の設計も最
初からやり直す必要があるという問題点があった。
【００１１】また、図１９に示す３番目の従来技術にお
いては、高周波半導体チップ３０と配線基板１０とのギ
ャップから電磁波が漏れ出し、キャップ５０を配線基板
１０全体に被せても、高周波半導体チップ３０ａからの
電磁波と高周波半導体チップ３０ｂからの電磁波が影響
し合い、良好な高周波特性を達成することができない。
このため、図１８に示す電磁波吸収ブロック等を配置す
ることが試みられているが、高周波半導体チップの個数
の増加により電磁波吸収ブロックの設計はその困難さが
倍加し、また電磁波吸収ブロックだけでは対応しきれな
いという問題点もあった。
いては、高周波半導体チップ３０と配線基板１０とのギ
ャップから電磁波が漏れ出し、キャップ５０を配線基板
１０全体に被せても、高周波半導体チップ３０ａからの
電磁波と高周波半導体チップ３０ｂからの電磁波が影響
し合い、良好な高周波特性を達成することができない。
このため、図１８に示す電磁波吸収ブロック等を配置す
ることが試みられているが、高周波半導体チップの個数
の増加により電磁波吸収ブロックの設計はその困難さが
倍加し、また電磁波吸収ブロックだけでは対応しきれな
いという問題点もあった。
【００１２】図２０に示す４番目の従来技術において
は、高周波半導体チップ３０ａを収めた個別パッケージ
５２ａと高周波半導体チップ３０ｂを収めた個別パッケ
ージ５２ｂとが個別のユニットとなっているため、高周
波パッケージの設計も容易となっている。しかし、個別
パッケージ５２の高周波信号線５８と配線基板１０の高
周波信号線５９との間に接続点が必要となる。したがっ
て、高周波半導体チップを直接配線基板にフリップチッ
プボンディングした場合に比べて、チップ高周波回路３
２と図示しない基板高周波回路との間に、１チップにつ
き接続点が２カ所増加することになる。接続点は一般に
不要反射が生じやすく、この不要反射の増加は高周波特
性の低下を招くことなる。また、個別高周波パッケージ
の作製においては、フリップチップボンディングと個別
のキャップ封止の２回の接続を要する。さらに、個別高
周波パッケージの配線基板への搭載の接続を１回要す
る。したがって、１チップにつき合計３回の接続が必要
となり、高周波特性の低下を招くという問題点があっ
た。また、高周波半導体チップの搭載数が増えるにつ
れ、生産工程数が増えることになり、生産性が悪化する
ことになる。また、高周波半導体チップの搭載数が増え
るにつれて、配線基板のサイズもかなり大きなものとな
る。さらには、個別パッケージ５２ａおよび５２ｂの高
周波信号線５８と配線基板１０の高周波信号線５９とが
同一平面上にあることが高周波的には望ましいため、配
線基板１０にパッケージ挿入孔２８が必要となり、生産
工程がさらに増えることになる。
は、高周波半導体チップ３０ａを収めた個別パッケージ
５２ａと高周波半導体チップ３０ｂを収めた個別パッケ
ージ５２ｂとが個別のユニットとなっているため、高周
波パッケージの設計も容易となっている。しかし、個別
パッケージ５２の高周波信号線５８と配線基板１０の高
周波信号線５９との間に接続点が必要となる。したがっ
て、高周波半導体チップを直接配線基板にフリップチッ
プボンディングした場合に比べて、チップ高周波回路３
２と図示しない基板高周波回路との間に、１チップにつ
き接続点が２カ所増加することになる。接続点は一般に
不要反射が生じやすく、この不要反射の増加は高周波特
性の低下を招くことなる。また、個別高周波パッケージ
の作製においては、フリップチップボンディングと個別
のキャップ封止の２回の接続を要する。さらに、個別高
周波パッケージの配線基板への搭載の接続を１回要す
る。したがって、１チップにつき合計３回の接続が必要
となり、高周波特性の低下を招くという問題点があっ
た。また、高周波半導体チップの搭載数が増えるにつ
れ、生産工程数が増えることになり、生産性が悪化する
ことになる。また、高周波半導体チップの搭載数が増え
るにつれて、配線基板のサイズもかなり大きなものとな
る。さらには、個別パッケージ５２ａおよび５２ｂの高
周波信号線５８と配線基板１０の高周波信号線５９とが
同一平面上にあることが高周波的には望ましいため、配
線基板１０にパッケージ挿入孔２８が必要となり、生産
工程がさらに増えることになる。
【００１３】なお、図２０に示す従来技術においては、
配線基板１０上の高周波信号線５９のうち個別パッケー
ジによって覆われなかった部分にガードキャップ５６を
搭載している。このような個別パッケージには覆われな
い高周波信号線の部分が１チップにつき１カ所程度生ず
ることを考慮すれば、その数だけガードキャップ５６の
搭載が必要となることになる。
配線基板１０上の高周波信号線５９のうち個別パッケー
ジによって覆われなかった部分にガードキャップ５６を
搭載している。このような個別パッケージには覆われな
い高周波信号線の部分が１チップにつき１カ所程度生ず
ることを考慮すれば、その数だけガードキャップ５６の
搭載が必要となることになる。
【００１４】本発明は、上記問題点を解決するためにな
されたものであり、請求項１〜９に記載の発明の目的
は、良好な高周波特性の発揮および小サイズ化が可能で
あり、開発期間およびコストの削減が可能な電磁波的な
封止構造を備えた高周波半導体装置を提供することであ
る。
されたものであり、請求項１〜９に記載の発明の目的
は、良好な高周波特性の発揮および小サイズ化が可能で
あり、開発期間およびコストの削減が可能な電磁波的な
封止構造を備えた高周波半導体装置を提供することであ
る。
【００１５】
【課題を解決するための手段】請求項１に記載の高周波
半導体装置は、一方の面に第１のグランドを含む基板高
周波回路が形成され、他方の面に第２のグランドが形成
された配線基板と、チップ高周波回路が形成された高周
波半導体チップを囲むようにチップ周縁部に第１の所定
長さ以下の間隔で設けられたグランドバンプを含む周縁
バンプと、高周波半導体チップの信号バンプが接続され
る信号線から第１の所定長さ以下で、かつ周縁バンプか
ら第１の所定長さ以下の領域に設けられた第１のグラン
ドと第２のグランドとを接続する導電貫通孔とを含む。
半導体装置は、一方の面に第１のグランドを含む基板高
周波回路が形成され、他方の面に第２のグランドが形成
された配線基板と、チップ高周波回路が形成された高周
波半導体チップを囲むようにチップ周縁部に第１の所定
長さ以下の間隔で設けられたグランドバンプを含む周縁
バンプと、高周波半導体チップの信号バンプが接続され
る信号線から第１の所定長さ以下で、かつ周縁バンプか
ら第１の所定長さ以下の領域に設けられた第１のグラン
ドと第２のグランドとを接続する導電貫通孔とを含む。
【００１６】周縁バンプは、高周波半導体チップを囲む
ようにチップ周縁部に設けられるので、導波管モードと
して発生する電磁波がカットオフになり、電磁波の漏れ
を防ぐことが可能となる。
ようにチップ周縁部に設けられるので、導波管モードと
して発生する電磁波がカットオフになり、電磁波の漏れ
を防ぐことが可能となる。
【００１７】請求項２に記載の高周波半導体装置は、請
求項１記載の高周波半導体装置であって、基板高周波回
路のチップ搭載エリアの周囲領域はコプレーナ型線路で
ある。
求項１記載の高周波半導体装置であって、基板高周波回
路のチップ搭載エリアの周囲領域はコプレーナ型線路で
ある。
【００１８】基板高周波回路のチップ搭載エリアの周囲
領域がコプレーナ型線路になっているため、狭い間隔で
周縁バンプを配置することが可能となる。
領域がコプレーナ型線路になっているため、狭い間隔で
周縁バンプを配置することが可能となる。
【００１９】請求項３に記載の高周波半導体装置は、請
求項１または２記載の高周波半導体装置であって、第１
の所定長さは高周波信号の実効波長の１／４である。
求項１または２記載の高周波半導体装置であって、第１
の所定長さは高周波信号の実効波長の１／４である。
【００２０】周縁バンプの間隔を高周波信号の実効波長
の１／４以下とすることにより、確実に電磁波の漏れを
防ぐことが可能になる。
の１／４以下とすることにより、確実に電磁波の漏れを
防ぐことが可能になる。
【００２１】請求項４に記載の高周波半導体装置は、請
求項１〜３のいずれかに記載の高周波半導体装置であっ
て、周縁バンプはワイヤによるバンピングによって形成
される。
求項１〜３のいずれかに記載の高周波半導体装置であっ
て、周縁バンプはワイヤによるバンピングによって形成
される。
【００２２】周縁バンプがワイヤによるバンピングによ
って形成されるので、ウェハ工程終了後またはダイシン
グ後に、任意の位置に周縁バンプを配置することが可能
となり、さまざまな高周波半導体チップを所望する位置
に配置変更することができ、形成条件の変更により生ず
る形状の変更が容易となる。
って形成されるので、ウェハ工程終了後またはダイシン
グ後に、任意の位置に周縁バンプを配置することが可能
となり、さまざまな高周波半導体チップを所望する位置
に配置変更することができ、形成条件の変更により生ず
る形状の変更が容易となる。
【００２３】請求項５に記載の高周波半導体装置は、請
求項１〜４のいずれかに記載の高周波半導体装置であっ
て、高周波半導体チップは、一方の面に第３のグランド
を含むチップ高周波回路が形成され、他方の面に第３の
グランドとスルーホールで接続される第４のグランドが
形成される。
求項１〜４のいずれかに記載の高周波半導体装置であっ
て、高周波半導体チップは、一方の面に第３のグランド
を含むチップ高周波回路が形成され、他方の面に第３の
グランドとスルーホールで接続される第４のグランドが
形成される。
【００２４】高周波半導体チップの第３のグランドと第
４のグランドとをスルーホールで接続するので、高周波
半導体チップの背面からの電磁波の放射防止を強化する
ことが可能となる。
４のグランドとをスルーホールで接続するので、高周波
半導体チップの背面からの電磁波の放射防止を強化する
ことが可能となる。
【００２５】請求項６に記載の高周波半導体装置は、請
求項１〜５のいずれかに記載の高周波半導体装置であっ
て、高周波半導体装置はさらに信号線から第２の所定長
さ以下の領域に第２の所定長さ以下の間隔で設けられた
第１のグランドと第２のグランドとを接続する導電貫通
孔群を含む。
求項１〜５のいずれかに記載の高周波半導体装置であっ
て、高周波半導体装置はさらに信号線から第２の所定長
さ以下の領域に第２の所定長さ以下の間隔で設けられた
第１のグランドと第２のグランドとを接続する導電貫通
孔群を含む。
【００２６】高周波信号線を囲むように導電貫通孔群が
設けられるので、高周波信号線からの電磁波の放射を防
止することが可能となる。
設けられるので、高周波信号線からの電磁波の放射を防
止することが可能となる。
【００２７】請求項７に記載の高周波半導体装置は、請
求項６記載の高周波半導体装置であって、第２の所定長
さは高周波信号の実効波長の１／４である。
求項６記載の高周波半導体装置であって、第２の所定長
さは高周波信号の実効波長の１／４である。
【００２８】高周波信号線を実効波長の１／４以下の間
隔で囲むように導電貫通孔群を設けるので、電磁波の放
射を確実に防止することが可能となる。
隔で囲むように導電貫通孔群を設けるので、電磁波の放
射を確実に防止することが可能となる。
【００２９】請求項８に記載の高周波半導体装置は、請
求項１〜７のいずれかに記載の高周波半導体装置であっ
て、高周波半導体装置はさらに配線基板の基板高周波回
路が形成される面を気密封止するキャップを含む。
求項１〜７のいずれかに記載の高周波半導体装置であっ
て、高周波半導体装置はさらに配線基板の基板高周波回
路が形成される面を気密封止するキャップを含む。
【００３０】キャップにより、高周波半導体チップが気
密的に封止されるので、湿度や温度の影響を受けにくく
なり、高周波半導体チップの高周波特性を良好に保つこ
とが可能になる。
密的に封止されるので、湿度や温度の影響を受けにくく
なり、高周波半導体チップの高周波特性を良好に保つこ
とが可能になる。
【００３１】請求項９に記載の高周波半導体装置は、請
求項１〜８のいずれかに記載の高周波半導体装置であっ
て、基板高周波回路に複数の高周波半導体チップが搭載
される。
求項１〜８のいずれかに記載の高周波半導体装置であっ
て、基板高周波回路に複数の高周波半導体チップが搭載
される。
【００３２】複数の高周波半導体チップが搭載された場
合にも、各々の高周波半導体チップからの電磁波の漏れ
が防止されるので、高周波半導体チップ間の干渉を防ぐ
ことができ、良好な高周波特性を実現できるとともに、
複雑な電磁波吸収ブロックを配置等する必要がなくな
る。
合にも、各々の高周波半導体チップからの電磁波の漏れ
が防止されるので、高周波半導体チップ間の干渉を防ぐ
ことができ、良好な高周波特性を実現できるとともに、
複雑な電磁波吸収ブロックを配置等する必要がなくな
る。
【００３３】
【発明の実施の形態】［実施の形態１］図１は、本発明
の実施の形態１における高周波半導体装置の平面図であ
る。高周波半導体装置は、配線基板１０、図示しない高
周波半導体チップおよび導電性のキャップ５０を含む。
配線基板１０の表側には、基板高周波回路１２および外
縁グランド１５が形成される。基板高周波回路１２に
は、入力、出力、電源およびバイアス等の信号配線１３
と表グランド１４とから構成される。信号配線１３の周
囲には、基板基材を貫いて導電貫通孔２２が形成されて
いる。
の実施の形態１における高周波半導体装置の平面図であ
る。高周波半導体装置は、配線基板１０、図示しない高
周波半導体チップおよび導電性のキャップ５０を含む。
配線基板１０の表側には、基板高周波回路１２および外
縁グランド１５が形成される。基板高周波回路１２に
は、入力、出力、電源およびバイアス等の信号配線１３
と表グランド１４とから構成される。信号配線１３の周
囲には、基板基材を貫いて導電貫通孔２２が形成されて
いる。
【００３４】点線１９は、高周波半導体チップ３０を実
装するチップ搭載エリアを示しており、その周囲領域２
０を含めコプレーナ線路を形成している。高周波半導体
チップは、チップ搭載エリアに、バンプ４０によってフ
リップチップボンディングで実装されている。
装するチップ搭載エリアを示しており、その周囲領域２
０を含めコプレーナ線路を形成している。高周波半導体
チップは、チップ搭載エリアに、バンプ４０によってフ
リップチップボンディングで実装されている。
【００３５】図２は、図１に示す本実施の形態における
高周波半導体装置のＸ−Ｙにおける断面を示す図であ
る。高周波半導体チップ３０が図１に示すチップ搭載エ
リア１９に搭載されているところを示しており、また導
電貫通孔２２が基板基材１１を貫いて外縁グランド１５
および裏グランド１６に接続されているところを示して
いる。
高周波半導体装置のＸ−Ｙにおける断面を示す図であ
る。高周波半導体チップ３０が図１に示すチップ搭載エ
リア１９に搭載されているところを示しており、また導
電貫通孔２２が基板基材１１を貫いて外縁グランド１５
および裏グランド１６に接続されているところを示して
いる。
【００３６】図３は、図１に示すチップ搭載エリア１９
を詳細に説明するための平面図である。図３（ａ）は、
チップ搭載エリア１９の領域を示している。また、図３
（ｂ）に示す周囲領域２０は、コプレーナ線路で形成さ
れることを示している。図３（ｃ）に示すチップ搭載エ
リア１９の中央部２１は、チップ高周波回路３２と基板
高周波回路１２とが不要なカップリングを起こさないよ
うに、グランドまたはコプレーナ型線路とすることが望
ましい。この不要なカップリングは、バンプ４０のイン
ダクタンスを低くするためにバンプ高さを低くした場合
等において起こりやすくなる。特に、出力の信号線は高
周波信号が通過するので、コプレーナ型である方が望ま
しい。しかし、これに限られるものではなく、設計の意
図するところに従って、たとえばチップ高周波回路３２
と電磁気的に接続するためのスロットパターンを形成し
てもよく、またパターンを形成しなくてもよい。
を詳細に説明するための平面図である。図３（ａ）は、
チップ搭載エリア１９の領域を示している。また、図３
（ｂ）に示す周囲領域２０は、コプレーナ線路で形成さ
れることを示している。図３（ｃ）に示すチップ搭載エ
リア１９の中央部２１は、チップ高周波回路３２と基板
高周波回路１２とが不要なカップリングを起こさないよ
うに、グランドまたはコプレーナ型線路とすることが望
ましい。この不要なカップリングは、バンプ４０のイン
ダクタンスを低くするためにバンプ高さを低くした場合
等において起こりやすくなる。特に、出力の信号線は高
周波信号が通過するので、コプレーナ型である方が望ま
しい。しかし、これに限られるものではなく、設計の意
図するところに従って、たとえばチップ高周波回路３２
と電磁気的に接続するためのスロットパターンを形成し
てもよく、またパターンを形成しなくてもよい。
【００３７】図４は、信号線１３および表グランド１４
を拡大した斜視図である。図４に示すように、表グラン
ド１４と裏グランド１６とを接続する導電貫通孔群２２
は、各々が信号線１３の中心線から実効波長の１／４以
下の距離で設けられる。また、導電貫通孔群２２の各々
は、実効波長の１／４以下の間隔で設けられる。このよ
うに導電貫通孔群２２を配置することにより、表グラン
ド１４と裏グランド１６との高周波電位が等しくなり、
表グランド１４は裏グランド１６に高周波的に短絡終端
されることになる。これは、高周波信号の出力レベルが
大きい場合に特に有効となる。
を拡大した斜視図である。図４に示すように、表グラン
ド１４と裏グランド１６とを接続する導電貫通孔群２２
は、各々が信号線１３の中心線から実効波長の１／４以
下の距離で設けられる。また、導電貫通孔群２２の各々
は、実効波長の１／４以下の間隔で設けられる。このよ
うに導電貫通孔群２２を配置することにより、表グラン
ド１４と裏グランド１６との高周波電位が等しくなり、
表グランド１４は裏グランド１６に高周波的に短絡終端
されることになる。これは、高周波信号の出力レベルが
大きい場合に特に有効となる。
【００３８】一方、チップ高周波回路３２からの電磁波
を封止することも必要である。本実施の形態における高
周波半導体装置は、従来のようにチップ高周波回路にキ
ャップを被せて電磁波的に封止するのではなく、図１に
示すようにチップ搭載エリア１９の内側にバンプ４０を
配置することにより電磁波的に封止している。すなわ
ち、基板高周波回路１２のチップ搭載エリア１９の周囲
領域２０を少なくともコプレーナ型線路とする。そし
て、後述するようにチップ高周波回路３２のチップ周縁
部３７に周縁バンプ４１を配置し、図１に示すように信
号バンプが接続される信号線１３を挟む表グランド１４
の所定エリアに、表グランド１４と裏グランド１６とを
接続する導電貫通孔２２を形成している。
を封止することも必要である。本実施の形態における高
周波半導体装置は、従来のようにチップ高周波回路にキ
ャップを被せて電磁波的に封止するのではなく、図１に
示すようにチップ搭載エリア１９の内側にバンプ４０を
配置することにより電磁波的に封止している。すなわ
ち、基板高周波回路１２のチップ搭載エリア１９の周囲
領域２０を少なくともコプレーナ型線路とする。そし
て、後述するようにチップ高周波回路３２のチップ周縁
部３７に周縁バンプ４１を配置し、図１に示すように信
号バンプが接続される信号線１３を挟む表グランド１４
の所定エリアに、表グランド１４と裏グランド１６とを
接続する導電貫通孔２２を形成している。
【００３９】図５は、高周波半導体チップ３０の平面図
である。高周波半導体チップ３０の内側を中心としてチ
ップ高周波回路３２が形成され、チップ周縁部３７には
半導体パターンとして信号電極３３を挟んでチップ周縁
グランド３８が形成されている。また、チップ周縁部３
７には、チップ内側を取り囲むように、周縁バンプ４１
が配置されている。この周縁バンプ４１は、周縁グラン
ドバンプ４３と周縁信号バンプ４２とに大別される。周
縁信号バンプ４２は、互いに隣接することなく配置さ
れ、周縁グランドバンプ４３の間隔は、原則として実効
波長の１／４以下となっている。
である。高周波半導体チップ３０の内側を中心としてチ
ップ高周波回路３２が形成され、チップ周縁部３７には
半導体パターンとして信号電極３３を挟んでチップ周縁
グランド３８が形成されている。また、チップ周縁部３
７には、チップ内側を取り囲むように、周縁バンプ４１
が配置されている。この周縁バンプ４１は、周縁グラン
ドバンプ４３と周縁信号バンプ４２とに大別される。周
縁信号バンプ４２は、互いに隣接することなく配置さ
れ、周縁グランドバンプ４３の間隔は、原則として実効
波長の１／４以下となっている。
【００４０】実効波長は、使用周波数、高周波半導体チ
ップ３０の半導体基材、半導体基材上に形成された各種
の層、配線基板１０の基板基材１１等の誘電率、バンプ
によって高周波半導体チップ３０と配線基板１０との間
に構成されるギャップ空間等の誘電率、または各種導体
を含めた３次元的形状等から決まり、一般的にはミリ波
では数ミリから百ミクロン程度になる。
ップ３０の半導体基材、半導体基材上に形成された各種
の層、配線基板１０の基板基材１１等の誘電率、バンプ
によって高周波半導体チップ３０と配線基板１０との間
に構成されるギャップ空間等の誘電率、または各種導体
を含めた３次元的形状等から決まり、一般的にはミリ波
では数ミリから百ミクロン程度になる。
【００４１】周縁バンプ４１の間隔がこの実効波長の１
／４以下（ミリ波では１ミリ前後から数十ミクロン前
後）であれば、この周縁バンプ４１を超えて電磁波は出
ていくことができない。すなわち、互いに隣り合った周
縁グランドバンプ４３とその周縁グランドバンプ４３が
接続される表グランド１４と裏グランド１６とで囲まれ
た部分を導波管と見なすことができ、導波管モードとし
て発生する電磁波がカットオフとなり、電磁波の漏れを
防ぐことができるからである。なお、理論的には、隙間
の２倍がカットオフ周波数、すなわち実効波長の１／２
以下の間隔で減衰が急に大きくなることが知られてい
る。しかし、それは理論的な導波管の場合であって、上
述した見なし導波管の場合には、マクロ的にもミクロ的
にも凹凸があり管長も短いため、十分に安定してカット
オフするためには実効波長の１／４以下とするのが適当
であることがわかった。
／４以下（ミリ波では１ミリ前後から数十ミクロン前
後）であれば、この周縁バンプ４１を超えて電磁波は出
ていくことができない。すなわち、互いに隣り合った周
縁グランドバンプ４３とその周縁グランドバンプ４３が
接続される表グランド１４と裏グランド１６とで囲まれ
た部分を導波管と見なすことができ、導波管モードとし
て発生する電磁波がカットオフとなり、電磁波の漏れを
防ぐことができるからである。なお、理論的には、隙間
の２倍がカットオフ周波数、すなわち実効波長の１／２
以下の間隔で減衰が急に大きくなることが知られてい
る。しかし、それは理論的な導波管の場合であって、上
述した見なし導波管の場合には、マクロ的にもミクロ的
にも凹凸があり管長も短いため、十分に安定してカット
オフするためには実効波長の１／４以下とするのが適当
であることがわかった。
【００４２】このように、高周波半導体チップに周縁バ
ンプ４１を配置することにより、高周波半導体チップ３
０の周囲すべてを導電体のキャップ５０で囲む必要がな
くなり、チップ高周波回路３２から放射される電磁波を
ギャップ空間に閉じ込めて電磁波的に封止することが可
能となる。この方法によると、グランドバンプを含むバ
ンプ数が従来よりも増加することになるが、これは配線
基板１０との接合に際してメカニカル的な強度が増す
点、および配線基板１０側の高周波回路１２および高周
波半導体チップ３０側の高周波回路３２をグランド強化
することになる点からも望ましいものである。また、図
６に示すように、信号電極３３等を除きチップ周縁部３
７に壁状グランドバンプ３９を断続的に配してチップ内
側を取り囲むようにしてもよい。
ンプ４１を配置することにより、高周波半導体チップ３
０の周囲すべてを導電体のキャップ５０で囲む必要がな
くなり、チップ高周波回路３２から放射される電磁波を
ギャップ空間に閉じ込めて電磁波的に封止することが可
能となる。この方法によると、グランドバンプを含むバ
ンプ数が従来よりも増加することになるが、これは配線
基板１０との接合に際してメカニカル的な強度が増す
点、および配線基板１０側の高周波回路１２および高周
波半導体チップ３０側の高周波回路３２をグランド強化
することになる点からも望ましいものである。また、図
６に示すように、信号電極３３等を除きチップ周縁部３
７に壁状グランドバンプ３９を断続的に配してチップ内
側を取り囲むようにしてもよい。
【００４３】また、高周波半導体チップ３０を図７に示
すように、高周波半導体チップ３０の背面に背面グラン
ド３５を形成し、チップ高周波回路３２の表面グランド
３４と背面グランド３５の間にスルーホール３６を設け
ることにより、高周波半導体チップ３０の背面方向から
の電磁波的な封止を強化するようにしてもよい。電磁波
は誘電率が高い場合より低い場合の方が空間への放射が
強いため、半導体基材の誘電率が低い場合や、高出力の
場合に図７に示す構造をとるのが望ましい。
すように、高周波半導体チップ３０の背面に背面グラン
ド３５を形成し、チップ高周波回路３２の表面グランド
３４と背面グランド３５の間にスルーホール３６を設け
ることにより、高周波半導体チップ３０の背面方向から
の電磁波的な封止を強化するようにしてもよい。電磁波
は誘電率が高い場合より低い場合の方が空間への放射が
強いため、半導体基材の誘電率が低い場合や、高出力の
場合に図７に示す構造をとるのが望ましい。
【００４４】図８は、フリップチップボンディングをま
だ行わない状態におけるワイヤバンピングによるバンプ
の一般的な形状を示す側面図である。バンプの一般的な
寸法としては、直径５０〜１５０ミクロン程度であり、
フリップチップ後の高さは２０〜６０ミクロン程度であ
る。このバンプは、ウェハ工程終了後またはダイシング
後に形成できるので、バンプの配置は全く自由であり、
ワイヤ径、バンピング条件およびフリップチップボンデ
ィング条件を変えることにより所望するギャップを形成
することができるため、非常に好適である。これは、す
べてのさまざまな形状を有する高周波半導体チップに対
して簡単に適用できる。
だ行わない状態におけるワイヤバンピングによるバンプ
の一般的な形状を示す側面図である。バンプの一般的な
寸法としては、直径５０〜１５０ミクロン程度であり、
フリップチップ後の高さは２０〜６０ミクロン程度であ
る。このバンプは、ウェハ工程終了後またはダイシング
後に形成できるので、バンプの配置は全く自由であり、
ワイヤ径、バンピング条件およびフリップチップボンデ
ィング条件を変えることにより所望するギャップを形成
することができるため、非常に好適である。これは、す
べてのさまざまな形状を有する高周波半導体チップに対
して簡単に適用できる。
【００４５】なお、バンプを電解メッキ等によって形成
する場合、バンプの配置を変更しようとすれば、マスク
の変更はもちろん、メッキ条件をやり直す必要がある。
また、バンプの高さを変更しようとすると、レジスト厚
さの変更にもなる。また、露光によるレジストの開口を
安定して行なえるのは、２０数ミクロンが限度であり、
この数値がバンプ高さの限界値となる。これらはウェハ
工程で行わなければいけないため、検討に要する期間と
コストとが上述したバンピングの場合と比較して比べも
のにならないほど増加することになる。
する場合、バンプの配置を変更しようとすれば、マスク
の変更はもちろん、メッキ条件をやり直す必要がある。
また、バンプの高さを変更しようとすると、レジスト厚
さの変更にもなる。また、露光によるレジストの開口を
安定して行なえるのは、２０数ミクロンが限度であり、
この数値がバンプ高さの限界値となる。これらはウェハ
工程で行わなければいけないため、検討に要する期間と
コストとが上述したバンピングの場合と比較して比べも
のにならないほど増加することになる。
【００４６】図９は、高周波半導体チップ３０の周縁信
号バンプ４２と配線基板上の高周波信号線１３とを拡大
した斜視図である。信号線１３の両側には、信号線１３
とコプレーナを構成する表グランド１４ａおよび１４ｂ
が配置され、信号線１３を挟んで高周波半導体チップ３
０に近い位置（黒丸で示す位置）に表グランド１４ａお
よび１４ｂと裏グランド１６とを接続する導電貫通孔２
２ａおよび２２ｂが設けられる。また、高周波半導体チ
ップ３０の信号電極３３に形成された周縁信号バンプ４
２は、周縁グランドバンプ４３ａおよび４３ｂに挟まれ
ている。周縁信号バンプ４２、周縁グランドバンプ４３
ａおよび４３ｂは、それぞれ配線基板の信号線１３の内
部端子１８、表グランド１４ａおよび１４ｂに接続され
る。
号バンプ４２と配線基板上の高周波信号線１３とを拡大
した斜視図である。信号線１３の両側には、信号線１３
とコプレーナを構成する表グランド１４ａおよび１４ｂ
が配置され、信号線１３を挟んで高周波半導体チップ３
０に近い位置（黒丸で示す位置）に表グランド１４ａお
よび１４ｂと裏グランド１６とを接続する導電貫通孔２
２ａおよび２２ｂが設けられる。また、高周波半導体チ
ップ３０の信号電極３３に形成された周縁信号バンプ４
２は、周縁グランドバンプ４３ａおよび４３ｂに挟まれ
ている。周縁信号バンプ４２、周縁グランドバンプ４３
ａおよび４３ｂは、それぞれ配線基板の信号線１３の内
部端子１８、表グランド１４ａおよび１４ｂに接続され
る。
【００４７】導電貫通孔２２ａおよび２２ｂの位置は、
それぞれ周縁グランドバンプ４３ａおよび４３ｂから実
効波長の１／４以下の距離である。また、導電貫通孔２
２ａおよび２２ｂは、信号線１３の中心線から実効波長
の１／４以下の距離のエリア内にある。信号線の出入口
であるこの位置に、導電貫通孔２２ａおよび２２ｂを配
置することにより、この付近の表グランド１４ａと１４
ｂとの高周波電位が等しくなり、表グランドと裏グラン
ドとが短絡終端され良好な伝送線路として使用すること
が可能となる。
それぞれ周縁グランドバンプ４３ａおよび４３ｂから実
効波長の１／４以下の距離である。また、導電貫通孔２
２ａおよび２２ｂは、信号線１３の中心線から実効波長
の１／４以下の距離のエリア内にある。信号線の出入口
であるこの位置に、導電貫通孔２２ａおよび２２ｂを配
置することにより、この付近の表グランド１４ａと１４
ｂとの高周波電位が等しくなり、表グランドと裏グラン
ドとが短絡終端され良好な伝送線路として使用すること
が可能となる。
【００４８】なお、導電貫通孔２２の長さは、表グラン
ド１４と裏グランド１６との距離、すなわち図９に示す
高周波半導体装置の場合には基板基材１１の厚さに相当
する。この基板基材１１の厚さが厚すぎては導電貫通孔
のインダクタンスが大きくなり、表グランド１４と裏グ
ランド１６との高周波電位の差が大きくなる。さらに、
信号線１３の配線幅およびその両側の表グランド１４ａ
と１４ｂとの間に位置する両スペースの幅が広くなるた
め、周縁バンプ４３ａと４３ｂとの距離が離れてしま
い、実効波長の１／４以下にすることができなくなる。
一方、基板基材１１の厚さが薄すぎては基板高周波回路
１２の配線幅が細くなるため伝送ロスが大きくなって不
適当であり、また、各種の製造バラツキが高周波特性
上、無視できなくなる。さらに、メカニカル的な面から
も好ましくない。したがって、好適な高周波特性を備え
た高周波半導体装置を実現するためには、基板基材１１
の厚さの範囲がある程度決まってくる。本実施の形態に
おける高周波半導体装置は上述した条件で１５０ミクロ
ンが最適であるとして選択したが、一般にマイクロ波や
ミリ波で使用される場合、基板基材１１の厚さは１００
〜１０００ミクロンの範囲内で適当な値が見出される場
合が多い。
ド１４と裏グランド１６との距離、すなわち図９に示す
高周波半導体装置の場合には基板基材１１の厚さに相当
する。この基板基材１１の厚さが厚すぎては導電貫通孔
のインダクタンスが大きくなり、表グランド１４と裏グ
ランド１６との高周波電位の差が大きくなる。さらに、
信号線１３の配線幅およびその両側の表グランド１４ａ
と１４ｂとの間に位置する両スペースの幅が広くなるた
め、周縁バンプ４３ａと４３ｂとの距離が離れてしま
い、実効波長の１／４以下にすることができなくなる。
一方、基板基材１１の厚さが薄すぎては基板高周波回路
１２の配線幅が細くなるため伝送ロスが大きくなって不
適当であり、また、各種の製造バラツキが高周波特性
上、無視できなくなる。さらに、メカニカル的な面から
も好ましくない。したがって、好適な高周波特性を備え
た高周波半導体装置を実現するためには、基板基材１１
の厚さの範囲がある程度決まってくる。本実施の形態に
おける高周波半導体装置は上述した条件で１５０ミクロ
ンが最適であるとして選択したが、一般にマイクロ波や
ミリ波で使用される場合、基板基材１１の厚さは１００
〜１０００ミクロンの範囲内で適当な値が見出される場
合が多い。
【００４９】図１０は、本実施の形態における高周波半
導体装置の外縁グランド１５とキャップ５０との接合部
を拡大した断面図である。外縁グランド１５とキャップ
５０との接合に導電性接合材６０として高温半田を使用
しリフローしている。そのため、半田が内外へ流れ出さ
ないように、基板高周波回路１２の表グランド１４と外
縁グランド１５とがつながる導体パターンにし、その上
に半田流れ止めとして半田ダム２５を配している。ま
た、図１１に示すように、表グランド１４と外縁グラン
ド１５とを分離した導体パターンにしてもよい。導電性
接合部６０にＡｕとＡｕとの熱圧着の接続を使用した場
合、図１０に示す半田ダム２５を省略でき、また図１１
に示すような表グランド１４と外縁グランド１５とを分
離する必要がなくなる。また、溶接によって接続しても
よい。
導体装置の外縁グランド１５とキャップ５０との接合部
を拡大した断面図である。外縁グランド１５とキャップ
５０との接合に導電性接合材６０として高温半田を使用
しリフローしている。そのため、半田が内外へ流れ出さ
ないように、基板高周波回路１２の表グランド１４と外
縁グランド１５とがつながる導体パターンにし、その上
に半田流れ止めとして半田ダム２５を配している。ま
た、図１１に示すように、表グランド１４と外縁グラン
ド１５とを分離した導体パターンにしてもよい。導電性
接合部６０にＡｕとＡｕとの熱圧着の接続を使用した場
合、図１０に示す半田ダム２５を省略でき、また図１１
に示すような表グランド１４と外縁グランド１５とを分
離する必要がなくなる。また、溶接によって接続しても
よい。
【００５０】図１２は、キャップ５０を拡大した斜視図
である。キャップ５０は、主にセラミックのキャップ基
材からなり、外縁グランド１５と接するキャップ縁部５
５およびキャップ５０の内面部５７に、磁性粉を含んだ
導電材料を塗布し焼成したものを使用しているため電磁
波吸収作用も有している。しかし、本実施の形態におい
ては、上述したように高周波半導体チップ３０からの電
磁波の放出を封止しているため、キャップ５０にメカニ
カル的な封止機能と気密的な封止機能を持たせればよ
い。したがって、キャップ５０に導電性のない、たとえ
ばセラミックのみからなるキャップを用いてもよい。
である。キャップ５０は、主にセラミックのキャップ基
材からなり、外縁グランド１５と接するキャップ縁部５
５およびキャップ５０の内面部５７に、磁性粉を含んだ
導電材料を塗布し焼成したものを使用しているため電磁
波吸収作用も有している。しかし、本実施の形態におい
ては、上述したように高周波半導体チップ３０からの電
磁波の放出を封止しているため、キャップ５０にメカニ
カル的な封止機能と気密的な封止機能を持たせればよ
い。したがって、キャップ５０に導電性のない、たとえ
ばセラミックのみからなるキャップを用いてもよい。
【００５１】本実施の形態における高周波半導体装置に
おいては、高周波半導体チップ３０に湿度や温度の影響
を受けやすい性質のものを使用しているため、気密封止
は必須である。したがって、キャップ縁部５５に導体を
形成し、高温半田を用いて気密化している。しかし、構
成素材や用途に応じ、気密封止の必要性が低ければ、ガ
ラスシールを用いてもよく、この場合キャップ縁部に導
体を施す必要はなくなる。同様に、気密封止の必要性が
低ければ、樹脂キャップや樹脂ポッティングを用いても
よい。なお、キャップではなく樹脂ポッティングを使用
した場合、基板高周波回路上および高周波半導体チップ
のギャップも樹脂で満たされてしまう。このため、キャ
ップを用いた場合と違い基板高周波回路および高周波半
導体チップの周囲が大気ではなくなるため、樹脂の高周
波特性を考慮した高周波設計が必要となる。したがっ
て、ミリ波のような高周波における比誘電率や誘電体損
などを考慮すると、用途は限られたものとなる。
おいては、高周波半導体チップ３０に湿度や温度の影響
を受けやすい性質のものを使用しているため、気密封止
は必須である。したがって、キャップ縁部５５に導体を
形成し、高温半田を用いて気密化している。しかし、構
成素材や用途に応じ、気密封止の必要性が低ければ、ガ
ラスシールを用いてもよく、この場合キャップ縁部に導
体を施す必要はなくなる。同様に、気密封止の必要性が
低ければ、樹脂キャップや樹脂ポッティングを用いても
よい。なお、キャップではなく樹脂ポッティングを使用
した場合、基板高周波回路上および高周波半導体チップ
のギャップも樹脂で満たされてしまう。このため、キャ
ップを用いた場合と違い基板高周波回路および高周波半
導体チップの周囲が大気ではなくなるため、樹脂の高周
波特性を考慮した高周波設計が必要となる。したがっ
て、ミリ波のような高周波における比誘電率や誘電体損
などを考慮すると、用途は限られたものとなる。
【００５２】図１３は、外部端子１７へ延びる信号線１
３とキャップ縁部５５とが交わる部分を拡大した断面図
であり、図１４はその平面図である。信号線１３の上に
は、信号線１３の両側の外縁グランド１５にもかかるよ
うに交差部セラミック層２６およびその上部に交差部導
体層２７が設けられる。このようにして、信号線１３と
導電接合材６０とが短絡しないようにしている。この部
分では、交差部セラミック層２６等により実効誘電率が
変化するので、整合がとれるように信号線１３の幅等を
変えている。
３とキャップ縁部５５とが交わる部分を拡大した断面図
であり、図１４はその平面図である。信号線１３の上に
は、信号線１３の両側の外縁グランド１５にもかかるよ
うに交差部セラミック層２６およびその上部に交差部導
体層２７が設けられる。このようにして、信号線１３と
導電接合材６０とが短絡しないようにしている。この部
分では、交差部セラミック層２６等により実効誘電率が
変化するので、整合がとれるように信号線１３の幅等を
変えている。
【００５３】以上説明したように、本実施の形態におけ
る高周波半導体装置によれば、高周波半導体チップに実
効波長の１／４以下の間隔をおいて周縁バンプを設け、
基板高周波回路の信号線の出入口の所定のエリア内に表
グランドと裏グランドとを接続する導電貫通孔を設けて
いるので、高周波半導体チップ内側の高周波回路を電磁
波的に封止することができる。このため、高周波半導体
装置における高周波設計が容易となり、サイズを小型化
することができる。また、高周波信号線に沿って所定の
エリア内に導電貫通孔群を設けているので、高周波信号
線の電磁波的封止を強化することができる。したがっ
て、高周波半導体チップを収納する高周波パッケージの
設計作成が極めて容易となる。
る高周波半導体装置によれば、高周波半導体チップに実
効波長の１／４以下の間隔をおいて周縁バンプを設け、
基板高周波回路の信号線の出入口の所定のエリア内に表
グランドと裏グランドとを接続する導電貫通孔を設けて
いるので、高周波半導体チップ内側の高周波回路を電磁
波的に封止することができる。このため、高周波半導体
装置における高周波設計が容易となり、サイズを小型化
することができる。また、高周波信号線に沿って所定の
エリア内に導電貫通孔群を設けているので、高周波信号
線の電磁波的封止を強化することができる。したがっ
て、高周波半導体チップを収納する高周波パッケージの
設計作成が極めて容易となる。
【００５４】［実施の形態２］図１５は、本発明の実施
の形態２における高周波半導体装置の断面を示す図であ
る。図１および図２に示す実施の形態１における高周波
半導体装置と比較して、裏グランド１６の下方に基板下
層基材２４を設けた点のみが異なる。したがって、重複
する構成および機能についての詳細な説明は繰返さな
い。このように、基板下層基材２４を設けることによ
り、実施の形態１における高周波半導体装置の効果に加
え、さらにメカニカル的に強度なものとなる。
の形態２における高周波半導体装置の断面を示す図であ
る。図１および図２に示す実施の形態１における高周波
半導体装置と比較して、裏グランド１６の下方に基板下
層基材２４を設けた点のみが異なる。したがって、重複
する構成および機能についての詳細な説明は繰返さな
い。このように、基板下層基材２４を設けることによ
り、実施の形態１における高周波半導体装置の効果に加
え、さらにメカニカル的に強度なものとなる。
【００５５】［実施の形態３］図１６は、本発明の実施
の形態３における高周波半導体装置の断面を示す図であ
る。図１および図２に示す実施の形態１における高周波
半導体装置と比較して、基板高周波回路１２上に複数の
高周波半導体チップ３０ａおよび３０ｂを搭載した点の
みが異なる。したがって、重複する構成および機能の詳
細な説明は繰返さない。実施の形態１における高周波半
導体装置において述べたのと同様に、高周波半導体チッ
プ３０ａおよび３０ｂには高周波信号の実効波長の１／
４以下の間隔で周辺バンプ４１が形成されている。さら
に、高周波半導体チップ３０の信号バンプと信号線１３
とが接続される付近には、周縁バンプ４１から実効波長
の１／４以下の距離で、かつ信号線１３から実効波長の
１／４以下の距離のエリア内に、表グランド１４と裏グ
ランド１６とを接続する導電貫通孔２２が形成されてい
る。
の形態３における高周波半導体装置の断面を示す図であ
る。図１および図２に示す実施の形態１における高周波
半導体装置と比較して、基板高周波回路１２上に複数の
高周波半導体チップ３０ａおよび３０ｂを搭載した点の
みが異なる。したがって、重複する構成および機能の詳
細な説明は繰返さない。実施の形態１における高周波半
導体装置において述べたのと同様に、高周波半導体チッ
プ３０ａおよび３０ｂには高周波信号の実効波長の１／
４以下の間隔で周辺バンプ４１が形成されている。さら
に、高周波半導体チップ３０の信号バンプと信号線１３
とが接続される付近には、周縁バンプ４１から実効波長
の１／４以下の距離で、かつ信号線１３から実効波長の
１／４以下の距離のエリア内に、表グランド１４と裏グ
ランド１６とを接続する導電貫通孔２２が形成されてい
る。
【００５６】高周波半導体チップ３０ａおよび３０ｂの
各々は、周縁バンプ４１によりチップ高周波回路３２か
らの電磁波の放出が封止されているので、従来技術で説
明したような複雑な電磁波吸収ブロックを配置したり、
高周波半導体チップをそれぞれ個別パッケージに収めて
から配線基板に搭載する必要はない。したがって、図１
９または図２０に示す従来の複数の高周波半導体チップ
を搭載した高周波半導体装置と比較して、良好な高周波
特性を発揮することができ、サイズを小型化でき、さら
にコスト面でも有利である。
各々は、周縁バンプ４１によりチップ高周波回路３２か
らの電磁波の放出が封止されているので、従来技術で説
明したような複雑な電磁波吸収ブロックを配置したり、
高周波半導体チップをそれぞれ個別パッケージに収めて
から配線基板に搭載する必要はない。したがって、図１
９または図２０に示す従来の複数の高周波半導体チップ
を搭載した高周波半導体装置と比較して、良好な高周波
特性を発揮することができ、サイズを小型化でき、さら
にコスト面でも有利である。
【００５７】また、図１６には高周波半導体チップを２
個搭載しているが、高周波半導体チップの数がさらに増
えた場合でも、各高周波半導体チップの周縁部に周縁バ
ンプを形成することにより電磁波的な封止が行えるの
で、設計が非常に容易となる。
個搭載しているが、高周波半導体チップの数がさらに増
えた場合でも、各高周波半導体チップの周縁部に周縁バ
ンプを形成することにより電磁波的な封止が行えるの
で、設計が非常に容易となる。
【００５８】なお、実施の形態１〜３における高周波半
導体装置としてミリ波のものを用いて説明したが、ミリ
波よりも低い周波数や、ミリ波より高い周波数の高周波
半導体装置においても本発明を適用できることは言うま
でもない。
導体装置としてミリ波のものを用いて説明したが、ミリ
波よりも低い周波数や、ミリ波より高い周波数の高周波
半導体装置においても本発明を適用できることは言うま
でもない。
【図１】本発明の実施の形態１における高周波半導体装
置の平面図である。
置の平面図である。
【図２】図１に示す高周波半導体装置のＸ−Ｙにおける
断面を示す図である。
断面を示す図である。
【図３】本発明の実施の形態１における高周波半導体装
置のチップ搭載エリアをさらに詳細に説明するための図
である。
置のチップ搭載エリアをさらに詳細に説明するための図
である。
【図４】本発明の実施の形態１における高周波半導体装
置の信号線を拡大した斜視図である。
置の信号線を拡大した斜視図である。
【図５】本発明の実施の形態１における高周波半導体装
置の高周波半導体チップの平面図である。
置の高周波半導体チップの平面図である。
【図６】本発明の実施の形態１における高周波半導体装
置のバンプの他の配置方法を説明するための斜視図であ
る。
置のバンプの他の配置方法を説明するための斜視図であ
る。
【図７】本発明の実施の形態１における高周波半導体装
置の他の高周波半導体チップを説明するための断面図で
ある。
置の他の高周波半導体チップを説明するための断面図で
ある。
【図８】本発明の実施の形態１における高周波半導体装
置のバンプの形状を説明するための図である。
置のバンプの形状を説明するための図である。
【図９】本発明の実施の形態１における高周波半導体装
置の高周波半導体チップの周縁信号バンプと信号線とが
接続される部分を拡大した斜視図である。
置の高周波半導体チップの周縁信号バンプと信号線とが
接続される部分を拡大した斜視図である。
【図１０】本発明の実施の形態１における高周波半導体
装置の外縁グランドとキャップとの接合部を拡大した断
面図である。
装置の外縁グランドとキャップとの接合部を拡大した断
面図である。
【図１１】他の外縁グランドとキャップとを接合する方
法を説明するための断面図である。
法を説明するための断面図である。
【図１２】本発明の実施の形態１における高周波半導体
装置のキャップの斜視図である。
装置のキャップの斜視図である。
【図１３】本発明の実施の形態１における高周波半導体
装置の信号線とキャップ縁部との交差部の断面図であ
る。
装置の信号線とキャップ縁部との交差部の断面図であ
る。
【図１４】本発明の実施の形態１における高周波半導体
装置の信号線とキャップ縁部との交差部の平面図であ
る。
装置の信号線とキャップ縁部との交差部の平面図であ
る。
【図１５】本発明の実施の形態２における高周波半導体
装置の断面を示す図である。
装置の断面を示す図である。
【図１６】本発明の実施の形態３における高周波半導体
装置の断面を示す図である。
装置の断面を示す図である。
【図１７】最初の従来技術における高周波パッケージの
断面を示す図である。
断面を示す図である。
【図１８】２番目の従来技術における高周波パッケージ
の断面を示す図である。
の断面を示す図である。
【図１９】３番目の従来技術における高周波パッケージ
の断面を示す図である。
の断面を示す図である。
【図２０】４番目の従来技術における高周波パッケージ
の断面を示す図である。
の断面を示す図である。
１０ 配線基板 １１ 基板基材 １２ 基板高周波回路 １３ 信号線 １４ 表グランド １５ 外縁グランド １６ 裏グランド １８ 内部端子部 １９ チップ搭載エリア ２０ 周囲領域 ２２ 導電貫通孔 ３０ 高周波半導体チップ ３２ チップ高周波回路 ３７ チップ周縁部 ４１ 周縁バンプ ４２ 周縁信号バンプ ４３ 周縁グランドバンプ ５０ キャップ
Claims (9)
- 【請求項１】 一方の面に第１のグランドを含む基板高
周波回路が形成され、他方の面に第２のグランドが形成
された配線基板と、 チップ高周波回路が形成された高周波半導体チップを囲
むようにチップ周縁部に第１の所定長さ以下の間隔で設
けられたグランドバンプを含む周縁バンプと、 前記高周波半導体チップの信号バンプが接続される信号
線から前記第１の所定長さ以下で、かつ前記周縁バンプ
から前記第１の所定長さ以下の領域に設けられた前記第
１のグランドと前記第２のグランドとを接続する導電貫
通孔とを含む高周波半導体装置。 - 【請求項２】 前記基板高周波回路のチップ搭載エリア
の周囲領域はコプレーナ型線路である、請求項１記載の
高周波半導体装置。 - 【請求項３】 前記第１の所定長さは、高周波信号の実
効波長の１／４である、請求項１または２記載の高周波
半導体装置。 - 【請求項４】 前記周縁バンプは、ワイヤによるバンピ
ングによって形成される、請求項１〜３のいずれかに記
載の高周波半導体装置。 - 【請求項５】 前記高周波半導体チップの一方の面に第
３のグランドを含むチップ高周波回路が形成され、他方
の面に前記第３のグランドとスルーホールで接続される
第４のグランドが形成される、請求項１〜４のいずれか
に記載の高周波半導体装置。 - 【請求項６】 前記高周波半導体装置はさらに、前記信
号線から第２の所定長さ以下の領域に前記第２の所定長
さ以下の間隔で設けられた前記第１のグランドと前記第
２のグランドとを接続する導電貫通孔群を含む、請求項
１〜５のいずれかに記載の高周波半導体装置。 - 【請求項７】 前記第２の所定長さは、高周波信号の実
効波長の１／４である、請求項６記載の高周波半導体装
置。 - 【請求項８】 前記高周波半導体装置はさらに、前記配
線基板の前記基板高周波回路が形成される面を気密封止
するキャップを含む、請求項１〜７のいずれかに記載の
高周波半導体装置。 - 【請求項９】 前記基板高周波回路に複数の高周波半導
体チップが搭載される、請求項１〜８のいずれかに記載
の高周波半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05819298A JP3609935B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波半導体装置 |
| US09/263,934 US6232660B1 (en) | 1998-03-10 | 1999-03-08 | High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip |
| DE69941201T DE69941201D1 (de) | 1998-03-10 | 1999-03-09 | Hochfrequenz-Halbleiteranordnung |
| EP99104616A EP0942470B1 (en) | 1998-03-10 | 1999-03-09 | High-frequency semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05819298A JP3609935B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260966A true JPH11260966A (ja) | 1999-09-24 |
| JP3609935B2 JP3609935B2 (ja) | 2005-01-12 |
Family
ID=13077168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05819298A Expired - Lifetime JP3609935B2 (ja) | 1998-03-10 | 1998-03-10 | 高周波半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6232660B1 (ja) |
| EP (1) | EP0942470B1 (ja) |
| JP (1) | JP3609935B2 (ja) |
| DE (1) | DE69941201D1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016174A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | 多層配線基板 |
| JP2002252298A (ja) * | 2001-02-26 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 配線基板及びそれを用いた半導体装置 |
| JP2003520436A (ja) * | 2000-01-13 | 2003-07-02 | アルファ・インダストリーズ・インク | マイクロ波パッケージ |
| JP2004088067A (ja) * | 2002-06-27 | 2004-03-18 | Kyocera Corp | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
| JPWO2004051746A1 (ja) * | 2002-12-05 | 2006-04-06 | 松下電器産業株式会社 | 高周波回路および高周波パッケージ |
| JP2007165430A (ja) * | 2005-12-12 | 2007-06-28 | Fujitsu Ltd | 回路モジュール |
| JP2009021747A (ja) * | 2007-07-11 | 2009-01-29 | Oki Electric Ind Co Ltd | バンドパス・フィルタ |
| JP2010124217A (ja) * | 2008-11-19 | 2010-06-03 | Nec Corp | 高周波機能素子構造及び高周波機能部品 |
| JP4529110B2 (ja) * | 2001-02-15 | 2010-08-25 | 日本電気株式会社 | 半導体装置 |
| JP2014175513A (ja) * | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | 実装基板、センサーユニット、電子機器および運動体 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492725B1 (en) * | 2000-02-04 | 2002-12-10 | Lumileds Lighting, U.S., Llc | Concentrically leaded power semiconductor device package |
| JP3698305B2 (ja) * | 2000-09-07 | 2005-09-21 | シャープ株式会社 | 高周波モジュールおよびその製造方法 |
| KR100411811B1 (ko) * | 2001-04-02 | 2003-12-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6870273B2 (en) * | 2002-04-29 | 2005-03-22 | Pmc-Sierra, Inc. | High speed I/O pad and pad/cell interconnection for flip chips |
| JP4185499B2 (ja) * | 2005-02-18 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| KR100699488B1 (ko) * | 2005-07-19 | 2007-03-26 | 삼성전자주식회사 | 인덕터를 구비한 패키징 칩 |
| US7613009B2 (en) * | 2006-03-15 | 2009-11-03 | Tdk Corporation | Electrical transition for an RF component |
| JP4888473B2 (ja) * | 2008-11-20 | 2012-02-29 | ソニー株式会社 | 実装基板 |
| FR2951321B1 (fr) * | 2009-10-08 | 2012-03-16 | St Microelectronics Sa | Dispositif semi-conducteur comprenant un guide d'ondes electro-magnetiques |
| EP2698819B1 (en) * | 2011-04-14 | 2019-08-14 | Mitsubishi Electric Corporation | High-frequency package |
| KR102032887B1 (ko) * | 2012-12-10 | 2019-10-16 | 삼성전자 주식회사 | 반도체 패키지 및 반도체 패키지의 라우팅 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479255A (ja) | 1990-07-20 | 1992-03-12 | Fujitsu Ltd | マイクロ波／ミリ波回路用パッケージ |
| US5406125A (en) | 1993-04-15 | 1995-04-11 | Martin Marietta Corp. | Semiconductor device having a metalized via hole |
| DE69401040T2 (de) * | 1993-07-12 | 1997-06-05 | Nec Corp | Gehäusestruktur für Mikrowellenschaltung |
| EP0708481A3 (en) | 1994-10-20 | 1997-04-02 | Hughes Aircraft Co | Improved thermal bumps for higher performance flipchip type monolithic integrated circuits and manufacturing processes |
| EP0718905A1 (en) | 1994-12-21 | 1996-06-26 | Industrial Technology Research Institute | Surface mountable microwave IC package |
| JPH0982826A (ja) | 1995-09-18 | 1997-03-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 |
-
1998
- 1998-03-10 JP JP05819298A patent/JP3609935B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-08 US US09/263,934 patent/US6232660B1/en not_active Expired - Lifetime
- 1999-03-09 EP EP99104616A patent/EP0942470B1/en not_active Expired - Lifetime
- 1999-03-09 DE DE69941201T patent/DE69941201D1/de not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520436A (ja) * | 2000-01-13 | 2003-07-02 | アルファ・インダストリーズ・インク | マイクロ波パッケージ |
| JP4968871B2 (ja) * | 2000-01-13 | 2012-07-04 | スカイワークス・ソリューションズ・インク | マイクロ波パッケージ |
| JP2002016174A (ja) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | 多層配線基板 |
| JP4529110B2 (ja) * | 2001-02-15 | 2010-08-25 | 日本電気株式会社 | 半導体装置 |
| JP2002252298A (ja) * | 2001-02-26 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 配線基板及びそれを用いた半導体装置 |
| JP2004088067A (ja) * | 2002-06-27 | 2004-03-18 | Kyocera Corp | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
| JPWO2004051746A1 (ja) * | 2002-12-05 | 2006-04-06 | 松下電器産業株式会社 | 高周波回路および高周波パッケージ |
| JP2007165430A (ja) * | 2005-12-12 | 2007-06-28 | Fujitsu Ltd | 回路モジュール |
| JP2009021747A (ja) * | 2007-07-11 | 2009-01-29 | Oki Electric Ind Co Ltd | バンドパス・フィルタ |
| JP2010124217A (ja) * | 2008-11-19 | 2010-06-03 | Nec Corp | 高周波機能素子構造及び高周波機能部品 |
| JP2014175513A (ja) * | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | 実装基板、センサーユニット、電子機器および運動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69941201D1 (de) | 2009-09-17 |
| EP0942470B1 (en) | 2009-08-05 |
| EP0942470A2 (en) | 1999-09-15 |
| JP3609935B2 (ja) | 2005-01-12 |
| EP0942470A3 (en) | 2000-07-12 |
| US6232660B1 (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11260966A (ja) | 高周波半導体装置 | |
| US6333552B1 (en) | Millimeter wave semiconductor device | |
| KR100541580B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5235208A (en) | Package for microwave integrated circuit | |
| US6794961B2 (en) | High frequency circuit module | |
| US7436056B2 (en) | Electronic component package | |
| US6204448B1 (en) | High frequency microwave packaging having a dielectric gap | |
| JP2009038696A (ja) | アンテナ付き集積回路パッケージ | |
| US6255730B1 (en) | Integrated low cost thick film RF module | |
| US6489679B2 (en) | High-frequency package | |
| JP4603527B2 (ja) | カプセルを有するモジュール構造の部品 | |
| JP2004128288A (ja) | 半導体装置および電子装置 | |
| US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
| JP2003258142A (ja) | 半導体装置 | |
| TW201315316A (zh) | 配線基板及使用其之高頻模組 | |
| TWI520289B (zh) | 三維波導元件 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| JPH05501332A (ja) | ハイブリッドモジュールの電子実装 | |
| JPH0732227B2 (ja) | マイクロ波回路 | |
| JPH0287701A (ja) | 高周波集積回路用パッケージ | |
| GB2292833A (en) | Microwave integrated circuit and method of fabrication | |
| JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
| Liu et al. | A Low-cost Surface-mountable Transition for High-speed Digital and Wideband Millimeter-wave Packaging Applications | |
| JPH10303332A (ja) | 二重モードマイクロ波ミリメートル波集積回路パッケージ | |
| JPH11163185A (ja) | 高周波半導体素子用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |