JPH0479255A - マイクロ波/ミリ波回路用パッケージ - Google Patents
マイクロ波/ミリ波回路用パッケージInfo
- Publication number
- JPH0479255A JPH0479255A JP2193727A JP19372790A JPH0479255A JP H0479255 A JPH0479255 A JP H0479255A JP 2193727 A JP2193727 A JP 2193727A JP 19372790 A JP19372790 A JP 19372790A JP H0479255 A JPH0479255 A JP H0479255A
- Authority
- JP
- Japan
- Prior art keywords
- package
- opening
- microwave
- circuit
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000007789 sealing Methods 0.000 claims abstract description 11
- 239000011358 absorbing material Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 239000010949 copper Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010521 absorption reaction Methods 0.000 description 5
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Casings For Electric Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
吸収材を有するマイクロ波/ミリ波回路用パッケージに
関し、 パッケージの小形化に影響を受けずに、マイクロ波/ミ
リ波の吸収部材を組込み出来る構造を提供することを目
的とし、 上面を開口し、内部にマイクロ波集積回路(以下MIC
; Micro−wave Integrated C
1rcuit と略す)を収容し、下方や側方に接続端
子を密封して貫設する金属筐体と、マイクロ波/ミリ波
の吸収材からなり、全表面が導体層で被着され、内側面
の所定位置に導体層を除去した所定の開口を有し、前記
金属筐体の開口面を遮蔽して封止する密封蓋から構成す
る。
関し、 パッケージの小形化に影響を受けずに、マイクロ波/ミ
リ波の吸収部材を組込み出来る構造を提供することを目
的とし、 上面を開口し、内部にマイクロ波集積回路(以下MIC
; Micro−wave Integrated C
1rcuit と略す)を収容し、下方や側方に接続端
子を密封して貫設する金属筐体と、マイクロ波/ミリ波
の吸収材からなり、全表面が導体層で被着され、内側面
の所定位置に導体層を除去した所定の開口を有し、前記
金属筐体の開口面を遮蔽して封止する密封蓋から構成す
る。
〔産業上の利用分野]
本発明は、吸収材を有するマイクロ波/ミリ波回路用パ
ッケージに関する。
ッケージに関する。
電子部品の小形化、高性能化に伴い、マイクロ波/ミリ
波の回路構成にMICが使用され、装置の小形化、高周
波化が急速に促進された。
波の回路構成にMICが使用され、装置の小形化、高周
波化が急速に促進された。
マイクロ波/ミリ波のMICを収容するパッケージは、
その使用周波数帯によりその寸法が略決定され、周波数
・が上がるにつれ回路構成寸法は小さくなる方向にあり
、そのパッケージの寸法も小形化となって来る。
その使用周波数帯によりその寸法が略決定され、周波数
・が上がるにつれ回路構成寸法は小さくなる方向にあり
、そのパッケージの寸法も小形化となって来る。
従って、高周波化に伴い特性の変動を抑えるのに、寸法
の高精度や組立の均一性が必要となる。
の高精度や組立の均一性が必要となる。
[従来の技術]
第2図に従来の一例のマイクロ波/ミリ波回路用パッケ
ージを示す。
ージを示す。
MICを収容する遮蔽密封型のパッケージの一例は、第
2図に示す如くで、高周波回路を収容する気密封止構造
の金属筺体25は、鋼材の基板26と、基板26の面に
立設する四角形の枠27とからなり、この枠27の開口
に密封蓋45を被せ密着させて、パッケージ15が完成
する。
2図に示す如くで、高周波回路を収容する気密封止構造
の金属筺体25は、鋼材の基板26と、基板26の面に
立設する四角形の枠27とからなり、この枠27の開口
に密封蓋45を被せ密着させて、パッケージ15が完成
する。
この金属筺体25の内部と外部を接続するために、枠2
7を貫通して接続端子35が設けである。
7を貫通して接続端子35が設けである。
接続端子35は、セラミック材にメタライズして導体を
同軸型或いはマイクロストリップラインに形成させた貫
通端子である。
同軸型或いはマイクロストリップラインに形成させた貫
通端子である。
増幅器を構成する高周波回路は、金属筐体25の基板2
6の上にダイボンディングした1個の半導体のペアチッ
プ91と、これを挟んで入力回路基板95と出力回路基
板96が直列に接続してなり、基板26の内面に並べて
固着し、ワイヤボンディングにて接続し、両端は接続端
子35と接続する。
6の上にダイボンディングした1個の半導体のペアチッ
プ91と、これを挟んで入力回路基板95と出力回路基
板96が直列に接続してなり、基板26の内面に並べて
固着し、ワイヤボンディングにて接続し、両端は接続端
子35と接続する。
電力供給は、外部から接続端子35に供給されたバイア
ス電圧を、ペアチップ91に必要な電圧に変換するバイ
アス回路を経て行われ、バイアス回路は別の1個のバイ
アス回路基板97に構成され、基板25の内面、高周波
回路の片側に並べて固着させ、接続端子35、ペアチッ
プ91、入出力回路基板95゜96の接続パッドとワイ
ヤボンディング接続している。
ス電圧を、ペアチップ91に必要な電圧に変換するバイ
アス回路を経て行われ、バイアス回路は別の1個のバイ
アス回路基板97に構成され、基板25の内面、高周波
回路の片側に並べて固着させ、接続端子35、ペアチッ
プ91、入出力回路基板95゜96の接続パッドとワイ
ヤボンディング接続している。
又、金属板の密封蓋45で封止した際に、筐体が特定周
波数の共振を発生し、特性変動を来す場合があり、これ
を解決するために、内側面の所定位置に不要波を吸収す
る吸収部材8を接着させて、特性変動を軽減する構造と
しである。
波数の共振を発生し、特性変動を来す場合があり、これ
を解決するために、内側面の所定位置に不要波を吸収す
る吸収部材8を接着させて、特性変動を軽減する構造と
しである。
[発明が解決しようとする課題〕
しかしながら、
■ 回路の高周波化に伴う、パッケージ15の小形化に
より、吸収部材8の大きさ、取付は位置が自ずから制限
を受ける。
より、吸収部材8の大きさ、取付は位置が自ずから制限
を受ける。
■ 従って、最適吸収効果を発揮出来なくなり、特性変
動の抑制が不十分にしか得られなくなる恐れがある。
動の抑制が不十分にしか得られなくなる恐れがある。
等の問題点がある。
本発明は、かかる問題点に鑑みて、パッケージの小形化
に影響を受けずに、マイクロ波/ミリ波の吸収部材を組
込み出来る構造を提供することを目的とする。
に影響を受けずに、マイクロ波/ミリ波の吸収部材を組
込み出来る構造を提供することを目的とする。
〔課題を解決するための手段]
上記目的は、第1図に示す如く、
上面を開口し、内部にMIC9を収容し、下方や側方に
接続端子3を密封して貫設する金属筐体2と、マイクロ
波/ミリ波の吸収材からなり、全表面が導体層5で被着
され、内側面の所定位置に導体層5を除去した所定の開
口6を有し、前記金属筐体2の開口面を遮蔽して封止す
る密封蓋4とからなる、本発明のマイクロ波/ミリ波回
路用パッケージにより達成される。
接続端子3を密封して貫設する金属筐体2と、マイクロ
波/ミリ波の吸収材からなり、全表面が導体層5で被着
され、内側面の所定位置に導体層5を除去した所定の開
口6を有し、前記金属筐体2の開口面を遮蔽して封止す
る密封蓋4とからなる、本発明のマイクロ波/ミリ波回
路用パッケージにより達成される。
即ち、密封蓋4が吸収材にて出来ており、その間口6の
位置と大きさを選択することにより、その位置にその開
口大きさの吸収部材が取付けられた如くなり、パッケー
ジ1の実装空間を吸収部材が占有することはないので、
小形化に影響を受けずに、充分の吸収効果が発揮出来る
。
位置と大きさを選択することにより、その位置にその開
口大きさの吸収部材が取付けられた如くなり、パッケー
ジ1の実装空間を吸収部材が占有することはないので、
小形化に影響を受けずに、充分の吸収効果が発揮出来る
。
マイクロ波/ミリ波の吸収材は、例えば、硬質プラスチ
ックのFRPやカーボニル鉄が硬い種類の材料としてあ
り、平板の蓋に加工は容易であり、更に、表面に金の導
体層5を蒸着或いは鍍金して被着させることが出来る。
ックのFRPやカーボニル鉄が硬い種類の材料としてあ
り、平板の蓋に加工は容易であり、更に、表面に金の導
体層5を蒸着或いは鍍金して被着させることが出来る。
又、表面に被着した導体層5により、金属筺体2の開口
面に半田付等で封止が確実に行えると共に、内面の導体
層5で実装空間を電気的に仕切り、更に、外側の導体層
5で遮蔽が行える。
面に半田付等で封止が確実に行えると共に、内面の導体
層5で実装空間を電気的に仕切り、更に、外側の導体層
5で遮蔽が行える。
かくして、パッケージの小形化に影響を受けずに、マイ
クロ波/ミリ波の吸収部材を組込み出来る構造を提供す
ることが可能となる。
クロ波/ミリ波の吸収部材を組込み出来る構造を提供す
ることが可能となる。
以下図面に示す実施例によって本発明を具体的に説明す
る。全図を通し同一符号は同一対象物を示す。第1図に
本発明の一実施例を示す。
る。全図を通し同一符号は同一対象物を示す。第1図に
本発明の一実施例を示す。
本実施例は、50 GHz帯のミリ波用回路パッケージ
に適用したもので、パッケージ1は、第1図に示す如く
、実装空間として2X10X厚0.8 mで、長手方向
両側に2個づつの接続端子3を配設した、上面開口の鋼
材に全鍍金を行った金属筐体2と、この開口面を封止す
る密封蓋4とからなり、密封蓋4は、吸収材の硬質プラ
スチックFRP板に、表面を金蒸着して導体層5を被着
したもので、更に、内側面の所定位置の導体層5を所定
形状に研削して開口6を設けである。
に適用したもので、パッケージ1は、第1図に示す如く
、実装空間として2X10X厚0.8 mで、長手方向
両側に2個づつの接続端子3を配設した、上面開口の鋼
材に全鍍金を行った金属筐体2と、この開口面を封止す
る密封蓋4とからなり、密封蓋4は、吸収材の硬質プラ
スチックFRP板に、表面を金蒸着して導体層5を被着
したもので、更に、内側面の所定位置の導体層5を所定
形状に研削して開口6を設けである。
この間口6の形状、位置は、構成するミリ波用回路によ
り異なり、四角形、円形、三角形等ある。
り異なり、四角形、円形、三角形等ある。
金属筺体2には、半導体回路のペアチップ91を直接所
定位置にダイボンディングし、セラミック基板に回路形
成したMIC9も接地導体面をダイボンディングさせ、
各々間及び接続端子3とを金線でワイヤボンディング接
続して回路を構成する。
定位置にダイボンディングし、セラミック基板に回路形
成したMIC9も接地導体面をダイボンディングさせ、
各々間及び接続端子3とを金線でワイヤボンディング接
続して回路を構成する。
この際、筐体内部に固有の周波数による不要な共振等を
生じて、これにより特性に変動を来すことがあり、この
不要周波数の吸収を開口6の位置と形状を変えて、特性
への影響が最小かつ吸収が最大となるように実験的に求
める。
生じて、これにより特性に変動を来すことがあり、この
不要周波数の吸収を開口6の位置と形状を変えて、特性
への影響が最小かつ吸収が最大となるように実験的に求
める。
上記実施例は一例を示し、各部の形状、寸法、材は上記
のものに限定するものではない。
のものに限定するものではない。
又、ミリ波用回路パッケージに適用したが、周波数帯に
拘るものでなく、マイクロ波回路用パッケージにも適用
出来ることは明らかである。
拘るものでなく、マイクロ波回路用パッケージにも適用
出来ることは明らかである。
以上の如く、本発明により、パッケージの小形化に影響
を受けずに、マイクロ波/ミリ波の吸収部材を組込み出
来るパッケージ構造が得られ、極めて取扱易く、パッケ
ージの小形化、回路の高周波化に寄与すること大である
。
を受けずに、マイクロ波/ミリ波の吸収部材を組込み出
来るパッケージ構造が得られ、極めて取扱易く、パッケ
ージの小形化、回路の高周波化に寄与すること大である
。
第1図は本発明の一実施例、
第2図は従来の一例のマイクロ波/ミリ波回路用パッケ
ージである。 図において、 1.15はパッケージ、 2,25は金属筐体、3.
35は接続端子、 4,45は密封蓋、5は導体層
、 6は開口、 8は吸収部材、 9はMIC。 26は基板、 27は枠、 91はペアチップ、 95は入力回路基板、96は
出力回路基板、 97はバイアス回路基板である。 本発明の一ズ速1タ1 第 J 回
ージである。 図において、 1.15はパッケージ、 2,25は金属筐体、3.
35は接続端子、 4,45は密封蓋、5は導体層
、 6は開口、 8は吸収部材、 9はMIC。 26は基板、 27は枠、 91はペアチップ、 95は入力回路基板、96は
出力回路基板、 97はバイアス回路基板である。 本発明の一ズ速1タ1 第 J 回
Claims (1)
- 【特許請求の範囲】 上面を開口し、内部にマイクロ波集積回路(9)を収容
し、下方や側方に接続端子(3)を密封して貫設する金
属筺体(2)と、 マイクロ波/ミリ波の吸収材からなり、全表面が導体層
(5)で被着され、内側面の所定位置に該導体層(5)
を除去した所定の開口(6)を有し、前記金属筐体(2
)の開口面を遮蔽して封止する密封蓋(4)とから成る
ことを特徴とするマイクロ波/ミリ波回路用パッケージ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2193727A JPH0479255A (ja) | 1990-07-20 | 1990-07-20 | マイクロ波/ミリ波回路用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2193727A JPH0479255A (ja) | 1990-07-20 | 1990-07-20 | マイクロ波/ミリ波回路用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0479255A true JPH0479255A (ja) | 1992-03-12 |
Family
ID=16312800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2193727A Pending JPH0479255A (ja) | 1990-07-20 | 1990-07-20 | マイクロ波/ミリ波回路用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0479255A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232660B1 (en) | 1998-03-10 | 2001-05-15 | Sharp Kabushiki Kaisha | High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip |
JP2011044847A (ja) * | 2009-08-20 | 2011-03-03 | Oki Electric Industry Co Ltd | 多層回路及びパッケージ |
-
1990
- 1990-07-20 JP JP2193727A patent/JPH0479255A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232660B1 (en) | 1998-03-10 | 2001-05-15 | Sharp Kabushiki Kaisha | High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip |
JP2011044847A (ja) * | 2009-08-20 | 2011-03-03 | Oki Electric Industry Co Ltd | 多層回路及びパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7217993B2 (en) | Stacked-type semiconductor device | |
JP2894325B2 (ja) | 電子回路のシールド構造 | |
CN206835541U (zh) | 板级屏蔽件、电子装置、系统级封装模块和屏蔽模块 | |
US9177881B2 (en) | High-frequency semiconductor package and high-frequency semiconductor device | |
TWI605564B (zh) | 封裝結構及其製法 | |
KR20040020948A (ko) | 전자 패키지 및 이의 제조 방법 | |
JP2005086603A (ja) | 電子部品モジュールおよびその製造方法 | |
JP2000058691A (ja) | ミリ波半導体装置 | |
US6232660B1 (en) | High-frequency semiconductor device provided with peripheral bumps on chip periphery that surround high-frequency semiconductor chip | |
JP2004342949A (ja) | 電子部品モジュール | |
JP2007287916A (ja) | 電子部品パッケージ | |
JPS59132635A (ja) | 電力半導体用のカプセル密封箱 | |
JP2008244289A (ja) | 電磁シールド構造 | |
JP2001085569A (ja) | 高周波回路装置 | |
JPH0223035Y2 (ja) | ||
US6531775B1 (en) | High-frequency module | |
US11373960B2 (en) | Electronic component module | |
JP2004342948A (ja) | 電子部品モジュール | |
JPH0479255A (ja) | マイクロ波/ミリ波回路用パッケージ | |
JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
JPH0287701A (ja) | 高周波集積回路用パッケージ | |
JPH07307605A (ja) | 複合高周波回路モジュール | |
JP7298265B2 (ja) | 集積回路パッケージ | |
CN220382081U (zh) | 一种金属封装壳体和金属封装结构 | |
JP3127645B2 (ja) | パッケージ構造 |