TWI520289B - 三維波導元件 - Google Patents

Description

三維波導元件

本揭露係關於一種波導元件，特別是一種三維波導元件。

自積體電路的發明創造以來，半導體技術不斷地發展，因此使得各種電子元件的體積得以縮減以及積體電路的堆疊密度得以增加。此整合密度之增進來自於微縮晶片最小尺寸的一再縮小化，其允許了更多元件整合至所給予之晶片面積中。

積體電路堆疊密度實質上是朝二維方面去改進。雖然微影技術的進步使得二維積體電路有很大的進展，但是增加堆疊密度在二維結構仍然有許多物理限制，其中之一就是需要最小的尺寸來形成這些元件。當更多元件形成在晶片時，則需要更複雜的設計。

此外，在過去的技術往往只能做同樣製程的電路整合，也就是同質整合，但並非所有的電路都可以使用相同的製程製造，因此許多類比電路以及記憶體都不能夠使用同一種製程方式製造。如果要同時使用這些功能，勢必只能購買另一片晶片來進行整合。

為解決上述之製程限制，因而發展出三維積體電路(three-dimensional integrated circuit,3D-IC)，三維積體電路是一種可以增加積體電路密度的技術，藉由以垂直互連的方式提高封裝密度，除了滿足尺寸微縮的條件外，將不同功能或材質的薄型晶片緊密的連結，提供了異質整合的可行性。

然而，對於三維半導體元件，一般傳統上藉由微凸塊(Microbumps)以連接不同層的元件，在微波電路應用中，半導體元 件連接之間容易產生不連續效應而造成高頻損耗。因此，在毫米波頻段，一些在低頻電路中常使用的傳輸方式，例如微帶線、帶狀線等，都因為損耗而無法應用在三維的積體電路中。

本揭露提出一種三維波導元件，利用波導作為不同層電路或者半導體元件間的電性傳遞介質，以減少半導體元件間高頻傳輸所造成的損失。

本發明揭示一種三維波導元件，包括一第一基板、一第二基板以及一第一訊號屏蔽部；第一基板具有一第一表面與一第二表面，第一表面形成有第一金屬層，第二表面上形成有第二金屬層，第二金屬層中形成第一槽孔；第二基板具有第一表面與第二表面，第一表面形成有第三金屬層，第二表面上形成有第四金屬層，第三金屬層中形成第二槽孔，第二槽孔係對應於第一槽孔；第一訊號屏蔽部配置於第一槽孔與第二槽孔之周圍，且第一訊號屏蔽部分別連接第二金屬層與第三金屬層；及波導元件使第一訊號屏蔽部環繞於波導元件周邊。

本發明之另一實施例所揭露之一種三維波導元件，包括包括一第一基板、一第二基板以及一第一訊號屏蔽部；第一基板具有第一表面與第二表面，第一表面形成有第一金屬層，第二表面上形成有第二金屬層，第二金屬層中形成第一槽孔；第二基板具有一第一表面與第二表面，第一表面形成有第三金屬層，第二表面上形成有第四金屬層，第三金屬層中形成第二槽孔，第二槽孔係對應於第一槽孔；及波導元件位於第一基板與第二基板間，且連 接於第一槽孔與第二槽孔間。

本發明之另一實施例所揭露之一種三維波導元件，包括一第一基板、一第二基板、一第三基板、一第一訊號屏蔽部、一第二訊號屏蔽部、一第一波導以及一第二波導；第一基板具有第一表面與第二表面，第一表面形成有第一金屬層，第二表面上形成有第二金屬層，第二金屬層中形成第一槽孔；第二基板具有第一表面與第二表面，第一表面形成有第三金屬層，第二表面上形成有第四金屬層，第三金屬層中形成第二槽孔；第三基板具有第一表面與第二表面，第一表面形成有第五金屬層，第二表面上形成有第六金屬層，第五金屬層中形成第三槽孔，第六金屬層中形成第四槽孔，其中第一槽孔與第三槽孔係對應地配置，第二槽孔與第四槽孔係對應地配置；第一訊號屏蔽部，配置於第一槽孔與第三槽孔之周圍，第一訊號屏蔽分別連接第一基板之第二金屬層與第三基板之第五金屬層；第二訊號屏蔽部，配置於第二槽孔與第四槽孔之周圍，第二訊號屏蔽部分別連接第三基板之第六金屬層與第二基板之第三金屬層；第一波導元件，位於第一基板與第三基板間，使第一訊號屏蔽部環繞於第一波導元件周邊；及第二波導元件，位於第二基板與第三基板間，使第二訊號屏蔽部環繞於第二波導元件周邊。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本揭露之精神與原理，並且提供本揭露之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本揭露之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本揭露之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本揭露相關之目的及優點。以下之實施例係進一步詳細說明本揭露之觀點，但非以任何觀點限制本揭露之範疇。

請參考『第1圖』係為實施例所揭露之一種三維波導元件100的結構圖。而『第2圖』係繪示『第1圖』所揭露之三維波導元件100的立體圖。實施例所揭露之三維波導元件100，係利用波導元件來作為連結第一基板101與第二基板102間的垂直結構。波導因具有高品質因數及低損耗的特色，因此，實施例所揭露之三維波導元件100可被預期地應用於微波電路中。

如『第1圖』及『第2圖』所示，其中『第1圖』係繪示具有雙層基板結構堆疊的三維波導元件100，三維波導元件100包括有第一基板101、第二基板102以及第一訊號屏蔽部103。如圖所示，第一基板101具有第一表面與第二表面，其中第一表面形成有第一金屬層111，第二表面上形成有第二金屬層112，第一槽孔11係形成於第二金屬層112中。第二基板102具有一第一表面與一第二表面，其中第一表面形成有一第三金屬層113，第二表面上形成有一第四金屬層114，其中一第二槽孔12形成於第三金屬層113中。第二槽孔12與第一槽孔11係對應地配置，第一槽孔11及第二槽孔12的形狀可為多邊形或任意形狀。其中該波導元件20使一第一訊號屏蔽部103圍繞於該波導元件20周邊，以防止訊號 洩漏。其中該波導元件20為一空氣、玻璃或介質材料。依『第1圖』及『第2圖』所示，該波導元件20為一空氣。

在另一實施例中，如『第3圖』所示，該波導元件30設置於該第一基板101與該第二基板102間，且連接該第一槽孔11與該第二槽孔12間。其中該波導元件30更包括有一第一訊號屏蔽部123圍繞於該波導元件30周邊或附著於該波導元件30上，以防止訊號洩漏。其中該波導元件30可為一玻璃。由於玻璃為一介電材料，因此與外部空氣的介電質不同，當訊號經由玻璃傳遞時，遇到外部空氣之不同介電質而會反射，使訊號不致洩漏。第一訊號屏蔽部123可為一金屬薄膜。除了玻璃之外，也可以使用介質材料。

如『第1圖』至『第3圖』所示，在一實施例中，該第一訊號屏蔽部103可設置於第一槽孔11或第二槽孔12周圍，透過這樣的配置，當第一基板101與第二基板102堆疊時，第一訊號屏蔽部103與第一槽孔11及第二槽孔12以及該波導元件20、30，例如空氣或玻璃等，以作為第一基板101與第二基板102之間的訊號溝通。其中該第一訊號屏蔽部103、123位於且直接連接該第二金屬層112與該第三金屬層113。該波導元件20、30的結構可提供較好的傳播特性並減少高頻傳輸造成的損失。

在此說明，前述實施例中的金屬層在圖式中看起來比較厚，這是為了能夠清楚表示起見，並非用以限定金屬層實際上的厚度。

在一實施例中，第一訊號屏蔽部103係以多數個導電元件的結構形成並以環狀排列結構構成類似金屬牆之結構，其中每一導 電元件相互間隔一預定距離，以圍繞第一槽孔11或第二槽孔12之周圍，其中所間隔之預定距離小於1/4波長，如『第1圖』所示之結構。導電元件可採用凸塊或錫球等金屬材料形成，但不限於前述錫金屬材料，其它如銅等亦可。凸塊或錫球之材料也可採用導電高分子材料。其中導電元件可連接該第二金屬層112與該第三金屬層113。在另一實施例中，導電元件亦可彼此相連接構成環狀金屬牆結構。在另一實施例中，第一訊號屏蔽部103係為環繞第一槽孔11與第二槽孔12周圍的連續性或間歇性之環狀金屬牆，金屬牆之材料係為金屬或導電高分子材料。

在一實施例中，為了防止訊號從基板洩漏，因此在第一基板101中形成第二訊號屏蔽部104及第三訊號屏蔽部105，在第二基板102中亦形成第四訊號屏蔽部106及第五訊號屏蔽部107。當然這邊的訊號屏蔽部的數量與位置係為示例性的說明，其配置與數量只要能夠防止訊號從基板洩漏即可，並非用以限定一基板中只能配置兩組訊號屏蔽部。

設置於第一基板101中的第二訊號屏蔽部104與第三訊號屏蔽部105及第二基板102的第四訊號屏蔽部106與第五訊號屏蔽部107亦可減少訊號傳輸時的損失。在一實施例中，第二訊號屏蔽部104、第三訊號屏蔽部105、第四訊號屏蔽部106與第五訊號屏蔽部107包括有複數個導電元件，導電元件以直線排列或根據需求作任意形狀排列，以屏蔽訊號。導電元件可採用導孔(via)或直通矽晶穿孔(Through-Silicon Via)或導通孔等結構設計的金屬柱狀物，其中每一複數個導電元件相互間隔一預定距離，其中 所間隔之預定距離小於1/4波長，或者可彼此相連接形成金屬牆結構。導電元件之材料採用金屬或導電高分子材料。在另一實施例中，第一基板101中的第二訊號屏蔽部104與第三訊號屏蔽部105及第二基板102的第四訊號屏蔽部106與第五訊號屏蔽部107也可使用導電元件間歇地或連續地連接一起的金屬牆或導通孔金屬柱狀物來形成。其中該導電元件均設置於各基板內部，以防止訊號洩漏。第一基板101中的第二訊號屏蔽部104與第三訊號屏蔽部105及第二基板102的第四訊號屏蔽部106與第五訊號屏蔽部107同樣可以適用於『第3圖』的所示之結構。以下的實施例中所的提到的基板中的訊號屏蔽部同樣可以應用本實施例的說明。

在一實施例中，前述實施例的三維波導元件可由印刷電路板(PCB)製程、低溫共燒多層陶瓷(LTCC)製程、薄膜製程、厚膜製程或者其他半導體元件製程來製作。在一實施例中，第一基板101及第二基板102可為無機材料、有機材料或者複合材料，無機材料係包含三五族材料、Si、SiGe、玻璃、陶瓷等材料，而複合材料係為由金屬材料、陶瓷材料或高分子材料等兩種或兩種以上的材料經過複合製程而製備的多相材料。以下的實施例中所的提到的基板同樣可以應用本實施例的基板的材料。

前述實施例所揭露的波導元件亦可應用於多層的結構，如下所述。

請參考『第4圖』，係為另一實施例所揭露之一種三維波導元件200的結構圖。『第5圖』係為『第4圖』所揭露之具有複數個雙層基板結構堆疊的三維波導元件200的立體圖。本實施例之三 維波導元件200包括有第一基板201、第二基板202、第三基板203以及第一訊號屏蔽部204與205。本實施例說明連結第一基板201、第二基板202、第三基板203間的垂直傳輸結構。第三基板203係配置於第一基板201與第二基板202之間。

如圖所示，第一基板201具有第一表面與第二表面，其中第一表面形成有第一金屬層211，第二表面上形成有第二金屬層212，第一槽孔21係形成於第二金屬層212中。第二基板202具有第一表面與第二表面，其中第一表面形成有第三金屬層213，第二表面上形成有第四金屬層214，其中一第二槽孔22形成於第三金屬層213中。第三基板203具有第一表面與第二表面，其中第一表面形成有第五金屬層215，第二表面上形成有第六金屬層216，其中第三槽孔23形成於第五金屬層215中，第四槽孔24形成於第六金屬層216中。第一槽孔21與第三槽孔23係對應地配置，第二槽孔22與第四槽孔24係對應地配置，這些槽孔供第一波導元件25、第二波導元件26分別連接一起。亦即第一波導元件位於該第一基板與該第三基板間，使該第一訊號屏蔽部環繞於該第一波導元件周邊。第二波導元件位於該第二基板與該第三基板間，使該第二訊號屏蔽部環繞於該第二波導元件周邊。第一波導元件與第二波導元件，與前述實施例類似，可為空氣、玻璃或介質材料。

第一訊號屏蔽部204，配置於該第一槽孔21與該第三槽孔23之周圍，第一訊號屏蔽部204分別連接第二金屬層212與第五金屬層215。第二訊號屏蔽部205，配置於該第二槽孔22與該第四 槽孔24之周圍，第二訊號屏蔽部205分別連接第六金屬層216與第三金屬層213。

同樣地，為了防止訊號從基板洩漏，因此在第一基板201中形成第三訊號屏蔽部221及第四訊號屏蔽部222，第二基板202中形成第五訊號屏蔽部223及第六訊號屏蔽部224，並且在第三基板203中亦形成第七訊號屏蔽部225及第八訊號屏蔽部226。這邊的訊號屏蔽部的功能、作用與配置與前述第1、2圖實施例類似，在此不再進一步說明。同樣地，第一訊號屏蔽部204與第二訊號屏蔽部205的功能、作用與配置與前述實施例類似，也不再進一步說明。

請參考『第6圖』，係為本揭露所揭露之一具有多層結構的三維波導元件200的立體圖，主要說明波導元件的位置配置可依據實際需求調整。本實施例與『第5圖』的實施例類似，不同之處在於將第二波導元件26配置於第二基板202的另一側。

請參考『第7圖』，係為另一實施例所揭露之一種三維波導元件200的示意圖。大部分結構與『第4圖』之實施例類似，不同之處在於波導元件的結構。在此實施例中，第一波導元件31設置於第一基板201與第三基板203間，且連接第一槽孔21與第三槽孔23間。第一波導元件31更包括有一第一訊號屏蔽部227圍繞於第一波導元件31周邊或附著於第一波導元件31上，以防止訊號洩漏。第二波導元件32設置於第二基板202與第三基板203間，且連接第二槽孔22與第四槽孔24間。第二波導元件32更包括有一第二訊號屏蔽部228圍繞於第二波導元件32周邊或附著於第二 波導元件32上，以防止訊號洩漏。

其中第一波導元件31與第二波導元件32可為一玻璃。由於玻璃為一介電材料，因此與外部空氣的介電質不同，當訊號經由玻璃傳遞時，遇到外部空氣之不同介電質而會反射，使訊號不致洩漏。第一訊號屏蔽部227與第二訊號屏蔽部228可為一金屬薄膜。第一波導元件31與第二波導元件32除了使用玻璃之外，也可以使用介質材料。

在前述的實施例中，例如是『第1圖』之實施例中，第一基板101可以是天線，此時第二基板102可為濾波器，當然反之亦可。而另一實施例中第一基板101可以是積體電路，而第二基板102係為一般的基板，也可是積體電路。

以下說明實施例的模擬結果。參考『第8圖』，係為一般三維積體電路300的垂直連接的結構，整個元件的尺寸是4530μm×1500μm。第一基板301與第二基板302係透過導電元件303連接，第一基板301之第一表面上配置有一微帶線304，第二表面則形成有金屬層306，第二基板302之第一表面上配置有一微帶線308，第二表面則形成有金屬層309，微帶線304透過玻璃導通孔(Through Glass Via，TGV)305連接到導電元件303。

『第9圖』係為實施例之三維波導元件310的模擬結構，整個元件的尺寸是4530μm×1620μm。金屬層311a、311b、312以及基板321模擬前述實施例之第一基板之結構，金屬層313、314a、314b以及基板322模擬前述實施例之第二基板之結構，而金屬層311a及311b中間有介電層311c，導通孔317導通金屬層311a 及311b及312。金屬層314a及314b中間有介電層314c，導通孔318導通金屬層313及314a及314b，而為簡化圖式，圖式中並未顯示導通的情形。特別說明，模擬結構中的金屬層311a、311b以及金屬層314a、314b為兩層結構，主要是製程上的考量，實際上以前述的實施例中的一層金屬層即可達到效果。凸塊315為前述實施例之第一訊號屏蔽部，導通孔317、318模擬前述實施例基板中的訊號屏蔽部。前述實施例之槽孔319的配置則如『第10圖』所示。

『第11圖』是模擬結果，採用SONNET SOFTWARE公司之電磁模擬軟體進行模擬，模擬比較一般三維元件的垂直連線及採用波導結構的三維波導元件的電氣特性。曲線401係為採用波導結構的三維波導元件得模擬結果，曲線402係為一般三維元件的模擬結果。本設計所使用的頻率範圍為57~64GHz，在相同長度的傳輸結構下，本揭露的三維波導元件301傳輸耗損小於1.1dB，一般三維積體電路300傳輸耗損小於1.8dB，因此實施所揭露之三維波導元件具有較低的傳輸損耗。

在毫米波頻段，一些低頻常用傳輸方式，例如微帶線、帶狀線等都因損耗太大而無法使用，而波導(Waveguides)具有高品質因數及低損耗的特色，成為較合適的傳輸方式。一般傳統上三維半導體藉由微凸塊(Microbumps)直接連線，容易造成高頻損耗，因此本揭露將波導的技術運用於半導體元件間。波導元件的結構可減少半導體元件間高頻傳輸所造成的損失，波導除了提供良好的傳播特性外，其高品質因數的特性可用來設計為天線、濾波器等積 體被動元件並配合垂直方向訊號傳輸的波導作上下積體波導元件的整合，可縮小電路尺寸。

根據本揭露之三維波導元件，其提出在半導體元件間利用波導的技術概念，將凸塊做適當位置的排列，形成連接兩個半導體元件的金屬牆，作為兩個半導體元件間的高頻傳輸結構，以減少高頻傳輸的損耗。

雖然本揭露以前述之實施例揭露如上，然其並非用以限定本揭露。在不脫離本揭露之精神和範圍內，所為之更動與潤飾，均屬本揭露之專利保護範圍。關於本揭露所界定之保護範圍請參考所附之申請專利範圍。

11‧‧‧第一槽孔

12‧‧‧第二槽孔

20‧‧‧波導元件

21‧‧‧第一槽孔

22‧‧‧第二槽孔

23‧‧‧第三槽孔

24‧‧‧第四槽孔

25‧‧‧第一波導元件

26‧‧‧第二波導元件

30‧‧‧波導元件

31‧‧‧第一波導元件

32‧‧‧第二波導元件

100‧‧‧三維波導元件

101‧‧‧第一基板

102‧‧‧第二基板

103‧‧‧第一訊號屏蔽部

111‧‧‧第一金屬層

112‧‧‧第二金屬層

113‧‧‧第三金屬層

114‧‧‧第四金屬層

104‧‧‧第二訊號屏蔽部

105‧‧‧第三訊號屏蔽部

106‧‧‧第四訊號屏蔽部

107‧‧‧第五訊號屏蔽部

123‧‧‧第一訊號屏蔽部

200‧‧‧三維波導元件

201‧‧‧第一基板

202‧‧‧第二基板

203‧‧‧第三基板

204‧‧‧第一訊號屏蔽部

205‧‧‧第二訊號屏蔽部

211‧‧‧第一金屬層

212‧‧‧第二金屬層

213‧‧‧第三金屬層

214‧‧‧第四金屬層

215‧‧‧第五金屬層

216‧‧‧第六金屬層

221‧‧‧第三訊號屏蔽部

222‧‧‧第四訊號屏蔽部

223‧‧‧第五訊號屏蔽部

224‧‧‧第六訊號屏蔽部

225‧‧‧第七訊號屏蔽部

226‧‧‧第八訊號屏蔽部

227‧‧‧第一訊號屏蔽部

228‧‧‧第二訊號屏蔽部

300‧‧‧三維積體電路

301‧‧‧第一基板

302‧‧‧第二基板

303‧‧‧凸塊

304‧‧‧微帶線

305‧‧‧玻璃導通孔

306‧‧‧金屬層

308‧‧‧微帶線

309‧‧‧金屬層

310‧‧‧三維波導元件

311a‧‧‧金屬層

311b‧‧‧金屬層

311c‧‧‧介電層

312‧‧‧金屬層

313‧‧‧金屬層

314a‧‧‧金屬層

314b‧‧‧金屬層

314c‧‧‧介電層

315‧‧‧凸塊

317‧‧‧導通孔

318‧‧‧導通孔

319‧‧‧槽孔

321‧‧‧基板

322‧‧‧基板

401‧‧‧曲線

402‧‧‧曲線

第1圖，係為實施例所揭露之三維波導元件之結構圖。

第2圖，係為實施例所揭露之三維波導元件之立體圖。

第3圖，係為另一實施例所揭露之三維波導元件之結構圖。

第4圖，係為另一實施例所揭露之三維波導元件之結構圖。

第5圖，係為另一實施例所揭露之三維波導元件之立體圖。

第6圖，係為另一實施例所揭露之三維波導元件之立體圖。

第7圖，係為另一實施例所揭露之三維波導元件之結構圖。

第8圖，係為一般三維積體電路的垂直連接的模擬結構。

第9圖，係為實施例的模擬結構。

第10圖，係為第8圖實施例的槽孔配置。

第11圖，係為本揭露所揭露之三維波導元件之模擬結果。

11‧‧‧第一槽孔

12‧‧‧第二槽孔

20‧‧‧波導元件

100‧‧‧三維波導元件

101‧‧‧第一基板

102‧‧‧第二基板

103‧‧‧第一訊號屏蔽部

104‧‧‧第二訊號屏蔽部

105‧‧‧第三訊號屏蔽部

106‧‧‧第四訊號屏蔽部

107‧‧‧第五訊號屏蔽部

111‧‧‧第一金屬層

112‧‧‧第二金屬層

113‧‧‧第三金屬層

114‧‧‧第四金屬層

Claims (40)

1. 一種三維波導元件，其包括：一第一基板，該第一基板具有一第一表面與一第二表面，該第一表面形成有一第一金屬層，該第二表面上形成有一第二金屬層，該第二金屬層中形成一第一槽孔；一第二基板，該第二基板具有一第一表面與一第二表面，該第一表面形成有一第三金屬層，該第二表面上形成有一第四金屬層，該第三金屬層中形成一第二槽孔，該第二槽孔係對應於該第一槽孔；一第一訊號屏蔽部，配置於該第一槽孔與該第二槽孔之周圍，且該第一訊號屏蔽部分別連接該第二金屬層與該第三金屬層，該第一訊號屏蔽部之材料係為金屬或導電高分子材料，該第一訊號屏蔽部包括有複數個導電元件，其中每一該導電元件相互間隔一預定距離；以及一波導元件，使該第一訊號屏蔽部環繞於該波導元件周邊。
2. 如請求項1所述之三維波導元件，其中該波導元件為一空氣。
3. 如請求項1所述之三維波導元件，其中該導電元件係為凸塊或錫球。
4. 如請求項1所述之三維波導元件，其中該預定距離小於1/4波長。
5. 如請求項1所述之三維波導元件，其中該第一訊號屏蔽部係為一金屬牆。
6. 如請求項1所述之三維波導元件，其中該第一基板及該第二基板為無機材料、有機材料或複合材料。
7. 如請求項1所述之三維波導元件，其中該第一基板中更形成一第二訊號屏蔽部。
8. 如請求項7所述之三維波導元件，其中該第一基板中更形成一第三訊號屏蔽部。
9. 如請求項1所述之三維波導元件，其中該第二基板更形成一第二訊號屏蔽部。
10. 如請求項9所述之三維波導元件，其中該第二基板更形成一第三訊號屏蔽部。
11. 一種三維波導元件，包括：一第一基板，該第一基板具有一第一表面與一第二表面，該第一表面形成有一第一金屬層，該第二表面上形成有一第二金屬層，該第二金屬層中形成一第一槽孔；一第二基板，該第二基板具有一第一表面與一第二表面，該第一表面形成有一第三金屬層，該第二表面上形成有一第四金屬層，該第三金屬層中形成一第二槽孔，該第二槽孔係對應於該第一槽孔；以及一波導元件，位於該第一基板與該第二基板間，且連接於該第一槽孔與該第二槽孔間；其中，該第一基板中更形成一第一訊號屏蔽部。
12. 如請求項11所述之三維波導元件，其中該波導元件為一玻璃。
13. 如請求項11所述之三維波導元件，更包括有一第二訊號屏蔽 部圍繞於該波導元件周邊或附著於該波導元件。
14. 如請求項13所述之三維波導元件，其中該第二訊號屏蔽部之材料係為金屬或導電高分子材料。
15. 如請求項11所述之三維波導元件，其中該第一基板及該第二基板為無機材料、有機材料或複合材料。
16. 如請求項11所述之三維波導元件，其中該第一基板中更形成一第二訊號屏蔽部。
17. 如請求項11所述之三維波導元件，其中該第二基板更形成一第二訊號屏蔽部。
18. 如請求項17所述之三維波導元件，其中該第二基板更形成一第三訊號屏蔽部。
19. 一種三維波導元件，其包括：一第一基板，該第一基板具有一第一表面與一第二表面，該第一表面形成有一第一金屬層，該第二表面上形成有一第二金屬層，該第二金屬層中形成一第一槽孔；一第二基板，該第二基板具有一第一表面與一第二表面，該第一表面形成有一第三金屬層，該第二表面上形成有一第四金屬層，該第三金屬層中形成一第二槽孔；一第三基板，該第三基板具有一第一表面與一第二表面，該第一表面形成有一第五金屬層，該第二表面上形成有一第六金屬層，該第五金屬層中形成一第三槽孔，該第六金屬層中形成一第四槽孔，其中該第一槽孔與該第三槽孔係對應地配置，該第二槽孔與該第四槽孔係對應地配置； 一第一訊號屏蔽部，配置於該第一槽孔與該第三槽孔之周圍，該第一訊號屏蔽部分別連接該第一基板之該第二金屬層與該第三基板之該第五金屬層；一第二訊號屏蔽部，配置於該第二槽孔與該第四槽孔之周圍，該第二訊號屏蔽部分別連接該第三基板之第六金屬層與該第二基板之該第三金屬層，該第一訊號屏蔽部與該第二訊號屏蔽部之材料係為金屬或導電高分子材料，該第一訊號屏蔽部與該第二訊號屏蔽部分別包括有複數個導電元件，其中每一該導電元件相互間隔一預定距離；一第一波導元件，位於該第一基板與該第三基板間，使該第一訊號屏蔽部環繞於該第一波導元件周邊；以及一第二波導元件，位於該第二基板與該第三基板間，使該第二訊號屏蔽部環繞於該第二波導元件周邊。
20. 如請求項19所述之三維波導元件，其中該第一波導元件與該第二波導元件為一空氣或玻璃。
21. 如請求項19所述之三維波導元件，其中該導電元件係為凸塊或錫球。
22. 如請求項19所述之三維波導元件，其中該預定距離小於1/4波長。
23. 如請求項19所述之三維波導元件，其中該第一訊號屏蔽部係為一金屬牆。
24. 如請求項19所述之三維波導元件，其中該第一基板、該第二基板及該第三基板為無機材料、有機材料或複合材料。
25. 如請求項19所述之三維波導元件，其中該第一基板中更形成一第三訊號屏蔽部。
26. 如請求項25所述之三維波導元件，其中該第一基板中更形成一第四訊號屏蔽部。
27. 如請求項19所述之三維波導元件，其中該第二基板更形成一第三訊號屏蔽部。
28. 如請求項27所述之三維波導元件，其中該第二基板更形成一第四訊號屏蔽部。
29. 如請求項19所述之三維波導元件，其中該第三基板更形成一第三訊號屏蔽部。
30. 如請求項29所述之三維波導元件，其中該第三基板更形成一第四訊號屏蔽部。
31. 一種三維波導元件，其包括：一第一基板，該第一基板具有一第一表面與一第二表面，該第一表面形成有一第一金屬層，該第二表面上形成有一第二金屬層，該第二金屬層中形成一第一槽孔；一第二基板，該第二基板具有一第一表面與一第二表面，該第一表面形成有一第三金屬層，該第二表面上形成有一第四金屬層，該第三金屬層中形成一第二槽孔；一第三基板，該第三基板具有一第一表面與一第二表面，該第一表面形成有一第五金屬層，該第二表面上形成有一第六金屬層，該第五金屬層中形成一第三槽孔，該第六金屬層中形成一第四槽孔，其中該第一槽孔與該第三槽孔係對應地配置， 該第二槽孔與該第四槽孔係對應地配置；一第一波導元件，位於該第一基板與該第三基板間，且連接於該第一槽孔與該第三槽孔間；以及一第二波導元件，位於該第二基板與該第三基板間，且連接於該第二槽孔與該第四槽孔間；其中，該第一基板中更形成一第一訊號屏蔽部。
32. 如請求項31所述之三維波導元件，其中該波導元件為一玻璃。
33. 如請求項31所述之三維波導元件，更包括有一第二訊號屏蔽部圍繞於該第一波導元件周邊或附著於該波導元件；以及一第三訊號屏蔽部圍繞於該第二波導元件周邊或附著於該波導元件。
34. 如請求項33所述之三維波導元件，其中該第二訊號屏蔽部與該第三訊號屏蔽部之材料係為金屬或導電高分子材料。
35. 如請求項31所述之三維波導元件，其中該第一基板及該第二基板為無機材料、有機材料或複合材料。
36. 如請求項31所述之三維波導元件，其中該第一基板中更形成一第二訊號屏蔽部。
37. 如請求項31所述之三維波導元件，其中該第二基板更形成一第二訊號屏蔽部。
38. 如請求項37所述之三維波導元件，其中該第二基板更形成一第三訊號屏蔽部。
39. 如請求項31所述之三維波導元件，其中該第三基板更形成一第二訊號屏蔽部。
40. 如請求項39所述之三維波導元件，其中該第三基板更形成一第三訊號屏蔽部。