CN116169116A - 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件 - Google Patents

一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件 Download PDF

Info

Publication number
CN116169116A
CN116169116A CN202310080685.4A CN202310080685A CN116169116A CN 116169116 A CN116169116 A CN 116169116A CN 202310080685 A CN202310080685 A CN 202310080685A CN 116169116 A CN116169116 A CN 116169116A
Authority
CN
China
Prior art keywords
signal
layer
metal
ceramic substrate
signal end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310080685.4A
Other languages
English (en)
Inventor
余希猛
杨振涛
刘林杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202310080685.4A priority Critical patent/CN116169116A/zh
Publication of CN116169116A publication Critical patent/CN116169116A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件。该陶瓷封装外壳包括：层叠结构的多层陶瓷基板。顶层陶瓷基板的上表面设有第一信号端，最底层陶瓷基板的下表面设有第二信号端，其中，第一信号端和第二信号端在垂直方向的投影位置不同。各层陶瓷基板内设有信号金属通孔。各信号金属通孔沿第一信号端与第二信号端的连线方向等间距分布。各层陶瓷基板之间还设有传输线，各传输线连接上层金属通孔的下端与下层金属通孔的上端。本发明能够通过将各陶瓷基板层中的垂直通孔依次错位设置，层间传输线连接各垂直通孔，构成阶梯型传输电路，实现传输电路阻抗匹配的平滑过渡，阻抗匹配度高，进而扩宽了传输电路的应用带宽。

Description

一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件
技术领域
本发明涉及多层共烧陶瓷技术领域，尤其涉及一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件。
背景技术
毫米波多层共烧陶瓷封装外壳用于微波芯片封装，通常用于实现微波芯片与电路板之间的电路连接。陶瓷封装外壳一般为多层陶瓷基板构成。陶瓷封装外壳的上表面的焊盘连接微波芯片，下表面的焊盘连接PCB电路板。陶瓷封装外壳的下表面焊盘的间距通常大于上表面焊盘的间距。即，两个对应的上下表面焊盘在垂直方向的投影位置不重合。
现有技术通常采用L型的内部电路连接陶瓷封装外壳的上下表面焊盘，即，垂直金属通孔和层间传输线构成L型传输电路。L型传输电路制备方法简单、成本低。但是在毫米波高频传输应用，例如7GHz～60GHz频段，垂直金属过孔与层间水平传输结构之间构成90°夹角，拐角处的阻抗要低于垂直金属过孔阻抗和层间水平传输线阻抗，导致L型内传输电路各部分的阻抗匹配度较低，限制了陶瓷封装外壳的应用带宽。在毫米波电路设计中，要对90°弯折走线进行切角或者圆弧处理，以保证整体传输阻抗的一致性。
发明内容
本发明实施例提供了一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件，以解决现有信号传输结构阻抗匹配度低、限制应用带宽的问题。
第一方面，本发明实施例提供了一种毫米波多层共烧陶瓷封装外壳，包括：层叠结构的多层陶瓷基板。顶层陶瓷基板的上表面设有第一信号端，最底层陶瓷基板的下表面设有第二信号端，其中，第一信号端和第二信号端在垂直方向的投影位置不同。各层陶瓷基板内设有信号金属通孔，其中，顶层陶瓷基板中的信号金属通孔的上端连接第一信号端，最底层陶瓷基板中的信号金属通孔的下端连接第二信号端。各信号金属通孔沿第一信号端与第二信号端的连线方向等间距分布。各层陶瓷基板之间还设有传输线，各传输线连接上层金属通孔的下端与下层金属通孔的上端。
在一种可能的实现方式中，各层陶瓷基板的厚度相同。各信号金属通孔在垂直方向投影位置间距等于陶瓷基板的厚度。
在一种可能的实现方式中，所述传输线在垂直方向投影的形状包括直线形或曲线型。
在一种可能的实现方式中，各层陶瓷基板之间还设有大面积金属接地层。所述大面积金属接地层设于陶瓷基板表面上无传输线分布的区域。所述大面积金属接地层环绕传输线设置。
在一种可能的实现方式中，每层陶瓷基板中还设有多个接地金属通孔。各层的接地金属通孔环绕该层的信号金属通孔设置。
在一种可能的实现方式中，包含一对结构相同、相互平行等间距设置的信号传输电路，其中，每个信号传输电路由一个第一信号端、一个第二信号端、多个信号金属通孔和多个传输线组成。
第二方面，本发明实施例提供了一种毫米波多层共烧陶瓷封装外壳的制备方法，包括：
制备顶层生瓷基板，其中，顶层生瓷基板的上表面设有第一信号端，内部设有连接第一信号端的信号金属通孔。
制备最底层生瓷基板，其中，最底层生瓷基板的下表面设有第二信号端，内部设有连接第二信号端的信号金属通孔，且，在层叠后的生瓷基板的垂直投影中，第一信号端和第二信号端的投影位置不同。
制备多个中间层生瓷基板，其中，各中间层生瓷基板内设有信号金属通孔，在层叠后的各层生瓷基板的垂直投影中，各信号金属通孔沿第一信号端与第二信号端的连线方向等间距分布。
在各中间层和最底层生瓷基板的上表面制备传输线，各传输线连接上层金属通孔的下端与下层金属通孔的上端。
将各生瓷基板定位、层叠和烧结，得到陶瓷封装外壳。
在一种可能的实现方式中，各层生瓷基板的厚度相同。各信号金属通孔在垂直方向投影位置间距等于生瓷基板的厚度。
在一种可能的实现方式中，所述传输线在垂直方向投影的形状包括直线形或曲线形。
第三方面，本发明实施例提供了一种毫米波多层共烧陶瓷封装组件，包括如第一方面任一项可能的实现方式中的毫米波多层共烧陶瓷封装外壳。
本发明实施例提供一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件，该陶瓷封装外壳包括：层叠结构的多层陶瓷基板。顶层陶瓷基板的上表面设有第一信号端，最底层陶瓷基板的下表面设有第二信号端，其中，第一信号端和第二信号端在垂直方向的投影位置不同。各层陶瓷基板内设有信号金属通孔，其中，顶层陶瓷基板中的信号金属通孔的上端连接第一信号端，最底层陶瓷基板中的信号金属通孔的下端连接第二信号端。各信号金属通孔沿第一信号端与第二信号端的连线方向等间距分布。各层陶瓷基板之间还设有传输线，各传输线连接上层金属通孔的下端与下层金属通孔的上端。本发明通过将各陶瓷基板层中的垂直通孔依次错位设置，层间传输线连接各垂直通孔，构成阶梯型传输电路，实现传输电路阻抗匹配的平滑过渡，阻抗匹配度高，进而扩宽了传输电路的应用带宽。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的毫米波多层共烧陶瓷封装外壳的纵截面示意图；
图2是本发明实施例提供的层间传输线的顶视图；
图3是本发明实施例提供的陶瓷封装外壳的横截面示意图；
图4是本发明实施例提供的另一种陶瓷封装外壳的横截面示意图；
图5是本发明实施例提供的差分传输结构的陶瓷封装外壳的纵截面示意图；
图6是本发明实施例提供的一种毫米波多层共烧陶瓷封装外壳的制备方法流程图。
具体实施方式
为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含，并不仅限于文中列举的示例。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。
以下结合具体附图对本发明的实现进行详细的描述：
毫米波多层共烧陶瓷封装外壳用于微波芯片封装，通常用于实现微波芯片与电路板之间的电路连接。电路板一般为PCB电路板。陶瓷封装外壳一般为多层陶瓷基板构成。陶瓷封装外壳的上表面的焊盘连接微波芯片，下表面的焊盘连接PCB电路板。陶瓷封装外壳的下表面焊盘的间距通常大于上表面焊盘的间距。即，两个对应的上下表面焊盘在垂直方向的投影位置不重合。
现有技术通常采用L型的内部电路连接陶瓷封装外壳的上下表面焊盘，即，垂直金属通孔和层间传输线构成L型传输电路。L型传输电路制备方法简单、成本低。但是在毫米波高频传输应用，例如7GHz～60GHz频段，L型内传输电路各部分的阻抗匹配度较低，限制了陶瓷封装外壳的应用带宽。
本发明实施例提供了一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件，以解决现有信号传输结构阻抗匹配度低、限制应用带宽的问题。
图1是本发明实施例提供的毫米波多层共烧陶瓷封装外壳的纵截面示意图。参照图1，该陶瓷封装外壳包括：层叠结构的多层陶瓷基板1。
顶层陶瓷基板1的上表面设有第一信号端2，最底层陶瓷基板1的下表面设有第二信号端3，其中，第一信号端2和第二信号端3在垂直方向的投影位置不同。
各层陶瓷基板1内设有信号金属通孔4，其中，顶层陶瓷基板1中的信号金属通孔4的上端连接第一信号端2，最底层陶瓷基板1中的信号金属通孔4的下端连接第二信号端3。
各信号金属通孔4沿第一信号端2与第二信号端3的连线方向等间距分布。
各层陶瓷基板1之间还设有传输线5，各传输线5连接上层金属通孔的下端与下层金属通孔的上端。
以陶瓷封装外壳连接微波芯片的一面为上表面，以陶瓷封装外壳连接电路板的一面为下表面，垂直于上下表面的截面为纵截面。示例性的，多层共烧陶瓷封装外壳可以通过低温共烧陶瓷工艺或高温共烧陶瓷工艺制备得到。
陶瓷封装外壳由多层陶瓷基板1构成。示例性的，陶瓷基板1的层数大于3。示例性的，以陶瓷封装外壳连接微波芯片的一层为顶层，以陶瓷封装外壳连接电路板的一层为最底层。第一信号端2用于与微波芯片的信号焊盘连接，第二信号端3用于与电路板上的信号焊盘连接。第一信号端2与第二信号端3通过内部电路连接。第一信号端2、内部电路与第二信号端3构成传输电路，用于实现微波芯片与电路板之间的信号传输。示例性的，陶瓷基板的材料可以是氧化铝。
第一信号端2和第二信号端3在垂直方向的投影位置不同。以垂直于陶瓷基板1平面的方向为垂直方向。第一信号端2和第二信号端3在垂直方向的投影位置可能重合。通常微波芯片信号焊盘的间距远小于电路板上的信号焊盘间距，因此，大部分的第一信号端2和第二信号端3在垂直方向的投影位置不重合。
各层陶瓷基板1内设有信号金属通孔4。示例性的，信号金属通孔4为垂直金属通孔，可采用垂直金属化通孔工艺制备信号金属通孔4。陶瓷基板1的厚度与信号金属通孔4的高度相同，信号金属通孔4可连接陶瓷基板1的上下表面。信号金属通孔4的上端即连接陶瓷基板1上表面的一端。信号金属通孔4的下端即连接陶瓷基板1下表面的一端。顶层陶瓷基板1中的信号金属通孔4的上端连接第一信号端2，最底层陶瓷基板1中的信号金属通孔4的下端连接第二信号端3。
各信号金属通孔4沿第一信号端2与第二信号端3的连线方向等间距分布。示例性的，自上而下各层中的信号金属通孔4沿第一信号端2向第二信号端3方向依次错位分布，各信号金属通孔4的间距相同。各陶瓷基板1中的信号金属通孔4可以通过每层的过孔错位实现阶梯型过孔。
两个相邻的信号金属通孔4通过层间的传输线5连接。各信号金属通孔4与各传输线5，构成阶梯型传输结构。示例性的，可通过调整信号金属通孔4的孔径调整阻抗匹配。示例性的，可通过调整传输线5的线宽调整阻抗匹配。示例性的，基于阶梯型传输结构，可通过阻抗匹配仿真确定各信号金属通孔4的孔径尺寸和各传输线5的线宽尺寸。
本发明实施例通过将各陶瓷基板1层中的垂直通孔依次错位设置，层间传输线5连接各垂直通孔，构成阶梯型传输电路，实现传输电路阻抗匹配的平滑过渡，阻抗匹配度高，进而扩宽了传输电路的应用带宽。
在一种可能的实现方式中，各层陶瓷基板1的厚度相同。各信号金属通孔4在垂直方向投影位置间距等于陶瓷基板1的厚度。
信号金属通孔4的间距与陶瓷基板1的厚度相同，即各陶瓷基板1中的信号金属通孔4可以通过每层的过孔错位实现45°倾角的阶梯型过孔。
图2是本发明实施例提供的层间传输线的顶视图。参照图2：
在一种可能的实现方式中，接地金属通孔7传输线5在垂直方向投影的形状包括直线形或曲线型。直线形和曲线型的传输线5为非折线形，无传输线5夹角，可减少微波信号的反射信号。同时，当两信号金属通孔4之间有其它障碍结构，曲线形的传输线5可绕过障碍结构。
图3是本发明实施例提供的陶瓷封装外壳的横截面示意图。参照图3：
在一种可能的实现方式中，各层陶瓷基板1之间还设有大面积金属接地层6。接地金属通孔7和大面积金属接地层6设于陶瓷基板1表面上无传输线5分布的区域。接地金属通孔7和大面积金属接地层6环绕传输线5设置。
传输线5与大面积金属接地层6的间距影响传输线5的阻抗匹配。示例性的，可通过对该实施例提供的结构进行阻抗匹配仿真，确定传输线5与大面积金属接地层6之间的距离。
图4是本发明实施例提供的另一种陶瓷封装外壳的横截面示意图。参照图4：
在一种可能的实现方式中，每层陶瓷基板1中还设有多个接地金属通孔7。各层的接地金属通孔7环绕该层的信号金属通孔4设置。
各接地金属通孔7与对应的信号金属通孔4构成类同轴传输结构。接地金属通孔7与信号金属通孔4的间距影响信号金属通孔4的阻抗匹配。示例性的，可通过对该实施例提供的结构进行阻抗匹配仿真，确定接地金属通孔7与信号金属通孔4的间距。
图5是本发明实施例提供的差分传输结构的陶瓷封装外壳的纵截面示意图；参照图5：
在一种可能的实现方式中，包含一对结构相同、相互平行等间距设置的信号传输电路，其中，每个信号传输电路由一个第一信号端2、一个第二信号端3、多个信号金属通孔4和多个传输线5组成。
两路信号传输电路相互耦合，构成差分传输结构，适用于高频传输应用。示例性的，第二信号端3通过BGA(球栅阵列封装，Ball Grid Array Package，简称BGA)方式与下层的电路板连接，构成BGA差分传输结构。示例性的，两路信号传输电路的第二信号端3的间距为0.6mm。
示例性的，差分传输结构在垂直方向，由金属浆料填充过孔而成，两两相邻层之间的垂直过孔在水平方向错位距离为0.10mm，共有6层的过孔进行了错位处理，第一层过孔与最后一层错位的孔在水平方向距离为0.6mm，垂直方向距离为0.6mm，孔径为0.07mm。所有的过孔可以连接等效为一条斜线，该斜线与水平方向的角度为45°。差分传输线水平方向的阻抗理论计算值为100Ω。
本发明实施例可应用于高频高速类芯片的封装，可以作为多芯片互连，多芯片三维堆叠，大尺寸芯片倒装封装中的垂直互连结构，对微机电系统，射频芯片，应用处理器等集成电路产品，提供了有力支撑。基于阶梯型过孔的BGA差分传输结构的封装材料可采用氧化铝陶瓷，在实现高密度垂直互连基础上，信号可以在10MHz～90GHz频段内良好传输(回波损耗S11<-15dB，插入损耗S21<2dB)。
图6是本发明实施例提供的一种毫米波多层共烧陶瓷封装外壳的制备方法流程图。参照图6：
本发明实施例提供了一种毫米波多层共烧陶瓷封装外壳的制备方法，包括：
在步骤501中、制备顶层生瓷基板，其中，顶层生瓷基板的上表面设有第一信号端2，内部设有连接第一信号端2的信号金属通孔4。
采用陶瓷生坯材料分别制备各层生瓷基板。示例性的，生瓷基板的长度为4mm，宽度为4mm，厚度为0.1mm。生瓷基板的层数为10。各层生瓷基片层叠后的厚度为1mm。
顶层生瓷基板包括第一信号端2和信号金属通孔4。示例性的，通过垂直金属化通孔工艺制备信号金属通孔4。示例性的，通过丝网印刷制备第一信号端2。
在步骤502中、制备最底层生瓷基板，其中，最底层生瓷基板的下表面设有第二信号端3，内部设有连接第二信号端3的信号金属通孔4，且，在层叠后的生瓷基板的垂直投影中，第一信号端2和第二信号端3的投影位置不同。
采用陶瓷生坯材料制备最底层生瓷基板。最底层生瓷基板包括第二信号端3和信号金属通孔4。示例性的，通过垂直金属化通孔工艺制备信号金属通孔4。示例性的，通过丝网印刷制备第二信号端3。第一信号端2和第二信号端3的垂直投影位置不同。
在步骤503中、制备多个中间层生瓷基板，其中，各中间层生瓷基板内设有信号金属通孔4，在层叠后的各层生瓷基板的垂直投影中，各信号金属通孔4沿第一信号端2与第二信号端3的连线方向等间距分布。
采用陶瓷生坯材料制备多个中间层生瓷基板。示例性的，中间层生瓷基板的层数大于1。示例性的，通过垂直金属化通孔工艺制备信号金属通孔4。各层生瓷基板层叠后，第一信号端2、第二信号端3和各信号金属通孔4在垂直方向的投影中，各信号金属通孔4沿第一信号端2与第二信号端3的连线方向等间距分布。
在步骤504中、在各中间层和最底层生瓷基板的上表面制备传输线5，各传输线5连接上层金属通孔的下端与下层金属通孔的上端。
示例性的，通过丝网印刷制备传输线5。传输线5的印刷材料为金属浆料。示例性的，传输线5的宽度为2.50mm，厚度为0.06mm。
层叠后的各生瓷基板层间的传输线5，连接上层金属通孔的下端与下层金属通孔的上端。
在步骤505中、将各生瓷基板定位、层叠和烧结，得到陶瓷封装外壳。
将制备完成的各生瓷基板按预设的位置定位，相互层叠后压合，再经高温烧结后得到陶瓷封装外壳。
本发明实施例制备的陶瓷封装外壳通过将各陶瓷基板1层中的垂直通孔依次错位设置，层间传输线5连接各垂直通孔，构成阶梯型传输电路，实现传输电路阻抗匹配的平滑过渡，阻抗匹配度高，进而扩宽了传输电路的应用带宽。
在一种可能的实现方式中，各层生瓷基板的厚度相同。各信号金属通孔4在垂直方向投影位置间距等于生瓷基板的厚度。
在一种可能的实现方式中，接地金属通孔7传输线5在垂直方向投影的形状包括直线形或曲线形。
本发明实施例提供了一种毫米波多层共烧陶瓷封装组件，包括如上述任一项可能的实现方式中的毫米波多层共烧陶瓷封装外壳。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种毫米波多层共烧陶瓷封装外壳，其特征在于，包括：层叠结构的多层陶瓷基板；
顶层陶瓷基板的上表面设有第一信号端，最底层陶瓷基板的下表面设有第二信号端，其中，第一信号端和第二信号端在垂直方向的投影位置不同；
各层陶瓷基板内设有信号金属通孔，其中，顶层陶瓷基板中的信号金属通孔的上端连接第一信号端，最底层陶瓷基板中的信号金属通孔的下端连接第二信号端；
各信号金属通孔沿第一信号端与第二信号端的连线方向等间距分布；
各层陶瓷基板之间还设有传输线，各传输线连接上层金属通孔的下端与下层金属通孔的上端。
2.如权利要求1所述的毫米波多层共烧陶瓷封装外壳，其特征在于，各层陶瓷基板的厚度相同；
各信号金属通孔在垂直方向投影位置间距等于陶瓷基板的厚度。
3.如权利要求1所述的毫米波多层共烧陶瓷封装外壳，其特征在于，所述传输线在垂直方向投影的形状包括直线形或曲线型。
4.如权利要求1所述的毫米波多层共烧陶瓷封装外壳，其特征在于，各层陶瓷基板之间还设有大面积金属接地层；
所述大面积金属接地层设于陶瓷基板表面上无传输线分布的区域；
所述大面积金属接地层环绕传输线设置。
5.如权利要求4所述的毫米波多层共烧陶瓷封装外壳，其特征在于，每层陶瓷基板中还设有多个接地金属通孔；
各层的接地金属通孔环绕该层的信号金属通孔设置。
6.如权利要求1所述的毫米波多层共烧陶瓷封装外壳，其特征在于，包含一对结构相同、相互平行等间距设置的信号传输电路，其中，每个信号传输电路由一个第一信号端、一个第二信号端、多个信号金属通孔和多个传输线组成。
7.一种毫米波多层共烧陶瓷封装外壳的制备方法，其特征在于，包括：
制备顶层生瓷基板，其中，顶层生瓷基板的上表面设有第一信号端，内部设有连接第一信号端的信号金属通孔；
制备最底层生瓷基板，其中，最底层生瓷基板的下表面设有第二信号端，内部设有连接第二信号端的信号金属通孔，且，在层叠后的生瓷基板的垂直投影中，第一信号端和第二信号端的投影位置不同；
制备多个中间层生瓷基板，其中，各中间层生瓷基板内设有信号金属通孔，在层叠后的各层生瓷基板的垂直投影中，各信号金属通孔沿第一信号端与第二信号端的连线方向等间距分布；
在各中间层和最底层生瓷基板的上表面制备传输线，各传输线连接上层金属通孔的下端与下层金属通孔的上端；
将各生瓷基板定位、层叠和烧结，得到陶瓷封装外壳。
8.如权利要求7所述的毫米波多层共烧陶瓷封装外壳的制备方法，其特征在于，各层生瓷基板的厚度相同；
各信号金属通孔在垂直方向投影位置间距等于生瓷基板的厚度。
9.如权利要求8所述的毫米波多层共烧陶瓷封装外壳的制备方法，其特征在于，所述传输线在垂直方向投影的形状包括直线形或曲线形。
10.一种毫米波多层共烧陶瓷封装组件，其特征在于，包括如权利要求1至6中任一项所述的毫米波多层共烧陶瓷封装外壳。
CN202310080685.4A 2023-02-06 2023-02-06 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件 Pending CN116169116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310080685.4A CN116169116A (zh) 2023-02-06 2023-02-06 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310080685.4A CN116169116A (zh) 2023-02-06 2023-02-06 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件

Publications (1)

Publication Number Publication Date
CN116169116A true CN116169116A (zh) 2023-05-26

Family

ID=86410837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310080685.4A Pending CN116169116A (zh) 2023-02-06 2023-02-06 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件

Country Status (1)

Country Link
CN (1) CN116169116A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563237A (zh) * 2020-12-07 2021-03-26 中国电子科技集团公司第四十三研究所 射频SiP陶瓷封装外壳及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563237A (zh) * 2020-12-07 2021-03-26 中国电子科技集团公司第四十三研究所 射频SiP陶瓷封装外壳及其制作方法

Similar Documents

Publication Publication Date Title
US5757252A (en) Wide frequency band transition between via RF transmission lines and planar transmission lines
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
EP3252870B1 (en) Antenna module
US5717245A (en) Ball grid array arrangement
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US6891266B2 (en) RF transition for an area array package
KR101257737B1 (ko) 메타 물질을 사용하는 임피던스 제어 전기 상호접속
US10535909B2 (en) Methods of forming flipped RF filter components
US20090236701A1 (en) Chip arrangement and a method of determining an inductivity compensation structure for compensating a bond wire inductivity in a chip arrangement
US20030150641A1 (en) Multilayer package for a semiconductor device
US7613009B2 (en) Electrical transition for an RF component
US11949144B2 (en) Structure for mounting a transmission line substrate having interlayer connection conductors to another substrate by a conductive bonding material
CN116169116A (zh) 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件
WO2015064637A1 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP2019029669A (ja) 積層回路基板、積層モジュールおよび携帯表示機器
JP2015056719A (ja) 多層配線基板
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
KR20000076755A (ko) 분포 정수 필터 및 그 제조 방법 및 분포 정수 필터 회로기판
US5930665A (en) Wide frequency band transition between via RF transmission lines and planar transmission lines
US20090008134A1 (en) Module
US5923234A (en) Hermetic feedthrough using three-via transmission lines
KR20050005433A (ko) 나선형 결합기
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
KR100541085B1 (ko) 적층형 세라믹 커플러

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination