CN112563237A - 射频SiP陶瓷封装外壳及其制作方法 - Google Patents
射频SiP陶瓷封装外壳及其制作方法 Download PDFInfo
- Publication number
- CN112563237A CN112563237A CN202011418214.2A CN202011418214A CN112563237A CN 112563237 A CN112563237 A CN 112563237A CN 202011418214 A CN202011418214 A CN 202011418214A CN 112563237 A CN112563237 A CN 112563237A
- Authority
- CN
- China
- Prior art keywords
- ceramic substrate
- radio frequency
- ceramic
- coplanar waveguide
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 148
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 230000005540 biological transmission Effects 0.000 claims abstract description 94
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000003466 welding Methods 0.000 claims description 12
- 238000013461 design Methods 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 238000007650 screen-printing Methods 0.000 claims description 9
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000005476 soldering Methods 0.000 claims description 5
- 229910000927 Ge alloy Inorganic materials 0.000 claims description 4
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 claims description 4
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical group [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 claims description 3
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 3
- 239000002002 slurry Substances 0.000 claims description 3
- 229910000969 tin-silver-copper Inorganic materials 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 abstract description 6
- 230000037431 insertion Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 32
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 229910002065 alloy metal Inorganic materials 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Abstract
本发明公开了一种射频SiP陶瓷封装外壳及其制作方法，其包括多层布线陶瓷基板、金属围框和金属盖板，所述金属围框焊接于所述多层布线陶瓷基板的表面，所述金属盖板与所述金属围框焊接固定从而将所述技术围框封盖；所述多层布线陶瓷基板设有带地共面波导‑类同轴‑带线‑类同轴‑带地共面波导的2级阶梯形式阻抗匹配传输线结构，在保证封装外壳气密性的同时，可明显降低射频信号传输插损，实现封装外壳的轻量化和小型化。
Description
技术领域
本发明属于集成电路封装技术领域，具体涉及一种射频SiP陶瓷封装外壳及其制作方法。
背景技术
射频SiP(System in a Package，系统级封装)是将多个具有不同功能的射频芯片与无源器件组装到一个标准封装体内，实现一定的系统或者子系统功能的器件。射频SiP陶瓷封装外壳大多采用HTCC(High Temperature Cofired Ceramic，高温共烧陶瓷)多层布线基板或LTCC(Low Temperature Cofired Ceramic，低温共烧陶瓷)多层布线基板作为射频器件与电路的承载体，并且在陶瓷基板中集成一个或多个射频输入/输出接口电路图形。
QFN型射频SiP陶瓷封装外壳由于将射频输入/输出接口集成在陶瓷基板底部的四周，体积小，适合SMT工艺，越来越多地被用于射频SiP封装。
现有的QFN型射频SiP陶瓷封装外壳的射频输入/输出接口电路图形设计通常采用“共面波导-类同轴-共面波导”的“1级阶梯”形式传输线结构。由于该结构包含垂直贯穿基板上、下表面的通孔，容易导致外壳在基板处发生漏气现象，密封性下降。因此必须在基板底部的射频输入/输出接口图形上额外焊接对应的金属薄片，以“堵住”漏气通道，提高封装外壳的密封性。但是这样做容易使射频传输线结构发生阻抗不匹配，导致射频信号传输损耗增大，而且制造工艺步骤增多，又增加了封装外壳的重量，不利于射频SiP的轻量化和小型化。
发明内容
有鉴于此，本发明有必要提供一种射频SiP陶瓷封装外壳，通过在多层陶瓷基板的表面和内部设计“带地共面波导-类同轴-带线-类同轴-带地共面波导”的“2级阶梯”形式的阻抗匹配传输线结构，消除了垂直贯穿基板上、下表面的通孔，而且使得得到的多层布线陶瓷基板的射频输入/输出接口电路信号传输损耗小，使用该多层布线陶瓷基板制备的射频SiP陶瓷封装外壳无需焊接金属薄片即具有良好的气密封性，以解决上述问题。
为了实现上述目的，本发明采用以下技术方案：
本发明首先提供了一种射频SiP陶瓷封装外壳，其包括多层布线陶瓷基板、金属围框和金属盖板，所述金属围框焊接于所述多层布线陶瓷基板的表面，所述金属盖板与所述金属围框焊接固定从而将所述技术围框封盖；
其中，所述多层布线陶瓷基板包括：
具有相对的第一表面和第二表面的多层陶瓷基板；
传输线结构，其包括分别设于所述第一表面和第二表面上的带地共面波导传输线、设于所述多层陶瓷基板内部的带线传输线，所述带线传输线的两端通过两个阻抗匹配的类同轴传输线分别与设于所述第一表面和第二表面的带地共面波导传输线相连，形成带地共面波导-类同轴-带线-类同轴-带地共面波导的2级阶梯形式阻抗匹配传输线结构，所述类同轴传输线设于所述多层陶瓷基板的内部；
电接地图形，包括设于所述多层陶瓷基板内部的第一电接地图形、设于所述第一表面的第二电接地图形和设于所述第二表面的第三电接地图形，所述第一电接地图形由通孔分别与第二电接地图形、第三电接地图形电连接，所述通孔设于所述多层陶瓷基板的内部。
进一步的，所述金属围框的材质选自4J29合金或4J42合金。
进一步的，所述金属围框的表面由内至外依次镀覆有镍层和金层。
进一步的，所述金属盖板的材质选自4J29合金或4J42合金。
优选的，所述金属盖板的表面由内至外依次镀覆有镍层和金层。
进一步的，所述多层陶瓷基板选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC陶瓷基板中的一种。
进一步的，所述类同轴传输线至少包括2个，且每2个类同轴传输线之间通过所述带线传输线互连。
进一步的，所述第一电接地图形至少包括两层，且每一层所述第一电接地图形均通过所述通孔分别与所述第二电接地图形和所述第三电接地图形电连接。
本发明还提供了一种如前述任一项所述的射频SiP陶瓷封装外壳的制作方法，包括以下步骤：
按照设计，在对应层的生瓷片上冲制通孔，用导体浆料填充通孔，在对应多层陶瓷基板第一表面和第二表面的生瓷片表面丝网印刷包含共面波导传输线的电路图形，同时在对应层的生瓷片上丝网印刷包含带线传输线和电接地图形的电路图形；
将多层印有图形的生瓷片按照设计次序叠压成基板生坯，烧结，基板内部和表面的射频信号输入/输出接口电路图形形成带地共面波导-类同轴-带线-类同轴-带地共面波导的2级阶梯形式的三维传输线结构，制得包含射频信号输入/输出接口电路图形和电接地图形的多层布线陶瓷基板；
将金属围框和多层布线陶瓷基板通过焊料钎焊在一起，形成气密封腔体；
在多层布线陶瓷基板上完成多种有源器件的组装后，将金属盖板通过平行封焊或锡焊封盖所述金属围框，制成射频SiP陶瓷封装外壳。
进一步的，所述焊料选自银铜合金、金锗合金、金锡合金、铅锡合金或锡银铜合金。
与现有技术相比，本发明具有以下有益效果：
该射频SiP陶瓷封装外壳对多层布线陶瓷基板进行改进，该多层布线陶瓷基板通过在多层陶瓷基板内部增加至少两层电接地图形和至少一层带线传输线，带线传输线的两端通过阻抗匹配的两个类同轴传输线分别与多层陶瓷基板上、下表面的带地共面波导传输线相连，形成“带地共面波导-类同轴-带线-类同轴-带地共面波导”的“2级阶梯”形式的阻抗匹配传输线结构，能够降低射频输入/输出接口电路的传输损耗。
且通过该多层布线陶瓷基板制备射频SiP陶瓷封装外壳时，由于无需在多层布线陶瓷基板的底部焊接金属薄片就能够实现封装外壳的密封，在提高封装外壳气密性的同时，可简化射频SiP陶瓷封装外壳的制造工艺步骤，减轻封装外壳的重量，减小封装外壳的尺寸。
由于在多层布线陶瓷基板中使用“带地共面波导-类同轴-带线-类同轴-带地共面波导”的新型“2级阶梯”形式传输线结构，消除了垂直贯穿多层陶瓷基板上、下表面的通孔，大大降低了基板“漏气”的风险，提高了射频SiP陶瓷封装外壳的密封可靠性，使封装外壳的测量漏气率R1≤1×10-9Pa·m3/s。
附图说明
图1为本发明一较佳实施例中包含“带地共面波导-类同轴-带线-类同轴-带地共面波导”的“2级阶梯”形式传输线结构的多层布线陶瓷基板的三维结构图；
图2为本发明实施例1中射频SiP陶瓷封装外壳的剖面结构示意图；
图3为本发明实施例2中射频SiP陶瓷封装外壳的剖面结构示意图；
图4为对比例1中射频SiP陶瓷封装外壳的剖面结构示意图。
图中：共面波导传输线10、电接地图形20、焊料30、金属围框40、金属盖板50、带线传输线60、类同轴传输线70、多层陶瓷基板80、金属片90。
具体实施方式
为了便于理解本发明，下面将结合具体的实施例对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
本发明第一个方面公开了一种射频SiP陶瓷封装外壳，其包括多层布线陶瓷基板、金属围框40和金属盖板50，具体的，如图2-3中所示的，金属围框40焊接于多层布线陶瓷基板的表面，从而与该多层布线陶瓷基板形成腔体，其焊接采用本领域中常规的焊接方式，即通过焊料30焊接，在金属围框40和该多层布线陶瓷基板之间通过焊料30焊接，焊料30的类型没有特别的限定，其根据金属围框40的材质进行匹配，可以选自银铜合金、金锗合金、金锡合金、铅锡合金或锡银铜合金。金属盖板50封盖于金属围框40上，从而金属盖板50、金属围框40和该多层布线陶瓷基板形成密封的封装外壳，金属盖板50与金属围框40的封盖密封方式没有特别的限定，封装外壳领域常用的方式均可，比如平行封焊或锡焊，这里不再具体阐述。此外，需要说明的是，金属盖板50的数量和金属围框40相同，而金属围框40的个数可以为一个，也可以为多个，其根据封装外壳的需要进行调整，因此这里没有特别的限定。
进一步的，金属围框40和金属盖板50的材质没有特别的限定，本领域中常规采用的用于封装外壳的材质均可，具体实例包括但不限于4J29合金或4J42合金，金属围框40和金属盖板50的表面由内至外均镀覆有镍层和金层。
进一步的，请参阅图1-3，多层布线陶瓷基板包括多层陶瓷基板80、由共面波导传输线10、类同轴传输线70和带线传输线60构成的传输线结构，在多层陶瓷基板80的内部及表面还设有电接地图形20。
具体的说，多层陶瓷基板80为具有相对的第一表面和第二表面的板状结构，其为本领域中常规的基板结构，通常由若干生瓷片依次叠压后烧结而成，由于其为已知技术，这里不再具体阐述。多层陶瓷基板80的材质没有特别的限定，本领域中常规采用的陶瓷基板均可用于本发明中，具体实例包括但不限于氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC陶瓷基板中的一种，本领域技术人员可根据需要进行调整，因此这里不再进行具体的限定。
进一步的，传输线结构设于多层陶瓷基板80的表面和内部，从而形成互连通道。具体的说，共面波导传输线10分别设于多层陶瓷基板80的第一表面和第二表面，由其构成一个或多个射频信号输入/输出接口电路图形，因此，其在多层陶瓷基板80的第一表面和第二表面主要是根据需要进行电路图形设计，因此，这里对共面波导传输线10不再具体阐述。带线传输线60和类同轴传输线70设于多层陶瓷基板80的内部，具体的说，类同轴传输线70至少具有两个，其分别与多层陶瓷基板80表面的共面波导传输线10连接，且类同轴传输线70分别连接在带线传输线60的两端，且连接在带线传输线60两端的类同轴传输线70的阻抗相匹配，从而将带线传输线60与共面波导传输线10相连，形成第一表面的共面波导传输线-类同轴传输线-带线传输线-类同轴传输线-第二表面的共面波导传输线的“2级阶梯”的阻抗匹配的传输线结构，该传输线结构能够降低射频信号输入/输出接口电路的传输损耗。且由于消除了垂直贯穿基板上、下表面的通孔，可极大的提高多层陶瓷基板80的气密性。而且无需在多层陶瓷基板80的第二表面贴装金属薄片。
进一步的，电接地图形20，分别设于多层陶瓷基板80的内部和表面，且表面的和内部的通过设于多层陶瓷基板80内部的通孔相连，可参阅图2-3中的示出的。
进一步的，类同轴传输线70至少包括2个，且每2个类同轴传输线70之间通过带线传输线60互连。
进一步的，位于多层陶瓷基板80内部的电接地图形至少具有两层，且均通过通孔与表面的电接地图形20连通。
本发明第二个方面公开了本发明第一个方面所述的射频SiP陶瓷封装外壳的制作方法，包括以下步骤：
按照设计，在对应层的生瓷片上冲制通孔，用导体浆料填充通孔。在对应多层陶瓷基板80的第一表面和第二表面的生瓷片表面丝网印刷包含共面波导传输线10的电路图形，在对应层的生瓷片上丝网印刷包含带线传输线60和电接地图形20的电路图形；
将多层印有图形的生瓷片按照设计次序叠压成基板生坯，经过烧结后，基板内部和表面的射频信号输入/输出接口电路图形形成“带地共面波导-类同轴-带线-类同轴-带地共面波导”的“2级阶梯”形式的三维传输线结构，从而制成包含射频信号输入/输出接口电路图形和电接地图形20的多层布线陶瓷基板。
将金属围框40和多层布线陶瓷基板通过焊料30钎焊在一起，形成气密封腔体；
在多层布线陶瓷基板上完成多种有源器件的组装后，将金属盖板50通过平行封焊或锡焊封盖所述金属围框40，制成射频SiP陶瓷封装外壳。
下面结合附图和具体的实施例对本发明中的技术方案进行进一步清楚的说明。
实施例1
本实施例中射频SiP陶瓷封装外壳的结构如图2所示，其具体制作方法如下：
在8层LTCC生瓷片上，每层按照设计图形，采用厚膜工艺丝网印刷制作互连通孔、电路布线和电接地图形20，具体的说，在第3层和第7层生瓷片上印刷所设计的电接地图形20，设计的4个类同轴传输线70通过丝网印刷于第5层上的2个带线传输线60两两相连；
将8层印有图形的LTCC生瓷片按照设计次序叠压成基板生坯，于空气中850℃下保温烧结10分钟后降温至室温，切割制成外形尺寸为9mm×9mm×0.8mm的包含射频信号输入/输出接口电路图形和电接地图形20的多层布线陶瓷基板80，其中射频信号输入/输出接口电路图形为图1所示的“带地共面波导-类同轴-带线-类同轴-带地共面波导”的“2级阶梯”形式的阻抗匹配传输线结构；
将一个外形尺寸为8.5mm×8.5mm×0.6mm的表面已镀覆镍、金膜层的4J29合金金属围框40，与多层布线陶瓷基板用金锡合金焊料30在氮气中，350℃温度下钎焊在一起，形成一个气密封腔体；
最后在多层布线陶瓷基板和金属围框40形成的腔体内完成多种有源器件的组装后，将1个外形尺寸为8.5mm×8.5mm×0.2mm的表面已镀覆镍、金膜层的4J29合金金属盖板50，与金属围框40，通过平行封焊的方式焊接在一起，制成射频SiP陶瓷封装外壳。
实施例2
本实施例中射频SiP陶瓷封装外壳的结构如图2所示，其具体制作方法如下：
在12层氮化铝生瓷片上，每层按照设计图形，采用厚膜工艺印刷制作互连通孔、电路布线和电接地图形20。在第3层和第11层生瓷片上印刷所设计的电接地图形20，设计的4个类同轴传输线70通过丝网印刷于第7层上的2个带线传输线60两两相连；
然后，将12层印有图形的氮化铝生瓷片按照设计次序叠压成基板生坯，经过氮气中1800℃下保温烧结4小时后降温至室温，切割制成外形尺寸为20mm×20mm×1.8mm的包含射频信号输入/输出接口电路图形和电接地图形20的多层布线陶瓷基板，其中射频信号输入/输出接口电路图形为图1所示的“带地共面波导-类同轴-带线-类同轴-带地共面波导”的“2级阶梯”形式的阻抗匹配传输线结构；
将2个外形尺寸为8.5mm×8.5mm×0.6mm的表面已镀覆镍、金膜层的4J42合金金属围框40，与多层布线陶瓷基板用金锗合金焊料30在氮气中，430℃温度下钎焊在一起，形成2个气密封腔体；
最后，在多层布线陶瓷基板上完成多种有源器件的组装后，将2个外形尺寸为8.5mm×8.5mm×0.2mm的表面已镀覆镍、金膜层的4J42合金金属盖板50，与焊接在多层布线陶瓷基板上的金属围框40，通过锡焊的方式焊接在一起，最终制成射频SiP陶瓷封装外壳。
对比例
与实施例1相比，本对比例中的传输线结构采用“共面波导-类同轴-共面波导”的“1级阶梯”传输线结构，其他均与实施例1相同(包括多层布线陶瓷基板的层数、厚度，通孔直径等)，其制成的射频SiP陶瓷封装外壳结构如图4所示。
测试例
将实施例1和对比例中的射频SiP陶瓷封装外壳分别进行气密性测试和射频输入/输出接口传输插损测试。
其中气密性测试按照GJB548《微电子器件试验方法和程序》中的方法1014进行。
射频输入/输出接口传输插损测试则使用对应尺寸规格的2只微波探针分别压接在多层陶瓷基板80上、下表面的共面波导传输线10上(需要注意的是，对比例中1只微波探针压接在多层陶瓷基板80上表面的共面波导传输线10上，另1只微波探针压接在多层陶瓷基板80下表面的共面波导传输线10表层焊接的金属片9上)，用与微波探针连接的矢量网络分析仪测试传输线结构的S参数，仪表显示的S21数值即为传输插损。
表1射频SiP陶瓷封装外壳性能测试结果
| 气密性 | 传输插损 | |
| 实施例1 | R1＝0.9×10<sup>-9</sup>Pa·m<sup>3</sup>/s | 0.6dB@10GHz |
| 对比例 | R1＝0.9×10<sup>-9</sup>Pa·m<sup>3</sup>/s | 1.0dB@10GHz |
通过表1中的对比可以看出，本发明中采用“带地共面波导-类同轴-带线-类同轴-带地共面波导”的“2级阶梯”传输线结构，能够在保证封装外壳气密性的同时，明显降低射频信号传输插损。且由于本发明中的射频SiP陶瓷封装外壳，无需在底部焊接金属薄片就能够实现封装外壳的密封，不仅提高了封装外壳气密性，同时简化了射频SiP陶瓷封装外壳的制造工艺步骤，减轻了封装外壳的重量，减小封装外壳的尺寸，可实现射频SiP陶瓷封装外壳的轻量化和小型化。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种射频SiP陶瓷封装外壳，其特征在于，其包括多层布线陶瓷基板、金属围框和金属盖板，所述金属围框焊接于所述多层布线陶瓷基板的表面，所述金属盖板与所述金属围框焊接固定从而将所述金属围框封盖；
其中，所述多层布线陶瓷基板包括：
具有相对的第一表面和第二表面的多层陶瓷基板；
传输线结构，其包括分别设于所述第一表面和第二表面上的带地共面波导传输线、设于所述多层陶瓷基板内部的带线传输线，所述带线传输线的两端通过两个阻抗匹配的类同轴传输线分别与设于所述第一表面和第二表面的带地共面波导传输线相连，形成带地共面波导-类同轴-带线-类同轴-带地共面波导的2级阶梯形式阻抗匹配传输线结构，所述类同轴传输线设于所述多层陶瓷基板的内部；
电接地图形，包括设于所述多层陶瓷基板内部的第一电接地图形、设于所述第一表面的第二电接地图形和设于所述第二表面的第三电接地图形，所述第一电接地图形由通孔分别与第二电接地图形、第三电接地图形电连接，所述通孔设于所述多层陶瓷基板的内部。
2.如权利要求1所述的射频SiP陶瓷封装外壳，其特征在于，所述金属围框的材质选自4J29合金或4J42合金。
3.如权利要求1所述的射频SiP陶瓷封装外壳，其特征在于，所述金属围框的表面由内至外依次镀覆有镍层和金层。
4.如权利要求1所述的射频SiP陶瓷封装外壳，其特征在于，所述金属盖板的材质选自4J29合金或4J42合金。
5.如权利要求4所述的射频SiP陶瓷封装外壳，其特征在于，所述金属盖板的表面由内至外依次镀覆有镍层和金层。
6.如权利要求1所述的射频SiP陶瓷封装外壳，其特征在于，所述多层陶瓷基板选自氧化铝陶瓷基板、氮化铝陶瓷基板、LTCC陶瓷基板中的一种。
7.如权利要求1所述的射频SiP陶瓷封装外壳，其特征在于，所述类同轴传输线至少包括2个，且每2个类同轴传输线之间通过所述带线传输线互连。
8.如权利要求1所述的射频SiP陶瓷封装外壳，其特征在于，所述第一电接地图形至少包括两层，且每一层所述第一电接地图形均通过所述通孔分别与所述第二电接地图形和所述第三电接地图形电连接。
9.一种如权利要求1-8任一项所述的射频SiP陶瓷封装外壳的制作方法，其特征在于，包括以下步骤：
按照设计，在对应层的生瓷片上冲制通孔，用导体浆料填充通孔，在对应多层陶瓷基板第一表面和第二表面的生瓷片表面丝网印刷包含共面波导传输线的电路图形，同时在对应层的生瓷片上丝网印刷包含带线传输线和电接地图形的电路图形；
将多层印有图形的生瓷片按照设计次序叠压成基板生坯，烧结，基板内部和表面的射频信号输入/输出接口电路图形形成带地共面波导-类同轴-带线-类同轴-带地共面波导的2级阶梯形式的三维传输线结构，制得包含射频信号输入/输出接口电路图形和电接地图形的多层布线陶瓷基板；
将金属围框和多层布线陶瓷基板通过焊料钎焊在一起，形成气密封腔体；
在多层布线陶瓷基板上完成多种有源器件的组装后，将金属盖板通过平行封焊或锡焊封盖所述金属围框，制成射频SiP陶瓷封装外壳。
10.如权利要求9所述的制作方法，其特征在于，所述焊料选自银铜合金、金锗合金、金锡合金、铅锡合金或锡银铜合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011418214.2A CN112563237A (zh) | 2020-12-07 | 2020-12-07 | 射频SiP陶瓷封装外壳及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011418214.2A CN112563237A (zh) | 2020-12-07 | 2020-12-07 | 射频SiP陶瓷封装外壳及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112563237A true CN112563237A (zh) | 2021-03-26 |
Family
ID=75059233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011418214.2A Pending CN112563237A (zh) | 2020-12-07 | 2020-12-07 | 射频SiP陶瓷封装外壳及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112563237A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
| CN115279027A (zh) * | 2022-06-22 | 2022-11-01 | 苏州博海创业微系统有限公司 | 一种大尺寸复杂微波电路及其多腔体局部气密性封装方法 |
| CN115346952A (zh) * | 2022-10-18 | 2022-11-15 | 合肥圣达电子科技实业有限公司 | 一种用于大功率大电流器件的封装结构及其制备方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269707A (ja) * | 1999-03-15 | 2000-09-29 | Nec Corp | コプレーナ線路 |
| JP2003100941A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | 配線基板とその実装構造 |
| US20030151133A1 (en) * | 2002-02-14 | 2003-08-14 | Noyan Kinayman | RF transition for an area array package |
| US20100182105A1 (en) * | 2007-06-19 | 2010-07-22 | Technische Universitaet Ilmenau | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals |
| US20110267152A1 (en) * | 2010-04-30 | 2011-11-03 | Samsung Electro-Mechanics Co., Ltd. | Wideband transmission line - waveguide transition apparatus |
| JP2013211368A (ja) * | 2012-03-30 | 2013-10-10 | Mitsubishi Electric Corp | パッケージ |
| US20160164189A1 (en) * | 2014-03-18 | 2016-06-09 | Peraso Technologies, Inc. | Coplanar waveguide implementing launcher and waveguide channel section in ic package substrate |
| CN111029326A (zh) * | 2018-10-09 | 2020-04-17 | 西安邮电大学 | 基于lcp工艺的凸点互连结构 |
| CN111342176A (zh) * | 2020-03-06 | 2020-06-26 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 非接触式射频层间传输结构 |
| CN213782013U (zh) * | 2020-12-07 | 2021-07-23 | 中国电子科技集团公司第四十三研究所 | 多层布线陶瓷基板 |
| CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
| CN114024116A (zh) * | 2021-08-26 | 2022-02-08 | 北京遥测技术研究所 | 一种超宽带高集成低损耗的过渡结构及其设计方法 |
| CN116169116A (zh) * | 2023-02-06 | 2023-05-26 | 中国电子科技集团公司第十三研究所 | 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件 |
| CN116722335A (zh) * | 2023-08-09 | 2023-09-08 | 成都华兴大地科技有限公司 | 一种垂直过渡结构及应用 |
| CN116960592A (zh) * | 2023-07-21 | 2023-10-27 | 北京遥测技术研究所 | 一种宽带异面传输线 |
| CN117690915A (zh) * | 2023-12-14 | 2024-03-12 | 北京无线电测量研究所 | 一种多层陶瓷系统级封装结构 |
-
2020
- 2020-12-07 CN CN202011418214.2A patent/CN112563237A/zh active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269707A (ja) * | 1999-03-15 | 2000-09-29 | Nec Corp | コプレーナ線路 |
| US6518864B1 (en) * | 1999-03-15 | 2003-02-11 | Nec Corporation | Coplanar transmission line |
| JP2003100941A (ja) * | 2001-09-27 | 2003-04-04 | Kyocera Corp | 配線基板とその実装構造 |
| US20030151133A1 (en) * | 2002-02-14 | 2003-08-14 | Noyan Kinayman | RF transition for an area array package |
| US20100182105A1 (en) * | 2007-06-19 | 2010-07-22 | Technische Universitaet Ilmenau | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals |
| US20110267152A1 (en) * | 2010-04-30 | 2011-11-03 | Samsung Electro-Mechanics Co., Ltd. | Wideband transmission line - waveguide transition apparatus |
| JP2013211368A (ja) * | 2012-03-30 | 2013-10-10 | Mitsubishi Electric Corp | パッケージ |
| US20160164189A1 (en) * | 2014-03-18 | 2016-06-09 | Peraso Technologies, Inc. | Coplanar waveguide implementing launcher and waveguide channel section in ic package substrate |
| CN111029326A (zh) * | 2018-10-09 | 2020-04-17 | 西安邮电大学 | 基于lcp工艺的凸点互连结构 |
| CN111342176A (zh) * | 2020-03-06 | 2020-06-26 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 非接触式射频层间传输结构 |
| CN213782013U (zh) * | 2020-12-07 | 2021-07-23 | 中国电子科技集团公司第四十三研究所 | 多层布线陶瓷基板 |
| CN114024116A (zh) * | 2021-08-26 | 2022-02-08 | 北京遥测技术研究所 | 一种超宽带高集成低损耗的过渡结构及其设计方法 |
| CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
| CN116169116A (zh) * | 2023-02-06 | 2023-05-26 | 中国电子科技集团公司第十三研究所 | 一种毫米波多层共烧陶瓷封装外壳及其制备方法、组件 |
| CN116960592A (zh) * | 2023-07-21 | 2023-10-27 | 北京遥测技术研究所 | 一种宽带异面传输线 |
| CN116722335A (zh) * | 2023-08-09 | 2023-09-08 | 成都华兴大地科技有限公司 | 一种垂直过渡结构及应用 |
| CN117690915A (zh) * | 2023-12-14 | 2024-03-12 | 北京无线电测量研究所 | 一种多层陶瓷系统级封装结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838845A (zh) * | 2021-11-26 | 2021-12-24 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
| CN113838845B (zh) * | 2021-11-26 | 2022-02-11 | 成都雷电微力科技股份有限公司 | 一种基于三维堆叠气密封装的tr组件及组装方法 |
| CN115279027A (zh) * | 2022-06-22 | 2022-11-01 | 苏州博海创业微系统有限公司 | 一种大尺寸复杂微波电路及其多腔体局部气密性封装方法 |
| CN115346952A (zh) * | 2022-10-18 | 2022-11-15 | 合肥圣达电子科技实业有限公司 | 一种用于大功率大电流器件的封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112563237A (zh) | 射频SiP陶瓷封装外壳及其制作方法 | |
| CN104051352A (zh) | 基于高温共烧陶瓷的毫米波芯片外壳及其制造方法 | |
| US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| US8060156B2 (en) | Filter having impedance matching circuits | |
| CN112420678B (zh) | 一种高散热数模一体集成封装结构及其制作方法 | |
| JP2012060533A (ja) | 高周波回路用パッケージ及び高周波回路装置 | |
| WO2018001390A2 (zh) | 可平行缝焊的高频高速陶瓷无引线外壳 | |
| JPH1174396A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| US6936921B2 (en) | High-frequency package | |
| CN213782013U (zh) | 多层布线陶瓷基板 | |
| CN109904128B (zh) | 基于硅基载板的三维集成t/r组件封装结构及封装方法 | |
| CN114300445A (zh) | 一种sip封装的射频装置 | |
| CN115985595A (zh) | 陶瓷绝缘组件及其制备方法 | |
| WO2001033631A1 (en) | Package for high-frequency device | |
| JP2001102469A (ja) | 半導体素子収納用パッケージ | |
| JP3566508B2 (ja) | 高周波素子収納用パッケージ | |
| JP4206185B2 (ja) | 高周波半導体装置 | |
| JP3398315B2 (ja) | 高周波素子収納用パッケージ | |
| JP2002280481A (ja) | 高周波回路素子収納用パッケージ | |
| JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| CN116939956A (zh) | 基于陶瓷封装的三维堆叠sop信道集成架构 | |
| JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2002016407A (ja) | 配線基板およびその導波管との接続構造 | |
| JP3628254B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |